JPH0833716B2 - 映像信号変換装置 - Google Patents
映像信号変換装置Info
- Publication number
- JPH0833716B2 JPH0833716B2 JP1324816A JP32481689A JPH0833716B2 JP H0833716 B2 JPH0833716 B2 JP H0833716B2 JP 1324816 A JP1324816 A JP 1324816A JP 32481689 A JP32481689 A JP 32481689A JP H0833716 B2 JPH0833716 B2 JP H0833716B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- horizontal
- personal computer
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、パソコンの高解像度RGB信号を、NTSC準拠
の複合映像信号に交換する映像信号変換装置に関する。
の複合映像信号に交換する映像信号変換装置に関する。
〈従来の技術〉 一般に、水平周波数が、24kHz,31kHzといった高解像
度のパソコンRGB信号を、複合映像信号に変換する場合
には、次のようにしている。
度のパソコンRGB信号を、複合映像信号に変換する場合
には、次のようにしている。
すなわち、例えば、システムクロック34MHz,水平周波
数が31kHz,1水平の画像表示期間が22μsecの高解像度の
パソコンRGB信号を、１水平の画像表示期間が53μsec,
水平周波数が15.75kHzの複合映像信号に変換する場合に
は、パソコン自体の34MHzのシステムクロックを、画像
表示期間に対応した比率（22/53）の周波数の低解像度
のシステムクロック、例えば、14.3MHzに変換し、この
システムクロックに基づいて、パソコンRGB信号をD/A変
換し、さらに、エンコーダ回路で複合同期信号やバース
トフラグパルスなどとともに、水平周波数が約15.75kHz
の複合映像信号に変換している。
数が31kHz,1水平の画像表示期間が22μsecの高解像度の
パソコンRGB信号を、１水平の画像表示期間が53μsec,
水平周波数が15.75kHzの複合映像信号に変換する場合に
は、パソコン自体の34MHzのシステムクロックを、画像
表示期間に対応した比率（22/53）の周波数の低解像度
のシステムクロック、例えば、14.3MHzに変換し、この
システムクロックに基づいて、パソコンRGB信号をD/A変
換し、さらに、エンコーダ回路で複合同期信号やバース
トフラグパルスなどとともに、水平周波数が約15.75kHz
の複合映像信号に変換している。
〈発明が解決しようとする課題〉 ところが、このような従来例の変換装置では、パソコ
ン自体のシステムクロックを、周波数の低い低解像度の
システムクロックに変換しなければならないために、パ
ソコン側のディスプレイも低解像度の表示にならざるを
得ず、さらに、得られる複合映像信号は、ノンインター
レース走査の信号であるために、この複合映像信号を、
ビデオテープレコーダなどに記録すると、色ずれが生じ
るといった問題がある。
ン自体のシステムクロックを、周波数の低い低解像度の
システムクロックに変換しなければならないために、パ
ソコン側のディスプレイも低解像度の表示にならざるを
得ず、さらに、得られる複合映像信号は、ノンインター
レース走査の信号であるために、この複合映像信号を、
ビデオテープレコーダなどに記録すると、色ずれが生じ
るといった問題がある。
本発明は、上述の点に鑑みて為されたものであって、
高解像度のパソコンRGB信号を、パソコン自体のシステ
ムクロックを低解像度のシステムクロックにすることな
く、インターレース走査の複合映像信号に変換できる映
像信号変換装置を提供することを目的とする。
高解像度のパソコンRGB信号を、パソコン自体のシステ
ムクロックを低解像度のシステムクロックにすることな
く、インターレース走査の複合映像信号に変換できる映
像信号変換装置を提供することを目的とする。
〈課題を解決するための手段〉 本発明は、パーソナルコンピュータの高解像度のRGB
信号を、NTSC方式の複合映像信号に変換する映像信号変
換装置であって、パーソナルコンピュータからのノンイ
ンターレースのRGB信号をインターレースのRGB信号に変
換して出力する出力回路と、出力回路を制御するととも
にNTSC方式の複合映像信号を形成するのに必要な各種信
号を作成するシステムコントロール回路と、出力回路か
ら出力されるインターレースのRGB信号をD/A変換するD/
A変換回路と、D/A変換回路からのアナログRGB信号およ
びシステムコントロール回路からの各種信号に基づいて
NTSC方式の複合映像信号を形成出力するエンコーダ回路
とを有し、かつ、前記システムコントロール回路は、NT
SC方式の複合映像信号における水平・垂直同期信号を発
生する水平・垂直同期信号発生回路と、パーソナルコン
ピュータからのノンインターレースの水平同期信号およ
び前記水平・垂直同期信号発生回路からの水平同期信号
に基づいてパーソナルコンピュータの高解像度システム
クロックに同期しかつ該システムクロックよりも低い所
定周波数のビデオ信号化クロックを形成するPLL回路
と、このビデオ信号化クロックに基づいてサブキャリア
クロックを形成する分周回路と、前記水平・垂直同期信
号発生回路からの垂直同期信号に基づいてフィールド判
別信号を形成する判別信号形成回路と、前記水平・垂直
同期信号発生回路からの水平同期信号に基づいてバース
トフラグパルスを発生するバーストラグパルス発生回路
と、前記水平・垂直同期信号発生回路からの水平同期信
号および垂直同期信号に基づいて複合同期信号を発生す
る複合同期信号発生回路とを含み、前記出力回路は、パ
ーソナルコンピュータからのノンインターレースのRGB
信号を、パーソナルコンピュータのノンインターレース
の水平同期信号および垂直同期信号に基づいて偶数、奇
数のフィールド別に選択出力するスイッチ回路と、スイ
ッチ回路から選択的弐出力される偶数、奇数のフィール
ド別のデータが別々に書き込まれる複数のフィールドメ
モリと、各フィールドメモリのデータがパーソナルコン
ピュータからのコントロールクロックおよび前記判別信
号形成回路からのフィールド判別信号により交互に転送
されるとともに前記PLL回路からのビデオ信号化クロッ
クによりデータを読み出して前記D/A変換回路に出力す
るラインメモリとを含む。
信号を、NTSC方式の複合映像信号に変換する映像信号変
換装置であって、パーソナルコンピュータからのノンイ
ンターレースのRGB信号をインターレースのRGB信号に変
換して出力する出力回路と、出力回路を制御するととも
にNTSC方式の複合映像信号を形成するのに必要な各種信
号を作成するシステムコントロール回路と、出力回路か
ら出力されるインターレースのRGB信号をD/A変換するD/
A変換回路と、D/A変換回路からのアナログRGB信号およ
びシステムコントロール回路からの各種信号に基づいて
NTSC方式の複合映像信号を形成出力するエンコーダ回路
とを有し、かつ、前記システムコントロール回路は、NT
SC方式の複合映像信号における水平・垂直同期信号を発
生する水平・垂直同期信号発生回路と、パーソナルコン
ピュータからのノンインターレースの水平同期信号およ
び前記水平・垂直同期信号発生回路からの水平同期信号
に基づいてパーソナルコンピュータの高解像度システム
クロックに同期しかつ該システムクロックよりも低い所
定周波数のビデオ信号化クロックを形成するPLL回路
と、このビデオ信号化クロックに基づいてサブキャリア
クロックを形成する分周回路と、前記水平・垂直同期信
号発生回路からの垂直同期信号に基づいてフィールド判
別信号を形成する判別信号形成回路と、前記水平・垂直
同期信号発生回路からの水平同期信号に基づいてバース
トフラグパルスを発生するバーストラグパルス発生回路
と、前記水平・垂直同期信号発生回路からの水平同期信
号および垂直同期信号に基づいて複合同期信号を発生す
る複合同期信号発生回路とを含み、前記出力回路は、パ
ーソナルコンピュータからのノンインターレースのRGB
信号を、パーソナルコンピュータのノンインターレース
の水平同期信号および垂直同期信号に基づいて偶数、奇
数のフィールド別に選択出力するスイッチ回路と、スイ
ッチ回路から選択的弐出力される偶数、奇数のフィール
ド別のデータが別々に書き込まれる複数のフィールドメ
モリと、各フィールドメモリのデータがパーソナルコン
ピュータからのコントロールクロックおよび前記判別信
号形成回路からのフィールド判別信号により交互に転送
されるとともに前記PLL回路からのビデオ信号化クロッ
クによりデータを読み出して前記D/A変換回路に出力す
るラインメモリとを含む。
〈作用〉 上記構成によれば、出力回路におていは、フィールド
メモリを使用してインターレース走査に変換するととも
に、システムクロックよりも低い所定周波数のクロッ
ク、すなわち、低解像度のクロックでラインメモリから
読み出すようにしているので、従来例のようにパーソナ
ルコンピュータのシステムクロック自体を低解像度にす
ることなく、インターレースのNTSC方式に準拠した複合
映像信号が得られることになる。
メモリを使用してインターレース走査に変換するととも
に、システムクロックよりも低い所定周波数のクロッ
ク、すなわち、低解像度のクロックでラインメモリから
読み出すようにしているので、従来例のようにパーソナ
ルコンピュータのシステムクロック自体を低解像度にす
ることなく、インターレースのNTSC方式に準拠した複合
映像信号が得られることになる。
〈実施例〉 以下、図面によって本発明の実施例について、詳細に
説明する。
説明する。
第１図は、本発明の一実施例のブロック図である。
同図において、１はパソコンであり、このパソコン１
は、ノンインターレースのRGB信号が書き込みあるいは
読み出される画像メモリ２と、この書き込みあるいは読
み出しの制御などを行うパソコンシステムコントロール
回路３とを備えており、パソコンシステムコントロール
回路３は、分周回路22、メモリコントロール回路11およ
び画像出力回路５を備えている。
は、ノンインターレースのRGB信号が書き込みあるいは
読み出される画像メモリ２と、この書き込みあるいは読
み出しの制御などを行うパソコンシステムコントロール
回路３とを備えており、パソコンシステムコントロール
回路３は、分周回路22、メモリコントロール回路11およ
び画像出力回路５を備えている。
４は画像メモリ２から読み出されてパソコンシステム
コントロール回路３の画像出力回路５を介してRGB信号
が与えられるパソコン専用の高解像度のディスプレイ、
６は本発明に係る映像信号変換装置である。
コントロール回路３の画像出力回路５を介してRGB信号
が与えられるパソコン専用の高解像度のディスプレイ、
６は本発明に係る映像信号変換装置である。
この実施例の映像信号変換装置６は、パソコン１から
の31kHzの高解像度RGB信号を、NTSC方式の複合映像信号
に変換するものであり、基本的には、パソコン１からの
ノンインターレースのRGB信号を、インターレースのRGB
信号に変換して出力する出力回路７と、各種のクロック
などを形成するとともに、出力回路７のメモリを制御す
るシステムコントロール回路８と、前記出力回路７から
のインターレースのRGB信号をD/A変換するD/A変換回路
９と、このD/A変換回路９からのアナログRGB信号および
前記システムコントロール回路８からの各種信号に基づ
いて、NTSC方式の複合映像信号を形成出力するエンコー
ダ回路10とを備えている。
の31kHzの高解像度RGB信号を、NTSC方式の複合映像信号
に変換するものであり、基本的には、パソコン１からの
ノンインターレースのRGB信号を、インターレースのRGB
信号に変換して出力する出力回路７と、各種のクロック
などを形成するとともに、出力回路７のメモリを制御す
るシステムコントロール回路８と、前記出力回路７から
のインターレースのRGB信号をD/A変換するD/A変換回路
９と、このD/A変換回路９からのアナログRGB信号および
前記システムコントロール回路８からの各種信号に基づ
いて、NTSC方式の複合映像信号を形成出力するエンコー
ダ回路10とを備えている。
出力回路７は、画像メモリ２から読み出されたノンイ
ンターレースのRGB信号を、パソコンシステムコントロ
ール回路３のメモリコントロール回路11からのノンイン
ターレースの水平同期信号および垂直同期信号に基づい
て切換出力するスイッチ回路12と、このスイッチ回路12
からのRGB信号が書き込みあるいは読み出される偶数お
よび奇数の各フィールドに対応した各一対のフィールド
メモリ13a,b,14a,bと、各フィールドメモリ13a,b,14a,b
からのRGB信号が書き込みあるいは読み出されるライン
メモリ15とを備えている。
ンターレースのRGB信号を、パソコンシステムコントロ
ール回路３のメモリコントロール回路11からのノンイン
ターレースの水平同期信号および垂直同期信号に基づい
て切換出力するスイッチ回路12と、このスイッチ回路12
からのRGB信号が書き込みあるいは読み出される偶数お
よび奇数の各フィールドに対応した各一対のフィールド
メモリ13a,b,14a,bと、各フィールドメモリ13a,b,14a,b
からのRGB信号が書き込みあるいは読み出されるライン
メモリ15とを備えている。
システムコントロール回路８は、パソコンシステムコ
ントロール回路３のメモリコントロール回路11からの31
kHzのノンインターレースの水平同期信号および内蔵の
水平・垂直同期信号発生回路16からの15.734kHzの水平
同期信号によってパソコン１のシステムクロックと同期
をとった所定周波数である14.3MHzのビデオ信号化クロ
ックを形成するPLL回路17と、このビデオ信号化クロッ
クを分周して3.58MHzのサブキャリアクロックを形成す
る分周回路18と、水平・垂直同期信号発生回路16からの
垂直同期信号に基づいて、フィールド判別のためのフィ
ールド判別信号を形成する判別信号形成回路19と、水平
・垂直同期信号発生回路16からの水平同期信号に基づい
て、バーストフラグパルスを発生するバーストフラグパ
ルス発生回路20と、水平同期信号および垂直同期信号に
基づいて複合同期信号を発生する複合同期信号発生回路
21とを備えている。
ントロール回路３のメモリコントロール回路11からの31
kHzのノンインターレースの水平同期信号および内蔵の
水平・垂直同期信号発生回路16からの15.734kHzの水平
同期信号によってパソコン１のシステムクロックと同期
をとった所定周波数である14.3MHzのビデオ信号化クロ
ックを形成するPLL回路17と、このビデオ信号化クロッ
クを分周して3.58MHzのサブキャリアクロックを形成す
る分周回路18と、水平・垂直同期信号発生回路16からの
垂直同期信号に基づいて、フィールド判別のためのフィ
ールド判別信号を形成する判別信号形成回路19と、水平
・垂直同期信号発生回路16からの水平同期信号に基づい
て、バーストフラグパルスを発生するバーストフラグパ
ルス発生回路20と、水平同期信号および垂直同期信号に
基づいて複合同期信号を発生する複合同期信号発生回路
21とを備えている。
なお、このビデオ信号化クロックの周波数14.3MHz
は、上述の従来技術で説明したように、パソコンとNTSC
との画像表示期間に対応した比率（22/53）に基づくも
のである。
は、上述の従来技術で説明したように、パソコンとNTSC
との画像表示期間に対応した比率（22/53）に基づくも
のである。
次に、上記構成を有する映像信号変換装置６の動作を
説明する。
説明する。
今、パソコン１側は、高解像度のシステムクロック、
例えば、34MHzで動作しており、画像メモリ２には、こ
のシステムクロックに基づいて、メモリコントロール回
路11によって、RGB信号が書き込まれるとともに、読み
出される。読み出されたRGB信号は、分岐されて画像出
力回路５を介して専用のディスプレイ４に与えられて高
解像度の表示がなされる。
例えば、34MHzで動作しており、画像メモリ２には、こ
のシステムクロックに基づいて、メモリコントロール回
路11によって、RGB信号が書き込まれるとともに、読み
出される。読み出されたRGB信号は、分岐されて画像出
力回路５を介して専用のディスプレイ４に与えられて高
解像度の表示がなされる。
一方、映像信号変換装置６に与えられたRGB信号は、
スイッチ回路12で水平同期信号に応答して交互に切換え
られて一方の奇数フィールドメモリ14a（14b）および一
方の偶数フィールドメモリ13a（13b）に書き込まれ、垂
直同期信号が与えられた後には、他方の奇数フィールド
メモリ14b（14a）および他方の偶数フィールドメモリ13
b（13a）に交互に書き込まれ、以下、同様の動作を繰り
返す。
スイッチ回路12で水平同期信号に応答して交互に切換え
られて一方の奇数フィールドメモリ14a（14b）および一
方の偶数フィールドメモリ13a（13b）に書き込まれ、垂
直同期信号が与えられた後には、他方の奇数フィールド
メモリ14b（14a）および他方の偶数フィールドメモリ13
b（13a）に交互に書き込まれ、以下、同様の動作を繰り
返す。
フィールドメモリ13a,b,14a,bからラインメモリ15へ
のデータの転送は、パソコンシステムコントロール回路
３からの17MHzのコントロールクロックおよびフィール
ド判別信号によって、先ず、一方の奇数フィールドメモ
リ14a（14b）のデータが読み出されてラインメモリ15に
書き込まれ、ラインメモリ15からは、ビデオ信号化クロ
ックである14.3MHzで読み出されてD/A変換回路９に与え
られる。
のデータの転送は、パソコンシステムコントロール回路
３からの17MHzのコントロールクロックおよびフィール
ド判別信号によって、先ず、一方の奇数フィールドメモ
リ14a（14b）のデータが読み出されてラインメモリ15に
書き込まれ、ラインメモリ15からは、ビデオ信号化クロ
ックである14.3MHzで読み出されてD/A変換回路９に与え
られる。
１フィールド分のデータの転送が終了すると、次に、
一方の偶数フィールドメモリ13a（13b）のデータが、同
様に、読み出されてラインメモリ15に書き込まれ、さら
に、ラインメモリ15からビデオ信号化クロックで読み出
される。
一方の偶数フィールドメモリ13a（13b）のデータが、同
様に、読み出されてラインメモリ15に書き込まれ、さら
に、ラインメモリ15からビデオ信号化クロックで読み出
される。
同様にして、他方の奇数フィールドメモリ14b（14a）
のデータ、他方の偶数フィイールドメモリ13b（13a）の
データというように１フィールド毎に順次交互に転送さ
れる。
のデータ、他方の偶数フィイールドメモリ13b（13a）の
データというように１フィールド毎に順次交互に転送さ
れる。
このようにしてインターレースに変換されたRGB信号
は、D/A変換回路９でアナログRGB信号に変換され、さら
に、エンコーダ回路10によって、複合同期信号、バース
トフラグパルスおよびサブキャリアクロックによってNT
SC方式の複合映像信号にされて出力される。
は、D/A変換回路９でアナログRGB信号に変換され、さら
に、エンコーダ回路10によって、複合同期信号、バース
トフラグパルスおよびサブキャリアクロックによってNT
SC方式の複合映像信号にされて出力される。
このように、パソコン１からの高解像度のRGB信号
を、パソコン１側は、高解像度のシステムクロックで動
作させたまま、すなわち、ディスプレイ４では、高解像
度の映像を表示したままで、インターレース走査のNTSC
方式の準拠した複合映像信号に変換することが可能とな
り、これによって、ビデオテープレコーダによって記録
した場合にも色ずれが生じるといったことがない。
を、パソコン１側は、高解像度のシステムクロックで動
作させたまま、すなわち、ディスプレイ４では、高解像
度の映像を表示したままで、インターレース走査のNTSC
方式の準拠した複合映像信号に変換することが可能とな
り、これによって、ビデオテープレコーダによって記録
した場合にも色ずれが生じるといったことがない。
なお、上述の実施例では、所定周波数のビデオ信号化
クロックは、14.3MHzとしたけれども、これは、上述の
ように、パソコンとNTSCとの画像表示期間に対応した比
率（22/53）によって規定されるものであり、したがっ
て、この比率が異なる場合には、分周回路18に於ける分
周比は、それに応じて変化させられるものである。
クロックは、14.3MHzとしたけれども、これは、上述の
ように、パソコンとNTSCとの画像表示期間に対応した比
率（22/53）によって規定されるものであり、したがっ
て、この比率が異なる場合には、分周回路18に於ける分
周比は、それに応じて変化させられるものである。
〈発明の効果〉 以上のように本発明によれば、フィールドメモリを利
用してインターレース走査に変換するとともに、システ
ムクロックよりも低い所定周波数のクロック、すなわ
ち、低解像度のクロックでラインメモリから読み出すよ
うにしているので、従来例のようにパーソナルコンピュ
ータのシステムクロック自体を低解像度にすることな
く、インターレースのNTSC方式に準拠した複合映像信号
が得られることになる。つまり、パーソナルコンピュー
タ側は、高解像度のシステムクロックで動作させたまま
にできるから、パーソナルコンピュータに接続されるデ
ィスプレイに対してパーソナルコンピュータの高解像度
の映像を表示させておいて、その映像をパーソナルコン
ピュータに接続されるNTSC方式複合映像信号記録用のビ
デオテープレコーダにより色ずれすることなく鮮明に記
録させることができるようになる。このように本発明に
よれば、パーソナルコンピュータの周辺機器を有効に利
用できるようになるなど、使い勝手を向上できるように
なる。
用してインターレース走査に変換するとともに、システ
ムクロックよりも低い所定周波数のクロック、すなわ
ち、低解像度のクロックでラインメモリから読み出すよ
うにしているので、従来例のようにパーソナルコンピュ
ータのシステムクロック自体を低解像度にすることな
く、インターレースのNTSC方式に準拠した複合映像信号
が得られることになる。つまり、パーソナルコンピュー
タ側は、高解像度のシステムクロックで動作させたまま
にできるから、パーソナルコンピュータに接続されるデ
ィスプレイに対してパーソナルコンピュータの高解像度
の映像を表示させておいて、その映像をパーソナルコン
ピュータに接続されるNTSC方式複合映像信号記録用のビ
デオテープレコーダにより色ずれすることなく鮮明に記
録させることができるようになる。このように本発明に
よれば、パーソナルコンピュータの周辺機器を有効に利
用できるようになるなど、使い勝手を向上できるように
なる。
第１図は本発明の一実施例のブロック図である。 １……パソコン、６……映像信号変換装置、７……出力
回路、８……システムコントロール回路、９……D/A変
換回路、10……エンコーダ回路。
回路、８……システムコントロール回路、９……D/A変
換回路、10……エンコーダ回路。
Claims (1)
- 【請求項１】パーソナルコンピュータの高解像度のRGB
信号を、NTSC方式の複合映像信号に変換する映像信号変
換装置であって、 パーソナルコンピュータからのノンインターレースのRG
B信号をインターレースのRGB信号に変換して出力する出
力回路と、出力回路を制御するとともにNTSC方式の複合
映像信号を形成するのに必要な各種信号を作成するシス
テムコントロール回路と、出力回路から出力されるイン
ターレースのRGB信号をD/A変換するD/A変換回路と、D/A
変換回路からのアナログRGB信号およびシステムコント
ロール回路からの各種信号に基づいてNTSC方式の複合映
像信号を形成出力するエンコーダ回路とを有し、 かつ、前記システムコントロール回路は、NTSC方式の複
合映像信号における水平・垂直同期信号を発生する水平
・垂直同期信号発生回路と、パーソナルコンピュータか
らのノンインターレースの水平同期信号および前記水平
・垂直同期信号発生回路からの水平同期信号に基づいて
パーソナルコンピュータの高解像度システムクロックに
同期しかつ該システムクロックよりも低い所定周波数の
ビデオ信号化クロックを形成するPLL回路と、このビデ
オ信号化クロックに基づいてサブキャリアクロックを形
成する分周回路と、前記水平・垂直同期信号発生回路か
らの垂直同期信号に基づいてフィールド判別信号を形成
する判別信号形成回路と、前記水平・垂直同期信号発生
回路からの水平同期信号に基づいてバーストフラグパル
スを発生するバーストフラグパルス発生回路と、前記水
平・垂直同期信号発生回路からの水平同期信号および垂
直同期信号に基づいて複合同期信号を発生する複合同期
信号発生回路とを含み、 前記出力回路は、パーソナルコンピュータからのノンイ
ンターレースのRGB信号を、パーソナルコンピュータの
ノンインターレースの水平同期信号および垂直同期信号
に基づいて偶数、奇数のフィールド別に選択出力するス
イッチ回路と、スイッチ回路から選択的に出力される偶
数、奇数のフィールド別のデータが別々に書き込まれる
複数のフィールドメモリと、各フィールドメモリのデー
タがパーソナルコンピュータからのコントロールクロッ
クおよび前記判別信号形成回路からのフィールド判別信
号により交互に転送されるとともに前記PLL回路からの
ビデオ信号化クロックによりデータを読み出して前記D/
A変換回路に出力するラインメモリとを含む、ことを特
徴とする映像信号変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324816A JPH0833716B2 (ja) | 1989-12-13 | 1989-12-13 | 映像信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1324816A JPH0833716B2 (ja) | 1989-12-13 | 1989-12-13 | 映像信号変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03184086A JPH03184086A (ja) | 1991-08-12 |
| JPH0833716B2 true JPH0833716B2 (ja) | 1996-03-29 |
Family
ID=18169992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1324816A Expired - Fee Related JPH0833716B2 (ja) | 1989-12-13 | 1989-12-13 | 映像信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833716B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585957B2 (ja) * | 1992-08-18 | 1997-02-26 | 富士通株式会社 | ビデオデータ変換処理装置とビデオデータ変換装置を有する情報処理装置 |
| JP3024622B2 (ja) | 1997-12-24 | 2000-03-21 | 日本電気株式会社 | 画像処理装置 |
| CN114268794B (zh) * | 2021-11-25 | 2024-05-03 | 兰州空间技术物理研究所 | 一种俄制非标显示*** |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229588A (ja) * | 1984-04-27 | 1985-11-14 | Usac Electronics Ind Co Ltd | 画像投影拡大表示方式 |
| JPS6253078A (ja) * | 1985-09-02 | 1987-03-07 | Hitachi Ltd | ビデオメモリ |
| JPS63257785A (ja) * | 1987-04-15 | 1988-10-25 | 富士通株式会社 | 走査周波数変換方式 |
-
1989
- 1989-12-13 JP JP1324816A patent/JPH0833716B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03184086A (ja) | 1991-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980013377A (ko) | 영상신호 변환장치와 델레비젼신호처리장치 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPH0833716B2 (ja) | 映像信号変換装置 | |
| KR100403692B1 (ko) | 화상표시장치 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JP3361710B2 (ja) | 監視カメラシステムの画像合成方法 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| JP3621746B2 (ja) | ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 | |
| JPS61131975A (ja) | 画像処理装置 | |
| JPH02254883A (ja) | ノンインタレース縮小表示変換器 | |
| JPH06149194A (ja) | 画像表示装置 | |
| JP2653937B2 (ja) | 画像処理装置 | |
| KR100250679B1 (ko) | 프로젝터의 순차주사변환장치 | |
| KR100280848B1 (ko) | 비디오 주사방식 변환회로 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| JPH07225562A (ja) | 走査変換装置 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| KR100217253B1 (ko) | 일반메모리를 사용한 티브이 엔코더 장치 | |
| JPH0540618Y2 (ja) | ||
| JPH10210451A (ja) | 監視カメラ用画像合成回路及び画像合成方法 | |
| JPH0548667B2 (ja) | ||
| JPH08340516A (ja) | 画像表示装置 | |
| JPH0345994A (ja) | 画像表示装置 | |
| JPH10254424A (ja) | 映像信号の変換装置 | |
| JPH05323926A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |