JPH02253440A - 時分割マルチタスク実行装置 - Google Patents
時分割マルチタスク実行装置Info
- Publication number
- JPH02253440A JPH02253440A JP7757489A JP7757489A JPH02253440A JP H02253440 A JPH02253440 A JP H02253440A JP 7757489 A JP7757489 A JP 7757489A JP 7757489 A JP7757489 A JP 7757489A JP H02253440 A JPH02253440 A JP H02253440A
- Authority
- JP
- Japan
- Prior art keywords
- register
- task
- user
- time
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000003079 width control Methods 0.000 abstract description 12
- 238000012545 processing Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は一つの中央演算処理装置（以下ＣＰＵと呼ぶ）
を用いて、二つ以上のタスク（仕事）を時分割平行処理
をし、かつ、タスク毎に任意にメモリアクセスのバス幅
を指定することができる時分割マルチタスク実行装置に
関するものである。
を用いて、二つ以上のタスク（仕事）を時分割平行処理
をし、かつ、タスク毎に任意にメモリアクセスのバス幅
を指定することができる時分割マルチタスク実行装置に
関するものである。
従来の技術
マイクロプロセッサ−を利用してタスクを実行する場合
、一つのＣＰＵに対して、レジスタ群。
、一つのＣＰＵに対して、レジスタ群。
スタッワボンイタ、ステータスレジスタ等からなる一組
のレジスタファイルを準備し、ＣＰＵからの命令に応じ
てレジスタファイルに必要なデータを転送しながらタス
クを実行する方式のものが多い。ところが、この方式で
は常時−つのタスクしか実行できないから実行効率が悪
（なる。そこで従来から、一つのＣＰＵに対して設けら
れた一組のレジスタファイルを時分割で使用し、複数の
タスクを時分割で実行する方式が考えられている。
のレジスタファイルを準備し、ＣＰＵからの命令に応じ
てレジスタファイルに必要なデータを転送しながらタス
クを実行する方式のものが多い。ところが、この方式で
は常時−つのタスクしか実行できないから実行効率が悪
（なる。そこで従来から、一つのＣＰＵに対して設けら
れた一組のレジスタファイルを時分割で使用し、複数の
タスクを時分割で実行する方式が考えられている。
そのうち、最も典型的なものは、ＣＰＵの一命令毎にタ
スクを切り替え゛る方式である。ところがこの方式は、
タスクを切り替えるたびに、それまでレジスタファイル
に格納されていたデータを、−旦メモリ（スタブｒｙ＞
ｓ域に退避させ、次のタスクに必要なデータを別のメモ
リー空間等からレジスタファイルに呼び込む操作が必要
となる。このデータの切り替え時間中はタスクを実行す
ることができず、従って時間的なロスが大きくなる。
スクを切り替え゛る方式である。ところがこの方式は、
タスクを切り替えるたびに、それまでレジスタファイル
に格納されていたデータを、−旦メモリ（スタブｒｙ＞
ｓ域に退避させ、次のタスクに必要なデータを別のメモ
リー空間等からレジスタファイルに呼び込む操作が必要
となる。このデータの切り替え時間中はタスクを実行す
ることができず、従って時間的なロスが大きくなる。
このような問題点を解決するために、一つのＣＰＵに対
して複数のレジスタファイルを準備し、ＣＰＵの命令に
従ってマルチプレクサを切り替え、複数のレジスタファ
イルを順次切り替えながら複数のタスクを時分割で実行
する方式も考えられている。このようにすれば、一つの
タスクに対して一つのレジスタファイルが準備されてい
るから、切り替え時にデータを退避させたり、呼び込ん
だりする必要はな（、従って時間的なロスは少なくなる
。しかし、この場合でも複数のタスクの切り替え設定は
プログラムによって設定しなければならない。このため
、ユーザーがユーザーの仕様に合わせてプログラムを作
成するには相当大きな負担がかかることになる。
して複数のレジスタファイルを準備し、ＣＰＵの命令に
従ってマルチプレクサを切り替え、複数のレジスタファ
イルを順次切り替えながら複数のタスクを時分割で実行
する方式も考えられている。このようにすれば、一つの
タスクに対して一つのレジスタファイルが準備されてい
るから、切り替え時にデータを退避させたり、呼び込ん
だりする必要はな（、従って時間的なロスは少なくなる
。しかし、この場合でも複数のタスクの切り替え設定は
プログラムによって設定しなければならない。このため
、ユーザーがユーザーの仕様に合わせてプログラムを作
成するには相当大きな負担がかかることになる。
また、メモリアクセスのビット幅においては、ビット幅
の興なるメモリを１システム内に設ける場合、ＣＰＵが
十分に対応できず、メモリのビット幅を一種類に統一、
制限を加える方法がとられており、システム構築に対す
る柔軟性が欠けていた。
の興なるメモリを１システム内に設ける場合、ＣＰＵが
十分に対応できず、メモリのビット幅を一種類に統一、
制限を加える方法がとられており、システム構築に対す
る柔軟性が欠けていた。
発明が解決しようとする課題
このように、従来複数のタスクを一つのＣＰＵで実行さ
せる場合には、各タスクの切り替え設定をプログラムで
設定しなければならないため、ユーザーに大きな負担を
かけ、また、メモリアクセス幅に対し、ＣＰＵが十分対
応できないため、システム設計に制限を加えるという問
題があった。
せる場合には、各タスクの切り替え設定をプログラムで
設定しなければならないため、ユーザーに大きな負担を
かけ、また、メモリアクセス幅に対し、ＣＰＵが十分対
応できないため、システム設計に制限を加えるという問
題があった。
本発明は、このような従来の問題を解決する時分割マル
チタスク実行装置を提供するものである。
チタスク実行装置を提供するものである。
課題を解決するための手段
この目的を達成するために本発明の時分割マルチタスク
実行装置は、複数のタスクをそれぞれ実行する複数のタ
スク実行キューに対して共通の１組の制御用レジスタ群
とキュー切り替え制御部。
実行装置は、複数のタスクをそれぞれ実行する複数のタ
スク実行キューに対して共通の１組の制御用レジスタ群
とキュー切り替え制御部。
メモリアクセス幅制御部を設け、これらの制御用レジス
タ群とキュー切り替え制御部、メモリアクセス幅制御部
の管理下で複数のタスク実行キューに一つのＣＰＵを時
分割で占有させ、複数のタスクを時分割並行処理し、か
つタスク毎に任意にメモリアクセスのビット幅を指定で
きるように構成したものである。
タ群とキュー切り替え制御部、メモリアクセス幅制御部
の管理下で複数のタスク実行キューに一つのＣＰＵを時
分割で占有させ、複数のタスクを時分割並行処理し、か
つタスク毎に任意にメモリアクセスのビット幅を指定で
きるように構成したものである。
作用
このようにすれば、ユーザーが自らの仕様に合わせて制
御用レジスタ群中のレジスタに必要な情報をセットする
だけでタスクの実行仕様を設定することができる。この
ためユーザーがプログラムに対する十分な知識を持って
いな（でもレジスタという、いわゆるハードウェア上に
１または０の情報をセットするだけで希望する仕様を設
定することができ、システム構築に柔軟性が加わる。
御用レジスタ群中のレジスタに必要な情報をセットする
だけでタスクの実行仕様を設定することができる。この
ためユーザーがプログラムに対する十分な知識を持って
いな（でもレジスタという、いわゆるハードウェア上に
１または０の情報をセットするだけで希望する仕様を設
定することができ、システム構築に柔軟性が加わる。
実施例
以下本発明の一実施例について図面を参照しながら説明
をする。
をする。
第１図は本発明の一実施例の基本的な構成を示すもので
ある。この実施例の時分割マルヂタスク実行装置は一つ
のマイクロプロセッサで実現され、一つのＣＰＵ（図示
せず）に対して８つのタスク実行キュー（以下単にキュ
ーと呼ぶ）Ｏ〜７が設けられている。各キュー〇〜７は
それぞれレジスタ群、データレジスタ、アドレスポイン
タ等からなるレジスタファイル８を備えており、各レジ
スタファイル８内にストアされたデータやアドレスを参
照しながらタスクを実行する。これらのキュー０〜７の
実行順序やメモリアクセスのビット幅を制御するために
、全てのキュー０〜７に対して共通の制御用レジスタ群
９とキュー切り替え制御部１０とメモリアクセス幅制御
部１３が設けられている。すなわち複数のキュー〇〜７
は、制御用レジスタ群９とキュー切り替え管理部１０と
メモリアクセス幅制御部１３の管理下でひとつのＣＰＵ
を時分割で占有し、任意にメモリアクセス幅を変えなが
ら、最大８個のタスクを時分割並行処理する。
ある。この実施例の時分割マルヂタスク実行装置は一つ
のマイクロプロセッサで実現され、一つのＣＰＵ（図示
せず）に対して８つのタスク実行キュー（以下単にキュ
ーと呼ぶ）Ｏ〜７が設けられている。各キュー〇〜７は
それぞれレジスタ群、データレジスタ、アドレスポイン
タ等からなるレジスタファイル８を備えており、各レジ
スタファイル８内にストアされたデータやアドレスを参
照しながらタスクを実行する。これらのキュー０〜７の
実行順序やメモリアクセスのビット幅を制御するために
、全てのキュー０〜７に対して共通の制御用レジスタ群
９とキュー切り替え制御部１０とメモリアクセス幅制御
部１３が設けられている。すなわち複数のキュー〇〜７
は、制御用レジスタ群９とキュー切り替え管理部１０と
メモリアクセス幅制御部１３の管理下でひとつのＣＰＵ
を時分割で占有し、任意にメモリアクセス幅を変えなが
ら、最大８個のタスクを時分割並行処理する。
制御用レジスタ群９は、メモリアクセス幅制御レジスタ
１１と、キュー切り替えスケジューリングレジスタ１２
とで構成されている。プログラムカウンタ１４は各キュ
ー０〜７レジスタファイル８内にあるレジスタからのア
ドレスを受けて、現在実行中の命令あるいは次命令以降
の命令のアドレスを示す。ＲＯＭ１５には、いわゆるオ
ブジェクトコードがストアされており、プログラムカウ
ンタ１４からのアドレスに従って順次命令を実行する。
１１と、キュー切り替えスケジューリングレジスタ１２
とで構成されている。プログラムカウンタ１４は各キュ
ー０〜７レジスタファイル８内にあるレジスタからのア
ドレスを受けて、現在実行中の命令あるいは次命令以降
の命令のアドレスを示す。ＲＯＭ１５には、いわゆるオ
ブジェクトコードがストアされており、プログラムカウ
ンタ１４からのアドレスに従って順次命令を実行する。
ＲＡＭ１６は命令の実行に伴って発生する様々なデータ
を逐次読み書きをする。各ブロック間に示された矢印線
および中央の線１７は、データまたはアドレスのパスラ
インである。
を逐次読み書きをする。各ブロック間に示された矢印線
および中央の線１７は、データまたはアドレスのパスラ
インである。
メモリアクセス幅制御レジスタ１１は、メモリアクセス
の際のビット幅をタスク毎に設定するレジスタであり、
第２図に示すように、ビットポジションｂＰｏ−ｂＰ７
の８つのポジションを持ち、実行させるキューのビット
を１”にセットすることで１６ビツトアクセスに、また
“０”にクリアすることで８ビツトアクセスを指定する
ことができる。キュー切り替えレジスタ１２は、実行さ
せるキューのビットを“１”にセットすることでキュー
を実行可能にさせることができるレジ−、スタである。
の際のビット幅をタスク毎に設定するレジスタであり、
第２図に示すように、ビットポジションｂＰｏ−ｂＰ７
の８つのポジションを持ち、実行させるキューのビット
を１”にセットすることで１６ビツトアクセスに、また
“０”にクリアすることで８ビツトアクセスを指定する
ことができる。キュー切り替えレジスタ１２は、実行さ
せるキューのビットを“１”にセットすることでキュー
を実行可能にさせることができるレジ−、スタである。
第３図にその構成を示す。キュー切り替え制御部ｌＯは
このキュー切り替えスケジューリングレジスタ１２を参
照してキューを時間ロスなしで切り替える。
このキュー切り替えスケジューリングレジスタ１２を参
照してキューを時間ロスなしで切り替える。
次にキュー切り替えとバスアクセスの基本動作およびレ
ジスタの設定方法について述べる。
ジスタの設定方法について述べる。
キュー０〜７は０から７の順番で自動的にキューが切り
替わる。第４図はキュー２・キュー３・キュー７でユー
ザープログラムを実行し、なおかつ自動キュー切り替え
を実行している例である。
替わる。第４図はキュー２・キュー３・キュー７でユー
ザープログラムを実行し、なおかつ自動キュー切り替え
を実行している例である。
横軸は時間を示しており縦軸はその時間ＣＰＵをどのキ
ューが占有しているのかを示す。
ューが占有しているのかを示す。
キュー２，３．７を自動的に切り替える場合のキュー切
り替えモードレジスタ１２とメモリアクセス幅制御レジ
スタ１１の設定を第５図に示す。
り替えモードレジスタ１２とメモリアクセス幅制御レジ
スタ１１の設定を第５図に示す。
メモリアクセス幅制御レジスタ１１のｂｐ２とｂｐ７の
位置に“１″′が設定されているため、キュー２とキュ
ー７がメモリをアクセスする場合、１６ビツトのバス幅
でアクセスし、キュー３は８ビツトのバス幅でアクセス
をする。
位置に“１″′が設定されているため、キュー２とキュ
ー７がメモリをアクセスする場合、１６ビツトのバス幅
でアクセスし、キュー３は８ビツトのバス幅でアクセス
をする。
発明の効果
このようにすれば、ユーザーが自らの仕様に合わせて、
制御用レジスタ群中のレジスタに必要な情報をセットす
るだけでタスクの実行仕様とメモリアクセス仕様を設定
することができる。従ってユーザーがプログラムに対す
る十分な知識を持っていな°（でもレジスタという、い
わゆるハードウェア上に“１″または“０″の情報をセ
ットするだけで希望する仕様を設定することができ、マ
ルチタスク実行仕様を設定するにあたってのユーザーの
負担を大きく軽減することができる。
制御用レジスタ群中のレジスタに必要な情報をセットす
るだけでタスクの実行仕様とメモリアクセス仕様を設定
することができる。従ってユーザーがプログラムに対す
る十分な知識を持っていな°（でもレジスタという、い
わゆるハードウェア上に“１″または“０″の情報をセ
ットするだけで希望する仕様を設定することができ、マ
ルチタスク実行仕様を設定するにあたってのユーザーの
負担を大きく軽減することができる。
第１図は本発明の一実施例の時分割マルチタスク実行装
置のブロック図、第２図はメモリアクセス幅制御レジス
タ１１の構成を示した概念図、第３図はキュー切り替え
レジスタ１２の構成を示した概念図、第４図はキュー２
，３．７が自動的に切り替わる場合の動作例を示したタ
イミング図、第５図は第４図の動作のレジスタの設定例
を示した概念図である。 ０〜７・・・・・・タスク実行キュー、８・・・・・・
レジスタファイル、９・・・・・・制御用し、ジスタ群
、１０・旧・・切り替え制御部、１１・・・・・・メモ
リアクセス幅制御レジスタ、１２・・・・・・キュー切
り替えスケジューリングレジスタ、１３・・・・・・メ
モリアクセス幅制御部、１４・・・・・・プログラムカ
ウンタ、１５・・曲・ＲＯＭ、１６・・・・・・ＲＡＭ
、１７・旧・・パスライン。 代理人の氏名 弁理士 粟野重孝 はが１名ｒ７−−バ
スライン 第 図 ・メぞり了２ｔＦ″ｘｗ４拳ＩＱレグスタ１１第 図 、〒２−、帽ＬスゲＣ１−リ、ルＣＸ９１２第 図 （→８季八八ン 第 図
置のブロック図、第２図はメモリアクセス幅制御レジス
タ１１の構成を示した概念図、第３図はキュー切り替え
レジスタ１２の構成を示した概念図、第４図はキュー２
，３．７が自動的に切り替わる場合の動作例を示したタ
イミング図、第５図は第４図の動作のレジスタの設定例
を示した概念図である。 ０〜７・・・・・・タスク実行キュー、８・・・・・・
レジスタファイル、９・・・・・・制御用し、ジスタ群
、１０・旧・・切り替え制御部、１１・・・・・・メモ
リアクセス幅制御レジスタ、１２・・・・・・キュー切
り替えスケジューリングレジスタ、１３・・・・・・メ
モリアクセス幅制御部、１４・・・・・・プログラムカ
ウンタ、１５・・曲・ＲＯＭ、１６・・・・・・ＲＡＭ
、１７・旧・・パスライン。 代理人の氏名 弁理士 粟野重孝 はが１名ｒ７−−バ
スライン 第 図 ・メぞり了２ｔＦ″ｘｗ４拳ＩＱレグスタ１１第 図 、〒２−、帽ＬスゲＣ１−リ、ルＣＸ９１２第 図 （→８季八八ン 第 図
Claims (2)
- （１）制御用レジスタ群およびキュー切り替え制御部の
管理下で複数のタスク実行キューでひとつのＣＰＵを時
分割に占有させ、上記複数のタスク実行キューにより複
数のタスクを時分割平行処理するように構成したことを
特徴とする時分割マルチタスク実行装置。 - （２）制御用レジスタ群の中に、メモリアクセスのバス
幅を任意設定可能なレジスタをタスク毎に設けたことを
特徴とする請求項（１）記載の時分割マルチタスク実行
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1077574A JP2553698B2 (ja) | 1989-03-28 | 1989-03-28 | 時分割マルチタスク実行装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1077574A JP2553698B2 (ja) | 1989-03-28 | 1989-03-28 | 時分割マルチタスク実行装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02253440A true JPH02253440A (ja) | 1990-10-12 |
| JP2553698B2 JP2553698B2 (ja) | 1996-11-13 |
Family
ID=13637771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1077574A Expired - Lifetime JP2553698B2 (ja) | 1989-03-28 | 1989-03-28 | 時分割マルチタスク実行装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2553698B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05233335A (ja) * | 1992-02-21 | 1993-09-10 | Fujitsu Ltd | 複数資源アクセス方式 |
| JPH06149593A (ja) * | 1992-11-10 | 1994-05-27 | Matsushita Electric Ind Co Ltd | マルチタスク実行装置 |
| JPH06149594A (ja) * | 1992-11-10 | 1994-05-27 | Matsushita Electric Ind Co Ltd | マルチタスク実行装置 |
| JPH06187169A (ja) * | 1992-12-18 | 1994-07-08 | Matsushita Electric Ind Co Ltd | マルチタスク実行装置 |
| KR100419682B1 (ko) * | 1999-01-27 | 2004-02-21 | 마츠시타 덴끼 산교 가부시키가이샤 | 액세스 제어 장치 및 액세스 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269321A (ja) * | 1985-09-20 | 1987-03-30 | Fujitsu Ltd | プロセススイツチ方式 |
| JPS63136139A (ja) * | 1986-11-26 | 1988-06-08 | Nec Corp | 情報処理システム |
| JPS63238631A (ja) * | 1986-12-17 | 1988-10-04 | インテル・コーポレーション | Ｉ／ｏプロセツサ用の実行装置 |
-
1989
- 1989-03-28 JP JP1077574A patent/JP2553698B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6269321A (ja) * | 1985-09-20 | 1987-03-30 | Fujitsu Ltd | プロセススイツチ方式 |
| JPS63136139A (ja) * | 1986-11-26 | 1988-06-08 | Nec Corp | 情報処理システム |
| JPS63238631A (ja) * | 1986-12-17 | 1988-10-04 | インテル・コーポレーション | Ｉ／ｏプロセツサ用の実行装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05233335A (ja) * | 1992-02-21 | 1993-09-10 | Fujitsu Ltd | 複数資源アクセス方式 |
| JPH06149593A (ja) * | 1992-11-10 | 1994-05-27 | Matsushita Electric Ind Co Ltd | マルチタスク実行装置 |
| JPH06149594A (ja) * | 1992-11-10 | 1994-05-27 | Matsushita Electric Ind Co Ltd | マルチタスク実行装置 |
| JPH06187169A (ja) * | 1992-12-18 | 1994-07-08 | Matsushita Electric Ind Co Ltd | マルチタスク実行装置 |
| KR100419682B1 (ko) * | 1999-01-27 | 2004-02-21 | 마츠시타 덴끼 산교 가부시키가이샤 | 액세스 제어 장치 및 액세스 방법 |
| US6742089B1 (en) | 1999-01-27 | 2004-05-25 | Matsushita Electric Industrial Co., Ltd. | Access controller and access method for controlling access from a CPU to a memory based on use states of plural access ports |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2553698B2 (ja) | 1996-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61202269A (ja) | デ−タ処理システム | |
| JPH0550022B2 (ja) | ||
| KR20020020186A (ko) | 내장형 프로세서 복합체, 네트워크 프로세싱 시스템 및인스트럭션 실행 제어 방법 | |
| US4851992A (en) | Register/saving/restoring system for saving and restoring data in a register of a slave processor | |
| JPH0544054B2 (ja) | ||
| JPH02253440A (ja) | 時分割マルチタスク実行装置 | |
| KR960003045B1 (ko) | 마이크로프로세서 | |
| JP2003058381A (ja) | プログラムによる例外処理設定を可能にしたプロセッサ | |
| JP2579008B2 (ja) | 時分割マルチタスク実行装置 | |
| JPH0460843A (ja) | マルチプロセッサシステムにおけるタスクスケジュール方式 | |
| JP2846904B2 (ja) | 付加演算装置制御方式 | |
| JPH01154237A (ja) | 時分割タスク実行装置 | |
| JP2585905B2 (ja) | マルチタスク実行装置 | |
| JP2633382B2 (ja) | マルチレジスタファイルシステム | |
| JPH03223955A (ja) | 情報処理システム | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JPH01169540A (ja) | 時分割マルチタスク実行装置 | |
| JPH0477930A (ja) | マイクロコンピュータ | |
| JPH0340169A (ja) | 多重プロセツサシステムおよび複数の処理装置を制御する方法 | |
| JPS6370353A (ja) | メモリ制御システム | |
| JPH03154130A (ja) | タスクスイッチング方式 | |
| JPH0615138U (ja) | 中央処理装置 | |
| JPH06149594A (ja) | マルチタスク実行装置 | |
| JPH0683614A (ja) | マイクロコンピュータ | |
| JPH02155062A (ja) | マルチプロセッサシステム |