JP2003058381A

JP2003058381A - プログラムによる例外処理設定を可能にしたプロセッサ

Info

Publication number: JP2003058381A
Application number: JP2001246567A
Authority: JP
Inventors: Katsunobu Nomura; 勝信野村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2001-08-15
Filing date: 2001-08-15
Publication date: 2003-02-28
Also published as: US20030037227A1

Abstract

(57)【要約】【課題】ユーザプログラムにより簡単に例外発生時の処
理を選択することができるプロセッサを提供する。【解決手段】ユーザプログラムの命令コードを供給さ
れ，命令コードに対応する処理を行う通常処理ユニット
(34)を有するプロセッサにおいて，例外が発生した時の
処理を選択して対応する命令コードを処理ユニットに供
給する例外処理指令ユニット(36)を設けることを特徴と
する。例外処理指令ユニットは，複数の例外処理命令を
処理IDに対応して格納した例外処理命令メモリ(50)と，
ユーザプログラムにより設定された処理IDを格納する選
択処理IDレジスタ(52)と，例外発生時に生成される例外
発生信号を受信し，所定の例外が発生したことを識別す
る例外識別手段(58)と，例外識別手段により識別された
例外に対応する処理IDを前記選択処理IDレジスタから読
み出し，その処理IDにしたがって前記例外処理命令メモ
リ内に格納されている例外処理命令の命令コードを出力
する例外処理命令選択・出力手段(60)とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，所定のデータ処理
を行うプロセッサに関し，特に例外発生時の処理をユー
ザプログラムにより任意に設定可能にしたプロセッサに
関する。

【０００２】

【従来の技術】ＣＰＵやデジタルシグナルプロセッサな
どの所定のデータ処理を行うプロセッサにおいて，デー
タ処理中に発生する例外的な事象に対して，任意の例外
処理を行わせることが必要になる。例外的な事象として
は，演算時のオーバーフロー，アンダーフロー，ゼロ除
算の発生などが考えられる。このような例外が発生する
と，通常，ＡＬＵなどの演算ユニットから例外発生信号
が出力され，それに応答して，割込を発生させＯＳ管理
下の例外処理プログラムを実行する。従って，一般的に
はユーザプログラムにより例外処理を任意に設定するこ
とはあまり容易ではない。

【０００３】ここでプログラムとは，プロセッサである
演算装置で所望の手続を行うための処理手順を記述した
ものであり，Ｃ言語やアセンブラー言語から実行可能な
オブジェクトに変換されたものや，それらの言語で記述
されたものまでを意味する。

【０００４】図１は，従来の例外発生時の割込処理プロ
グラムによる処理例を説明するための図である。ここで
は，Ｃ言語で記述されたプログラムＰ１の繰り返し積和
演算時にオーバーフローの例外が発生したと仮定してい
る。このプログラムＰ１は，変数としてｉとsumを整数
として定義し，レジスタの設定など所定の前処理Ａを行
ってから，変数ｉを０から１２７までについて，処理Ｂ
と，ａ［ｉ］×ｂ［ｉ］を変数sumに加算処理し，処理
Ｃを行った後に，オーバーフローが発生していたら例外
処理Ｄを行うことが記述されている。ここで，ａ，ｂは
大きさ１２８の配列変数である。かかるプログラムＰ１
において，積和演算でオーバーフローの例外が発生する
可能性がある。

【０００５】かかる予期しない例外の発生に対応するた
めに，プロセッサは，例外発生時に割込を発生し，割込
処理プログラムを実行し，実行後に復帰する機能を有す
る。このような例外発生時の割込処理プログラムの実行
を可能にするために，プロセッサの処理ユニット内に特
別のハードウエアが設けられている。

【０００６】図１の右側には，上記の例外が発生した時
の処理を行う処理ユニット内のハードウエア構成が示さ
れる。処理ユニット１０内には，割込が発生したときに
割込処理プログラムを実行するための前処理と後処理を
行う割込コントローラ１２と，例外が発生した事実を保
持する例外発生ステータスレジスタ１４と，割込を許可
するか否かを示すイネーブルフラグが設定されるイネー
ブルフラグレジスタ１６と，割込先の複数のアドレスを
保持するジャンプテーブル１８と，分岐先アドレスレジ
スタ２０と，割込時にレジスタ内のデータやプログラム
カウンタ２４内のカウント値を退避させるスタックレジ
スタ２２とを有する。割込コントローラ１２が割込に必
要な前処理を完了すると，割込処理プログラム２６が実
行され，それが終了すると割込コントローラ１２が後処
理を行って，元のプログラムＰ１に復帰する。ジャンプ
テーブル１８には，複数の例外に対応して割込処理プロ
グラムのアドレスが格納されていて，割込コントローラ
１２は，割込発生信号により発生した例外の種類を判別
し，対応するアドレスへの分岐を可能にする。

【０００７】図２は，上記の割込処理プログラムを用い
た例外処理の手順を示す図である。図中左側のプログラ
ムＰ１は，図１のプログラムＰ１と同じである。プログ
ラムＰ１を実行中に，ｉ＝０から１２７までの繰り返し
処理を伴う「ｆｏｒ文」内にて，演算結果がオーバーフ
ローしてオーバーフロー例外が発生すると，図示しない
演算ユニットであるＡＬＵが例外発生信号を処理ユニッ
ト１０に供給し，処理ユニット１０内の割込コントロー
ラ１２が処理を開始する（Ｓ１）。割込コントローラ１
２は，まず，例外発生ステータスレジスタ１４に割込発
生フラグを書き込み，現在実行中のプログラムのアドレ
スであるプログラムカウンタ２４内のアドレスをスタッ
クレジスタ２２内に保存（退避，プッシュ）する（Ｓ
２）。このプッシュ処理では，レジスタ類のデータもス
タックレジスタ２２に退避させられる。そして，割込コ
ントローラ１２は，割込イネーブルフラグレジスタ１６
内の割込フラグがイネーブル状態であることを確認し
て，発生した例外に対応する割込処理プログラムのアド
レスをジャンプテーブル１８から取得する（Ｓ３）。そ
の後，取得した割込処理プログラムのアドレスをプログ
ラムカウンタ２４に書き込んで（Ｓ４），割込処理プロ
グラムへの分岐のための前処理を完了する。

【０００８】割込コントローラ１２による前処理が終了
すると，プロセッサは，割込処理プログラムを実行し
て，例外発生時の処理を行う（Ｓ５）。それが終了する
と，割込コントローラ１２は，スタックレジスタ２２か
ら復帰先アドレスやレジスタデータを復帰（ポップ）さ
せて，プログラムカウンタ２４にそのアドレスを書き込
み（Ｓ６），元のプログラムＰ１に復帰する（Ｓ７）。

【０００９】上記の処理において，ユーザプログラムに
よりあらかじめ割込イネーブルフラグレジスタ１６のイ
ネーブルフラグを割込許可（イネーブル）に設定してお
くことで，オーバーフローなどの例外が発生した時，バ
ックグランドで自動的に例外時の割込処理プログラムを
実行させることができる。但し，この割込処理プログラ
ムは，通常オペレーション・システム（ＯＳ）の管理下
で実行されるため，ユーザプログラムにより自由に処理
を設定することは困難若しくは不可能である。以上が，
例外処理を割込により対応する手順である。

【００１０】また，ユーザプログラムにより，オーバー
フローの例外発生に対する割込のイネーブルフラグ１６
をディセーブルに設定しておけば，処理ユニット１０内
の割込コントローラ１２は，単にオーバーフローの例外
が発生したことを示す例外発生ステータスをレジスタ１
４内に設定するだけであり，割込処理プログラム２６へ
の分岐は行わない。その場合は，ユーザプログラムＰ１
では，オーバーフローの例外が発生しても，ｉ＝０〜１
２７まで演算が繰り返され，演算終了後にオーバーフロ
ー発生の有無がステータスレジスタ１４から取得するこ
とができるのみである。

【００１１】

【発明が解決しようとする課題】上記の例外発生時の処
理方法は，ユーザプログラム実行のバックグランドでＯ
Ｓの管理下の割込処理プログラムを実行するものであ
り，ユーザプログラムから任意の処理に設定することは
困難である。もしそれが可能であっても，そのためには
レジスタ値を変更するなど複雑な処理を必要とし，ユー
ザプログラムから例外発生時の処理を任意に選択できる
というにはほど遠いものである。

【００１２】例として，前述のユーザプログラムＰ１の
ように繰り返して積和演算が行われる処理において，オ
ーバーフローが発生した時点でその後の処理を中断して
繰り返し処理を抜ける必要がある場合を想定する。つま
り，オーバーフローが発生したら，それ以上積和算を繰
り返しても正しい演算結果が得られないので，繰り返し
処理を継続することに意味がない。

【００１３】このような要求がある場合，図１，２に示
した割込コントローラ１２と割込処理プログラム２６と
を利用して繰り返し処理を抜けるためには，割込処理プ
ログラム２６にユーザプログラムＰ１の繰り返し処理の
後のアドレスに分岐するという処理を行わせる必要があ
る。しかし，ＯＳ管理下の割込処理プログラム２６でそ
のような処理を行わせることは複雑な設定，命令が必要
になり現実的ではない。しかも，割込コントローラ１２
によるスタックレジスタへのプッシュ処理やポップ処理
が伴ってしまい，単なる分岐処理のために無駄なオーバ
ーヘッドを招いてしまう。

【００１４】図３は，例外発生時の分岐処理をユーザプ
ログラム内に記述した例を示す図である。ユーザプログ
ラムＰ２内の繰り返し処理が行われるｆｏｒ文内に，
「if (overflow==true)break;」のプログラム命令を追
加することで，オーバーフローの発生を示す例外発生ス
テータスレジスタ１４が「true」になっているか否かの
監視を毎回実行し，例外が発生していれば，ブレーク命
令により分岐先命令に分岐するようにすることが可能で
ある。この例では，割込イネーブルフラグ１６は，ディ
セーブルに設定されていることが前提であり，それに伴
い割込コントローラにより割込処理プログラムが実行さ
れることはない。

【００１５】しかし，図３の方法では，ｆｏｒ文のなか
でユーザプログラム内の例外監視・分岐命令を繰り返し
実行する必要があり，オーバフローの例外が発生してい
ない場合は，無駄な命令が繰り返されることになる。そ
して，かかる命令の実行には，プロセッサの処理時間を
必要とし，プロセッサのパフォーマンスの低下を招く。
従って，図３の方法は，繰り返し処理の回数が比較的少
ないユーザプログラムの場合に有利な方法である。

【００１６】また，前述したとおり，ユーザプログラム
の前処理Ａにて，割込イネーブルフラグ１６をディセー
ブルに設定しておけば，例外が発生しても例外処理を行
うことなく，繰り返し処理を完了してそのループを抜け
てくることが可能になる。繰り返し処理回数が少ない場
合は，むしろこの方法が有利になる。

【００１７】以上のように，例外が発生した時の対処方
法としては，（１）例外が発生しても何も処理を行わな
い方法，（２）割込が発生したら，図１，２に示したよ
うな割込コントローラと割込処理プログラムを利用して
割込処理を行う方法，（３）例外が発生したら指定した
アドレスへ分岐する方法など，様々な処理が考えられ
る。

【００１８】しかしながら，従来のプロセッサは，図
１，２のような例外処理手段しか備えておらず，しかも
その例外処理を任意に設定することは困難である。更
に，従来のプロセッサは，プロセッサの内部状況や外部
状況に応じて，複数の例外処理を動的に選択できる構成
にはなっておらず，プロセッサの処理負荷に応じた最適
な例外処理の実行が難しいという課題もある。

【００１９】そこで，本発明の目的は，ユーザプログラ
ムにより，例外発生時の処理を複数の処理から任意に選
択し設定することで，選択された処理を実行することが
できるプロセッサを提供することにある。

【００２０】更に，本発明の別の目的は，ユーザプログ
ラムにより，プロセッサの外部または内部の状況に応じ
て例外発生時の処理を任意に選択し設定することができ
るプロセッサを提供することにある。

【００２１】

【課題を解決するための手段】上記の目的を達成するた
めに，本発明の一つの側面によれば，ユーザプログラム
の命令コードを供給され，命令コードに対応する処理を
行う通常処理ユニットを有するプロセッサにおいて，例
外が発生した時の処理を選択して対応する命令コードを
処理ユニットに供給する例外処理指令ユニットを設ける
ことを特徴とする。例外処理指令ユニットは，複数の例
外処理命令を処理IDに対応して格納した例外処理命令メ
モリと，ユーザプログラムにより設定された処理IDを格
納する選択処理IDレジスタと，例外発生時に生成される
例外発生信号を受信し，所定の例外が発生したことを識
別する例外識別手段と，例外識別手段により識別された
例外に対応する処理IDを前記選択処理IDレジスタから読
み出し，その処理IDにしたがって前記例外処理命令メモ
リ内に格納されている例外処理命令の命令コードを出力
する例外処理命令選択・出力手段とを有する。

【００２２】上記の発明において，好ましい実施例で
は，例外処理指令ユニットは，プロセッサ内部の負荷状
態を格納する第１のステータスレジスタと，プロセッサ
外部から供給される外部状態を格納する第２のステータ
スレジスタとを有し，選択処理IDレジスタは，ユーザプ
ログラムにより，前記第１または第２のステータスレジ
スタに格納されている状態に応じて処理IDが設定される
ことを特徴とする。そして，前記例外処理命令選択・出
力手段は，その処理IDにしたがって，前記例外処理命令
メモリ内に格納されている例外処理命令の命令コードを
出力する。

【００２３】また，上記の発明において，好ましい実施
例では，前記選択処理IDレジスタは，ユーザプログラム
により，複数の処理IDが設定され，前記例外識別手段は
識別した例外IDを生成し，前記例外処理命令選択・出力
手段は，選択処理IDレジスタから識別された例外IDに対
応する処理IDを読み出すことを特徴とする。

【００２４】本発明のプロセッサは，上記のような複数
の例外処理命令をあらかじめ格納し，ユーザプログラム
によりレジスタに設定された例外処理の命令コードを出
力する例外処理指令ユニットを設けているので，ユーザ
プログラムにより例外発生時の例外処理を選択して設定
するだけで，任意の例外処理を短い動作サイクルで実行
させることができる。

【００２５】

【発明の実施の形態】以下，図面を参照して本発明の実
施の形態例を説明する。しかしながら，本発明の保護範
囲は，以下の実施の形態例に限定されるものではなく，
特許請求の範囲に記載された発明とその均等物にまで及
ぶものである。

【００２６】図４は，本発明の概念図である。本発明で
は，ユーザプログラム上で例外発生時の処理を設定する
と（Ｓ１０），プロセッサが例外発生時にその発生した
例外に対応する例外処理を選択し（Ｓ１３），通常の処
理ユニットに対してその例外処理の動作指令を行う（Ｓ
１４）。そのために，プロセッサは，プログラムメモリ
からの命令コードをデコードして処理する処理ユニット
に加えて，複数の例外処理命令を格納したメモリを有
し，例外発生時に対応する例外処理命令の命令コードを
処理ユニットに供給する例外処理指令ユニットを有す
る。

【００２７】更に，図４に示されるとおり，プロセッサ
は，プロセッサの内部状態を常に監視し（Ｓ１１），ま
たプロセッサの外部状態についての情報も外部端子から
取得し（Ｓ１２），それらの状態に応じて，例外処理が
選択される（Ｓ１３）。

【００２８】従って，ユーザはユーザプログラムによ
り，例外発生時の例外処理を選択して設定するだけで，
ユーザプログラムの処理のバックグランドで任意の例外
処理を行わせることができる。また，その例外処理を，
プロセッサの内外の状況に応じて設定することもでき，
ユーザプログラムの処理のバックグランドで状況に応じ
た最適の例外処理を行わせることもできる。

【００２９】図５は，本実施の形態例におけるプロセッ
サの全体構成図である。プロセッサは，ユーザプログラ
ムなどのプログラムの命令コードが格納されているプロ
グラムメモリ３０と，そのプログラムメモリのアドレス
を格納するプログラムカウンタ２４と，プログラムメモ
リ３０から読み出された命令コードを処理する処理ブロ
ック３２と，処理ブロック３２内のレジスタＲａ，Ｒｂ
に格納されたデータを演算する第１の演算ユニット３８
と，データが格納されているデータメモリ４２とを有す
る。

【００３０】処理ブロック３２内には，プログラムカウ
ンタ２４のアドレスにしたがって読み出された命令コー
ドをデコードして所定の処理を行いレジスタＲａ，Ｒｂ
などにデータを格納する通常処理ユニット３４と，その
他に各種のレジスタ群REGとを有する。また，プロセッ
サには，プログラムカウンタ２４のアドレスを制御する
ための第２の演算ユニット４６とマルチプレクサ４４と
が設けられる。この第２の演算ユニット４６により，プ
ログラムカウンタ２４のアドレスが＋１ずつインクリメ
ントされたり，相対アドレスＳ３８が加算されたりした
結果が，再度プログラムカウンタ２４に格納される。更
に，プロセッサには，第１の演算ユニット３８の出力デ
ータとレジスタＲａのデータのいずれかを選択するマル
チプレクサ４０が設けられる。

【００３１】例えば，データメモリ４２内のデータＸに
データＹを加算するというユーザプログラムが実行され
たと仮定する。かかるユーザプログラムは，例えば，
（１）データＸをデータメモリ４２から読み出してレジ
スタRaに格納する，（２）データＹをデータメモリ４２
から読み出してレジスタRbに格納する，（３）レジスタ
RaとRbのデータを加算して，レジスタRaに格納する，
（４）データＸが格納されていたアドレスに，レジスタ
Ra内の加算データを書き込むという４つの命令コードを
有する。

【００３２】従って，プログラムカウンタ２４に上記命
令コード（１）のアドレスが設定され，そのアドレスＳ
２４に対応する命令コード（１）がプログラムメモリ３
０から読み出され，処理ブロック３２内の通常処理ユニ
ット３４に供給される。通常処理ユニット３４は，その
命令コード（１）をデコードして命令コードに含まれて
いたデータメモリのアドレスをレジスタRaに設定し，デ
ータメモリ４２へのデータＸの読み出し処理を行い，読
み出されたデータＸをレジスタRbに格納する。次に，第
２の演算ユニット４６により命令コード（１）のアドレ
スが＋１インクリメントされ，プログラムカウンタ２４
に格納される。そのアドレスに対応する命令コード
（２）がプログラムメモリ３０から読み出され，通常処
理ユニット３４に供給される。通常処理ユニット３４
は，その命令コード（２）をデコードして命令コードに
含まれていたデータメモリのアドレスをレジスタRaに設
定し，データメモリ４２へのデータＹの読み出し処理を
行い，読み出されたデータＹをレジスタRaに格納する。
更に，プログラムカウンタ２４のアドレスが＋１インク
リメントされ，それに対応する命令コード（３）がプロ
グラムメモリ３０から読み出され，通常処理ユニット３
４に供給される。通常処理ユニット３４は，その命令コ
ード（３）をデコードしてレジスタRa,Rbのデータを第
１の演算ユニット３８で加算し，その結果のデータＳ３
８を，レジスタRaに格納する。更に，プログラムカウン
タのアドレスがインクリメントされ，命令コード（４）
がプログラムメモリ３０から読み出され，通常処理ユニ
ット３４に供給される。そこで，命令コード（４）がデ
コードされて，レジスタRaのデータがデータメモリ４２
のデータＸの領域に書き込まれる。

【００３３】以上のとおり，通常処理ユニット３４に命
令コードＳ３０を供給することにより，命令コードに対
応した処理が実行される。

【００３４】本実施の形態例におけるプロセッサは，処
理ブロック３２内に，通常処理ユニット３４に加えて，
例外処理が発生した時の処理を選択して，その命令コー
ドＳ３６を通常処理ユニット３４に供給する例外処理指
令ユニット３６を有する。この例外処理指令ユニット３
６は，演算ユニット３８がオーバーフロー，アンダーフ
ロー，ゼロ除算などの例外発生時に生成する例外発生信
号EXを受信し，その発生した例外に対応してユーザプロ
グラムによりあらかじめ設定された例外処理を選択し，
その例外処理の命令コードＳ３６を，通常処理ユニット
３４に供給する論理回路ユニットである。

【００３５】従って，ユーザプログラム実行中に例外が
発生すると，ユーザプログラムによりあらかじめ設定さ
れていた例外処理がバックグランドで選択され，通常処
理ユニット３４により例外処理が実行されるので，ユー
ザプログラムにより簡単に且つ任意の処理を選択して設
定することができる。

【００３６】図６は，本実施の形態例における例外処理
指令ユニットの構成図である。例外処理指令ユニット３
６は，例外発生時に行われる複数の処理命令があらかじ
め記憶されている例外処理命令メモリ５０を有する。こ
の例外処理命令メモリ５０は，例えばＲＯＭまたは図示
しないＲＯＭから命令コードをイニシャルロードされる
ＲＡＭであり，例外発生時に行われる複数の処理命令
（命令コードリスト）＃１〜＃Ｎを処理IDに対応して格
納する。更に，例外処理指令ユニット３６は，ユーザプ
ログラムにより設定可能であり選択された処理IDが格納
される選択処理IDレジスタ５２と，プロセッサ内部の負
荷状態が格納されるステータスレジスタ５６（第１のス
テータスレジスタ）と，プロセッサの外部端子経由で供
給されたプロセッサ外部の状態が格納されるフラグレジ
スタ５４（第２のステータスレジスタ）と，分岐処理命
令に対応する分岐アドレスを格納する分岐アドレスレジ
スタ５７とを有する。

【００３７】そして，例外処理指令ユニット３６は，演
算ユニット３８などから供給される複数の例外発生信号
EXを受信し，所定の例外の発生を識別し，その識別信号
または例外IDを出力する例外識別手段５８を有する。例
外識別手段５８は，単一の例外を識別するときは識別信
号Ｓ５８を出力し，複数の例外を識別するときはその例
外IDを出力する。単一の例外識別の時は，識別信号Ｓ５
８は，「０」（無し）または「１」（有り）により例外
の発生の有無を示し，複数の例外を識別するときは，識
別信号Ｓ５８は，「０」（無し）または例外ID（有り）
となる。

【００３８】更に，例外処理指令ユニット３６は，例外
識別手段５８が供給する例外IDに応答して，例外IDに対
応した処理IDを選択処理IDレジスタ５２から読み出し，
その処理IDに対応する処理命令を例外処理命令メモリ５
０から読み出す例外処理命令選択手段６０を有する。こ
の例外処理命令選択手段６０により選択された処理命令
の命令コードＳ３６が，動作指令手段６２から通常処理
ユニット３４に出力される。

【００３９】上記の機能を実現するために，選択処理ID
レジスタ５２は，処理を必要とする例外事象に対応して
処理IDを格納できるように構成される。例えば，処理を
必要とする例外事象が３種類（例えばオーバーフロー，
アンダーフロー，ゼロ除算）ある時は，それらに対応す
る処理IDを格納する３つのレジスタ５２が設けられる。
その場合，各レジスタ５２は，例外IDと対応付けられ
る。そして，レジスタ５２への処理IDの設定は，他のレ
ジスタ類への設定と同様にして行うことができる。

【００４０】図７は，第１のユーザプログラム例を示す
図である。このプログラムＰ１１は，図１，２に示した
プログラムと異なり，前処理Ａとして図中６４に示され
るとおり，例外処理指令ユニット３６内の選択処理IDレ
ジスタ５２に選択処理IDの３を設定し，更に分岐アドレ
スレジスタ５７に処理ID=3の分岐命令に必要な分岐アド
レス「_exit_address」を設定する。そして，その分岐
アドレス「_exit_address」をプログラムＰ１１のｆｏ
ｒ文の後の任意の位置に記述する。

【００４１】例外処理命令メモリ５０には，一例として
３つの例外処理が格納されているとする。図７の右上に
示されるとおり，処理＃１は例外が発生しても何も処理
せずに無視する命令，処理＃２は例外が発生すると図
１，２に示したような割込を発生して所定の割込処理プ
ログラムを実行する命令，処理＃３は例外が発生すると
指定した分岐アドレス（分岐アドレスレジスタ内のアド
レス）に分岐する命令である。

【００４２】上記のとおり，図７のユーザプログラムの
前処理にて，例外処理指令ユニット３６内のレジスタ５
２，５７に処理IDの「３」と「_exit_address」とがそ
れぞれ設定される。それにより，図６の例外処理指令ユ
ニットは，演算実行中にオーバーフローの例外が発生す
ると，例外識別手段５８が例外発生信号EXからそれを識
別してそれに対応する例外IDまたは例外信号Ｓ５８を例
外処理命令選択手段６０に供給する。例外処理命令選択
手段６０は，例外IDに対応して設定された処理IDを選択
処理IDレジスタ５２から読み出し，その処理IDに対応す
る処理＃３の分岐命令を例外処理命令メモリ５０から読
み出す。そして，分岐アドレスレジスタ５７に設定され
ている分岐先アドレスと上記の読み出した分岐命令コー
ドとが，動作指令手段６２から通常処理ユニット３４に
供給される。

【００４３】従って，ユーザプログラムＰ１１におい
て，前処理として例外処理指令ユニット内のレジスタ５
２に，例外発生時の処理IDを設定するだけで，図３のよ
うなプログラム命令によらずに，例外発生時に選択した
処理をバックグランドで実行させることができる。そし
て，例外処理指令ユニット３６内のレジスタの設定は，
通常処理ユニット３４内のレジスタの設定と同等の処理
により行うことが可能である。単にレジスタの数が増え
ただけである。

【００４４】図８は，第２のユーザプログラム例を示す
図である。このユーザプログラムＰ１２は，前処理Ａの
前に，if文を実行して，外部端子Signalの値に応じて例
外発生時の処理を選択して設定するプログラムコード６
６を有する。それ以外は，図７のプログラムＰ１１と同
じである。また，この例でも例外処理命令メモリ５０に
は，３つの処理＃１，＃２，＃３があらかじめ格納され
ている。

【００４５】外部端子経由で入力される外部信号Signal
は，プロセッサの外部のステータスに関連する信号であ
り，例えば，プロセッサ外部の処理負荷が重くなってい
る時にSignal=１が，処理負荷が軽くなっている時にSig
nal=０が，それぞれフラグレジスタ５４に設定される。

【００４６】そこで，プログラムコード６６が実行され
ると，フラグレジスタ５４に設定された外部状況に応じ
て，比較的軽い処理IDの「３」か，比較的重い割込処理
IDの「２」かが，選択処理IDレジスタ５２に設定され
る。外部の処理負荷が重い時は比較的軽い処理IDの
「３」が，軽い時は重い処理IDの「２」がそれぞれレジ
スタ５２に設定される。そして，分岐命令に対応する処
理IDの「３」が設定されるときは，それに伴う分岐アド
レス「_exit_address」が分岐アドレスレジスタ５７に
設定される。

【００４７】上記のとおり，前処理の一部にif文を利用
して外部状況に応じた例外処理を例外処理指令ユニット
３６内のレジスタ５２に設定することで，その後の繰り
返し演算実行時にオーバーフローなどの例外事象が発生
したとき，状況に応じた最適の例外処理を，ユーザプロ
グラム実行のバックグランドで実行させることができ
る。尚，処理＃２の場合は，例外処理指令ユニット３６
で，割込命令コードが例外処理命令メモリ５０から読み
出され，通常処理ユニット３４に供給され，通常処理ユ
ニット３４では，その割込命令に伴い割込コントローラ
による処理と割込処理プログラムの実行とが行われる。
これについては，図１，２で説明したとおりである。

【００４８】処理＃２に対応する割込処理プログラム
は，例えば，オーバーフロー発生回数をカウントするプ
ログラムであり，その場合は，繰り返し積和演算の正確
な演算結果を求めるのにオーバーフロー回数が利用され
る。また，処理＃３の分岐命令の場合は，繰り返し積和
演算中に繰り返し演算ループ外の分岐アドレスに分岐す
るので，プロセッサの負荷が下げられる。

【００４９】図９は，第３のユーザプログラム例を示す
図である。このユーザプログラムＰ１３は，前処理Ａの
前に，if文を実行して，内部状況が格納されているステ
ータスレジスタ５６内のデータLoadの値に応じて例外発
生時の処理を選択して設定するプログラムコード６７を
有する。また，この例でも例外処理命令目メモリ５０に
は，３つの処理＃１，＃２，＃３があらかじめ格納され
ている。

【００５０】内部状況を示すデータLoadがステータスレ
ジスタ５６に設定される。例えば，直前の一定期間にお
けるスリープモードの累計時間に応じて，現在のプロセ
ッサ内部の処理負荷を示す指数が求められ，その指数が
０〜1.0の範囲のデータLoadとしてステータスレジスタ
５６に設定されるとする。その場合，負荷指数Loadが0.
5を越える重い状態では，例外発生時に何も処理しない
比較的軽い処理IDの「１」が選択処理IDレジスタ５２に
設定される。また，負荷指数Loadが0.5以下の軽い状態
では，例外発生時に通常の割込処理IDの「２」が選択処
理IDレジスタ５２に設定される。

【００５１】図９のプログラムＰ１３では，分岐命令の
処理＃３は設定されていないので，分岐アドレスレジス
タ５７への設定は行われない。

【００５２】上記の前処理による例外処理の設定によ
り，繰り返し積和演算中にオーバーフローの例外が発生
すると，何も処理しない例外処理＃１か，通常の割込発
生処理＃２かのいずれかが，バックグランドで実行され
る。

【００５３】図１０は，第４のユーザプログラム例を示
す図である。このプログラムＰ１４では，前処理６８と
して，３つの選択処理IDレジスタ５２への処理ID設定
と，分岐処理＃３に対応する分岐アドレスの分岐アドレ
スレジスタ５６への設定とが行われる。また，上記２つ
の分岐アドレスが図中６９，７０にてプログラム中に記
述されている。

【００５４】図１１は，図１０のプログラムに対応する
例外処理指令ユニット３６の構成図である。例外識別手
段５８が識別して出力する例外ID#1〜#Lに対応して，Ｌ
個の選択処理IDレジスタ52-1〜52-Lが設けられる。図１
０のプログラムＰ１４では，３つの例外発生に対する処
理IDが３つのレジスタ52-1,52-2,52-3に「３」「１」
「３」と設定される。例えば，オーバーフロー（例外ID
=#1）の発生時は選択処理IDレジスタ52-1に処理IDとし
て「３」が設定され，分岐命令を実行するように設定さ
れる。また，アンダーフロー（例外ID=#2）の発生時は
選択処理IDレジスタ52-2に処理IDとして「１」が設定さ
れ，何も処理を実行しないように設定される。更に，ゼ
ロ除算（例外ID=#3）の発生時は選択処理IDレジスタ52-
3に処理IDとして「３」が設定される。

【００５５】それに伴い，Ｌ個の選択処理IDレジスタ５
２に対応する分岐アドレスレジスタ57-1〜57-Lにも，分
岐アドレスが設定される。図１０のプログラムＰ１４の
例では，分岐アドレスレジスタ57-1,57-3にそれぞれの
分岐先アドレスが設定される。

【００５６】上記の設定に伴い，その後の繰り返し積和
演算中に３つのうちいずれかの例外が発生すると，受信
した例外発生信号EXに従って，例外識別手段５８が例外
IDを例外処理選択手段６０に出力する。例外処理選択手
段６０は，例外IDに対応する選択処理IDレジスタ52-1〜
52-L内の処理IDを読み出し，それに対応する処理命令コ
ードを，例外処理命令メモリ５０から読み出す。そし
て，分岐命令の場合はそれに対応する分岐アドレスを分
岐アドレスレジスタ５７から読み出し，動作指令手段６
２から，処理命令コードと必要な分岐アドレスとが出力
される。

【００５７】以上のとおり，本実施の形態例のプロセッ
サは，複数の例外処理命令を格納した例外処理命令メモ
リと，例外発生時の処理を設定する選択処理IDレジスタ
５２などを有する例外処理指令ユニット３６を有するの
で，ユーザプログラムにより任意の例外処理を選択処理
IDレジスタに設定するだけで，例外発生時に選択した例
外処理をバックグランドで実行させることができる。

【００５８】以上，実施の形態例をまとめると以下の付
記の通りである。

【００５９】（付記１）所定の処理を行うプロセッサに
おいて，ユーザプログラムの命令コードを供給され，命
令コードに対応する処理を行う通常処理ユニットと，例
外事象が発生した時の処理を選択して対応する命令コー
ドを前記通常処理ユニットに供給する例外処理指令ユニ
ットとを有し，前記例外処理指令ユニットは，複数の例
外処理命令を処理IDに対応して格納した例外処理命令メ
モリと，前記ユーザプログラムにより設定される処理ID
を格納する選択処理IDレジスタと，例外発生時に生成さ
れる例外発生信号を受信し，所定の例外が発生したこと
を識別する例外識別手段と，例外識別手段により識別さ
れた例外に対応する処理IDを前記選択処理IDレジスタか
ら読み出し，その処理IDにしたがって前記例外処理命令
メモリ内に格納されている例外処理命令の命令コードを
出力する例外処理命令選択・出力手段とを有することを
特徴とするプロセッサ。

【００６０】（付記２）付記１において，前記例外処理
指令ユニットは，プロセッサ内部の負荷状態を格納する
第１のステータスレジスタを有し，前記選択処理IDレジ
スタは，前記ユーザプログラムにより，前記第１のステ
ータスレジスタに格納されている状態に応じて処理IDが
設定されることを特徴とするプロセッサ。

【００６１】（付記３）付記１において，前記例外処理
指令ユニットは，プロセッサ外部から供給される外部状
態を格納する第２のステータスレジスタを有し，前記選
択処理IDレジスタは，前記ユーザプログラムにより，前
記第２のステータスレジスタに格納されている状態に応
じて処理IDが設定されることを特徴とするプロセッサ。

【００６２】（付記４）付記１において，前記例外処理
指令ユニットは，前記ユーザプログラムにより設定され
る分岐アドレスを格納する分岐アドレスレジスタを有
し，前記処理IDの分岐先アドレスが当該分岐アドレスレ
ジスタから読み出されることを特徴とするプロセッサ。

【００６３】（付記５）付記１において，前記選択処理
IDレジスタは，複数の例外に対応して複数設けられ，前
記例外識別手段が識別した例外に対応する選択処理IDレ
ジスタから，処理IDが読み出されることを特徴とするプ
ロセッサ。

【００６４】（付記６）付記５において，更に，選択処
理IDレジスタに格納された処理IDに対応する例外処理の
分岐アドレスを格納する複数の分岐アドレスレジスタを
有し，前記選択処理IDレジスタから読み出された処理ID
が分岐命令を含む例外処理に対応する時に，前記分岐命
令に対応する分岐先アドレスが，前記分岐アドレスレジ
スタから読み出されることを特徴とするプロセッサ。

【００６５】（付記７）付記４，６のいずれかにおい
て，前記例外処理命令選択・出力手段は，分岐命令コー
ドと前記分岐アドレスレジスタから読み出した分岐先ア
ドレスとを，前記通常処理ユニットに供給することを特
徴とするプロセッサ。

【００６６】（付記８）付記１において，前記例外事象
は，少なくともオーバーフロー，アンダーフロー，ゼロ
除算のいずれかを含むことを特徴とするプロセッサ。

【００６７】（付記９）付記１において，前記例外処理
命令は，少なくとも例外を無視して何も処理を行わない
第１の処理と，割込を発生して所定の処理を実行する第
２の処理と，分岐先アドレスへ分岐する第３の処理のい
ずれかを含むことを特徴とするプロセッサ。

【００６８】（付記１０）付記１において，前記通常処
理ユニットは，供給された命令コードをデコードして命
令コードに対応する処理を行うことを特徴とするプロセ
ッサ。

【００６９】（付記１１）所定の処理を行うプロセッサ
において，ユーザプログラムの命令コードを供給され，
当該命令コードに対応する処理を行う通常処理ユニット
と，例外事象が発生した時の複数の処理命令を記憶する
例外処理命令メモリと，前記ユーザプログラムにより設
定される処理IDを格納する選択処理IDレジスタとを有
し，例外発生時に生成される例外発生信号に応答して，
発生した例外に対応する処理IDを前記選択処理IDレジス
タから読み出し，当該処理IDに対応する処理命令を前記
例外処理命令メモリから読み出し，当該処理命令の命令
コードを前記通常処理ユニットに供給する例外処理指令
ユニットとを有することを特徴とするプロセッサ。

【００７０】（付記１２）付記１１において，前記例外
処理指令ユニットは，プロセッサ内部の負荷状態を格納
する第１のステータスレジスタを有し，前記選択処理ID
レジスタは，前記ユーザプログラムにより，前記第１の
ステータスレジスタに格納されている状態に応じて処理
IDが設定されることを特徴とするプロセッサ。

【００７１】（付記１３）付記１１において，前記例外
処理指令ユニットは，プロセッサ外部から供給される外
部状態を格納する第２のステータスレジスタを有し，前
記選択処理IDレジスタは，前記ユーザプログラムによ
り，前記第２のステータスレジスタに格納されている状
態に応じて処理IDが設定されることを特徴とするプロセ
ッサ。

【００７２】

【発明の効果】以上，本発明によれば，ユーザプログラ
ムから任意の例外発生時の処理を設定するだけで，バッ
クグランドで例外処理を実行させることができる。更
に，その処理の設定をプロセッサ内外の状況に応じて選
択的に設定することにより，最適の例外処理を実行させ
ることができる。

【図面の簡単な説明】

【図１】従来の例外発生時の割込処理プログラムによる
処理例を説明するための図である。

【図２】割込処理プログラムを用いた例外処理の手順を
示す図である。

【図３】例外発生時の分岐をユーザプログラム内に記述
した例を示す図である。

【図４】本発明の概念図である。

【図５】本実施の形態例におけるプロセッサの全体構成
図である。

【図６】本実施の形態例における例外処理指令ユニット
の構成図である。

【図７】第１のユーザプログラム例を示す図である。

【図８】第２のユーザプログラム例を示す図である。

【図９】第３のユーザプログラム例を示す図である。

【図１０】第４のユーザプログラム例を示す図である。

【図１１】図１０のプログラムに対応する例外処理指令
ユニット３６の構成図である。

【符号の説明】

３２処理ブロック３４通常処理ユニット３６例外処理指令ユニットＳ３６例外処理用命令コード５０例外処理命令メモリ５２選択処理IDレジスタ５４第２のステータスレジスタ５６第１のステータスレジスタ５７分岐アドレスレジスタ５８例外識別手段６０例外処理命令選択手段６２動作指令手段

Claims

【特許請求の範囲】

【請求項１】所定の処理を行うプロセッサにおいて，ユ
ーザプログラムの命令コードを供給され，命令コードに
対応する処理を行う通常処理ユニットと，例外事象が発
生した時の処理を選択して対応する命令コードを前記通
常処理ユニットに供給する例外処理指令ユニットとを有
し，前記例外処理指令ユニットは，複数の例外処理命令
を処理IDに対応して格納した例外処理命令メモリと，前
記ユーザプログラムにより設定される処理IDを格納する
選択処理IDレジスタと，例外発生時に生成される例外発
生信号を受信し，所定の例外が発生したことを識別する
例外識別手段と，例外識別手段により識別された例外に
対応する処理IDを前記選択処理IDレジスタから読み出
し，その処理IDにしたがって前記例外処理命令メモリ内
に格納されている例外処理命令の命令コードを出力する
例外処理命令選択・出力手段とを有することを特徴とす
るプロセッサ。
【請求項２】請求項１において，前記例外処理指令ユニ
ットは，プロセッサ内部の負荷状態を格納する第１のス
テータスレジスタを有し，前記選択処理IDレジスタは，
前記ユーザプログラムにより，前記第１のステータスレ
ジスタに格納されている状態に応じて処理IDが設定され
ることを特徴とするプロセッサ。
【請求項３】請求項１において，前記例外処理指令ユニ
ットは，プロセッサ外部から供給される外部状態を格納
する第２のステータスレジスタを有し，前記選択処理ID
レジスタは，前記ユーザプログラムにより，前記第２の
ステータスレジスタに格納されている状態に応じて処理
IDが設定されることを特徴とするプロセッサ。
【請求項４】請求項１において，前記例外処理指令ユニ
ットは，前記ユーザプログラムにより設定される分岐ア
ドレスを格納する分岐アドレスレジスタを有し，前記処
理IDの分岐先アドレスが当該分岐アドレスレジスタから
読み出されることを特徴とするプロセッサ。
【請求項５】請求項１において，前記選択処理IDレジス
タは，複数の例外に対応して複数設けられ，前記例外識
別手段が識別した例外に対応する選択処理IDレジスタか
ら，処理IDが読み出されることを特徴とするプロセッ
サ。
【請求項６】請求項５において，更に，選択処理IDレジ
スタに格納された処理IDに対応する例外処理の分岐アド
レスを格納する複数の分岐アドレスレジスタを有し，前
記選択処理IDレジスタから読み出された処理IDが分岐命
令を含む例外処理に対応する時に，前記分岐命令に対応
する分岐先アドレスが，前記分岐アドレスレジスタから
読み出されることを特徴とするプロセッサ。
【請求項７】請求項４，６のいずれかにおいて，前記例
外処理命令選択・出力手段は，分岐命令コードと前記分
岐アドレスレジスタから読み出した分岐先アドレスと
を，前記通常処理ユニットに供給することを特徴とする
プロセッサ。
【請求項８】所定の処理を行うプロセッサにおいて，ユ
ーザプログラムの命令コードを供給され，当該命令コー
ドに対応する処理を行う通常処理ユニットと，例外事象
が発生した時の複数の処理命令を記憶する例外処理命令
メモリと，前記ユーザプログラムにより設定される処理
IDを格納する選択処理IDレジスタとを有し，例外発生時
に生成される例外発生信号に応答して，発生した例外に
対応する処理IDを前記選択処理IDレジスタから読み出
し，当該処理IDに対応する処理命令を前記例外処理命令
メモリから読み出し，当該処理命令の命令コードを前記
通常処理ユニットに供給する例外処理指令ユニットとを
有することを特徴とするプロセッサ。