JPH02244677A - ダイヤモンド半導体装置 - Google Patents

ダイヤモンド半導体装置

Info

Publication number
JPH02244677A
JPH02244677A JP6421389A JP6421389A JPH02244677A JP H02244677 A JPH02244677 A JP H02244677A JP 6421389 A JP6421389 A JP 6421389A JP 6421389 A JP6421389 A JP 6421389A JP H02244677 A JPH02244677 A JP H02244677A
Authority
JP
Japan
Prior art keywords
diamond
base
electrode
diamond semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6421389A
Other languages
English (en)
Inventor
Akitomo Tejima
手島 章友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6421389A priority Critical patent/JPH02244677A/ja
Publication of JPH02244677A publication Critical patent/JPH02244677A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (概要) ダイヤモンド半導体装置に関し。
高温で動作し、しかも高速動作の可能な半導体装置の実
現を目的とし。
絶縁性ダイヤモンド基板と、該絶縁性ダイヤモンド基板
上に形成されたダイヤモンド半導体層と。
該ダイヤモンド半導体層に穿たれた一列に並ぶ複数の小
孔を導電材料で埋込んだグリッドベースと。
該グリッドベースに接続し、該ダイヤモンド半導体層上
に連続して形成されたベース電極と、該ベース電極を挾
んで該ダイヤモンド半導体層上に形成されたエミッタ電
極及びコレクタ電極とを備え。
該エミッタ電極と該コレクタ電極との間に流れる電流を
、該グリッドベースの電位或いは電流によって制御する
ダイヤモンド半導体装置により構成する。
〔産業上の利用分野] 本発明はダ・イヤモンド半導体装置に関する。
ダイヤモンドのバンドギャップは5(3νと大きく。
しかも、ホールの移動度も1600cm”/ V・Sと
大きいので、500°C程度の高温でも動作する高速″
16導体材料として期待されCいる。
しかし、不純物中位はアクセプタ準位が価電子帯頂から
0.37eV十にあるのに対し、ドアー準位は伝導帯底
より4.OeV ’7’にあるため5 N型半導体とは
ならず、P型半導体として使う必要がある。
(従来の技術) 従来、ダイヤモンドでN型半導体を形成するのは困難で
あるため、ダイヤモンド半導体装置の検討例は少なく、
P型半導体のみを用いた点接触ショット・キーダイオー
ドや、縦型のパーミアブルベーストランジスタ(P B
、 T )が検討されζいるに過ぎない。
第4図に従来のI)B ′T’の構造を示し、13は基
板21は半導体層、22はチャネル、32はグリッドベ
ース、41はベース電極、51はエミッタ電極、 61
ばコレクタ電極を表す。
第4図に見るように、PBTは〜三極管を半導体で実現
し7よ・うというもので、三極管のグリッドに相当する
グリッドベース32が半導体層21中に押込まれている
。この構造はいわゆる縦型構造ご、゛1毛導体層21召
ダ・イヤモンド半導体層とする時、グリッドベース32
を形成した後、さらにぞのJ−弓こダイヤモンド半導体
層をエピタキシャル成長する必要がある。しかし、グリ
ッドベース32の真上にまでダイヤモンド/ドを横方向
に1ビタキシャル成ff、 するのは容易でなく、成長
を促進するために高:IIAにするど、高温によるグリ
ッドベース材料の拡f−1!i:やエピタキシャル成長
層の結晶性不良のため、′4′:導体装置として動作す
るに至っていない。
〔発明が解決しようとする課題] 従って1従来の縦型構造のP B ’rでは、ダイヤモ
ンド半導体トランジスタを実現するのは困難である。
本発明は、P型ダイヤモンド半導体のみを用いて、活性
領域の結晶性を頃なうことなく、高性能のダイヤモンド
半導体トランジスタを実現しようとするものである。
〔課題を解決するための手段〕
第1図は本発明のダイヤモンド半導体装置の構造を示し
、第1図(a)、  (b)は、それぞれ。
上面図、A−A断面図であり、1は絶縁性ダイヤモンド
基板、2はダイヤモンド半導体層、3はグリッドベース
、4はベース電極、5はエミッタ電極、6はコレクタ電
極、7は素子分離溝を表す。
上記課題は、絶縁性ダイヤモンド基板1と、該絶縁性ダ
イヤモンド基板1上に形成されたダイヤモンド半導体層
2と、該ダイヤモンド半導体層2に穿たれた一列に並ぶ
複数の小孔を導電材料で埋込んだグリッドベース3と、
該グリッドベース3に接続し、該ダイヤモンド半導体N
2上に連続して形成されたベース電極4と、該ベース電
極4を挟んで該ダイヤモンド半導体層2上に形成された
エミνり電極5及びコレクタ電極6とを備え、核エミン
タ電極5と咳コレクタ電極6との間に流れる電流を、該
グリッドベース4の電位或いは電流によって制御するダ
イヤモンド半導体装置によって解決される。
〔作用] 従来の縦型構造のPBTにおいては、グリッドベースの
真J−,にダイヤモンドを横方向気相エピタキシャル成
長することが困難で、その部分の結晶性が悪く1デバイ
ス性能を下げる原因となっていたのに鑑み6本発明では
横型構造のP B Tとしている。
絶縁性ダイヤモンド基板1上に1例えば不純物をドープ
しながらダイヤモンドをエピタキシャル成長させてダイ
ヤモンド半導体層2を形成する。
このダイヤモンド半導体層2に複数の細孔を一列に開け
、そこに導電材料を埋込み、グリッドベース3を形成す
る。このグリッドベース3の七にベース電極4を設け、
さらに、ベース電極から所定距離雌れたダイヤモンド半
導体層2上にエミッタ電極5及びコレクタ電極6を設け
る。
このようにすれば、グリッドベース3上にダイヤモンド
をエピタキシャル成長する必要はなく。
ダイヤモンド半導体層2は初めに絶縁性ダイヤモンド基
板1上にホモエピタキシャル成長するだけでよい。
それ故、活性層には特性を低下させるような欠陥は非常
に少ない。
さらに、横型構造のPBTでは、エミッタ電極5、ベー
ス電極4.コレクタ電極6をダイヤモンド半導体層2上
に形成すればよいので、製造が容易になる。
(実施例〕 以下1本発明の実施例について説明する。
第2図(a)乃至(d)は本発明のダイヤモンド半導体
装置の製造工程を説明するための断面図で、これらの図
を参照しながら説明する。
第2図(a)参照 ノンドープの絶縁性ダイヤモンド基板(合成ダイヤモン
ド)l上にマイクロ波プラズマCVD法により不純物を
ドープしながらダイヤモンド半導体層2を形成した。
まず、絶縁性ダイヤモンド基板1を水素のみのプラズマ
中に30分間入れ2表面の汚染を除去した。条件は次の
如くである。
水素流量: 80SCCM 反応ガス圧: 30 Torr マイクロ波パワー:600W 次に、この条件のままメタン(C)14 )とジボラン
を添加した。メタンとジボランの添加条件は次の如(で
ある。
メタン(CI+4 ) ? 0.45CCM(CH4/
11□流量比0゜5%) ジボランCBtHh)  : 8SCCM (10pp
m、 II□ベース)(BJh/CJ流量比0.2%) この状態で1.5時間不純物をドープしながら気相成長
を行った。得られたBドープP型ダイヤモンド半導体層
2の厚さは0.5μmであった。
第2図(b)参照 このようにして得られた5ol(絶縁性ダイヤモンド基
板1上に形成されたダイヤモンド半導体層2)の加工を
次に行う。
レジスト塗布、パターン露光、現像により、グリッドベ
ース形成用開孔31及び素子分離溝7を形成するための
開口をもつレジストパターン(図示せず)を形成する。
その開口から酸素による反応性イオンエツチング(RI
E)によってダイヤモンド半導体層2を絶縁性ダイヤモ
ンド基板1に到達するまで堀り下げて、グリッドベース
形成用開孔3■及び素子分離溝7を形成し、その後レジ
ストパターンをエツチングして除去する。
グリッドベース形成用開孔31及び素子分離溝7の寸法
及び配置は次の如くである。
グリッドベース形成用開孔31: 直径1μm、深さ0.5μmの開孔5箇lltmの壁面
間隔で一列に並ぶ 素子分離溝7二幅31ノm 1素子のサイズは20μm×30μm 開孔31の列を素子のほぼ中央に含む 第2図(C)参照 全面に金(Au)を厚く蒸着しグリッドベース形成用開
孔31が充分埋まる金属膜11を形成する。この金属膜
11は、グリッドベース3及び電極を形成するためのも
のである。
その上に、ベース電極4.エミッタ電極5.コレクタ電
極6に対応するレジストパターン12を形成する。
第2図(d)参照 レジストパターン12をマスクとして、塩素ガスまたは
炭化水素ガスによる反応性イオンエツチング(RIE)
によって金属膜11を除去し、ベース電極4.エミッタ
電極5.コレクタ電極6を形成する。各電極の寸法と配
置は次の如くである。
ベース電極4:幅1.5μm エミッタ電極5:幅4μm ベース電極4との間隔411m コレクタ電極6二幅は4μm。
ベース電極4との間隔41tm なお1 ベース電極4は、グリッドベース3の上に形成
される。
このようにして製造されたダイヤモンド半導体装置の特
性を測定したところ、三極前特性を示しカットオフ周波
数はIGHz程度であった。さらに。
500°Cでも動作が可能であった。
なお、ベース電極4.エミッタ電極5.コレクタ電極6
の配置はトの実施例に限らず1例えば第3図にダイヤモ
ンド半導体装置の他の例として示すように5エミッタ電
極5.ベース電極4.コレクタ電極6を同心円状に形成
することもできる。
さらに、ノンドープのsi基板やGaAs等の化合物半
導体基板に不純物をドープしたダイヤモンド半導体層を
成長して、実施例1或いは実施例2と同様の構造を作る
ことも本発明の延長上にある。
また、グリッドベース形成用開孔31を埋込みの際、金
属埋込みの前に絶縁体で開花の壁面を覆1、。
ておけば特性が向上する。金属I模11の材料は、金(
Au)に限らず、タングステン(W)、アルミニウム(
AI)等の導電体も使用できる。
ダイヤモンド半導体1rJ2の形成方法は、ヒ述のマイ
クロ波プラズマCVD法に限らず、熱フイラメント法を
はじめ、ダイヤモンドのエビタートシャル成長が可能な
方式は使用3゛ることができる。
絶縁性グイセモンド基板1に硼素(L3)等のイオン注
入を行い、アニールして活性化し、ダイヤモンド半導体
層2を形成したS O15板も使用できる。
原料ガスはメタンとジボランに限定されるものではなく
、メタンの代わりにアセトン、メチルアルコール、エチ
ルアルコール、二酸化炭素等炭素原子を含む材料を使う
ことができ、ジボランガスの代わりにプラズマ中に置か
れたバルクの硼素から発生ずるガスを使うことができる
絶縁性ダイヤモンド基板1表面の汚染除去に対しては、
水素プラズマばかりでなく酸素プラズマでも同様の効果
がある。
(発明の効果) 本発明の素子構造はPN接合やその他の容量成分が非常
に小さく、しかも、ダイヤモンドのホール移動度が16
00cm2/ V・Sと非常に高いため、超高速半導体
素子となる。
ノンドープのダイヤモンドは良好な絶縁体であり、その
」二にホモエピタキシャル成長する際、不純物を混入す
れば容易に半導体になるため1良質のSolが比較的筒
車に製造でき、特性の高信頼性力<ran保され、さら
に本発明の素子構造が簡単であるため、工程の短縮、コ
スト低減といった付随的効果もある。
本発明によれば、高温で動作が可能で、高周波特性のよ
いダイヤモンド半導体装置を提供することができる。
【図面の簡単な説明】
第1図は本発明のダ・イヤモンド半導体装置。 第2図は製造工程 第3図はダイヤモンド半導体装置の他の例第4図は従来
のPBTの構造 である。図において ■は絶縁性ダイヤモンド基板。 11は金属膜 12はレジストパターン。 13は基板。 2はダイヤモンド半導体層。 21は半導体層 22はチャネル 332はグリッドベース。 31はグリッドベース形成用開孔。 4.41はベース電極。 5.51はエミッタ電極 6.61はコレクタ電極。 7は素子分離溝 を表10 (fl) A−A折f7目 (b) 極Il]Qg)グイヤモ〉ド姻I 嘘 1 呵 上面日 (α) B−B鱈面目 Cb) ダイマ七ンド半装置の砲。斗J 案31127 (α〕 <b> (Cン (d) 製表工程 霊4日

Claims (1)

  1. 【特許請求の範囲】 絶縁性ダイヤモンド基板(1)と、 該絶縁性ダイヤモンド基板(1)上に形成されたダイヤ
    モンド半導体層(2)と、 該ダイヤモンド半導体層(2)に穿たれた一列に並ぶ複
    数の小孔を導電材料で埋込んだグリッドベース(3)と
    、 該グリッドベース(3)に接続し、該ダイヤモンド半導
    体層(2)上に連続して形成されたベース電極(4)と
    、 該ベース電極(4)を挟んで該ダイヤモンド半導体層(
    2)上に形成されたエミッタ電極(5)及びコレクタ電
    極(6)と を備え、該エミッタ電極(5)と該コレクタ電極(6)
    との間に流れる電流を、該グリッドベース(3)の電位
    或いは電流によって制御することを特徴とするダイヤモ
    ンド半導体装置。
JP6421389A 1989-03-16 1989-03-16 ダイヤモンド半導体装置 Pending JPH02244677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6421389A JPH02244677A (ja) 1989-03-16 1989-03-16 ダイヤモンド半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6421389A JPH02244677A (ja) 1989-03-16 1989-03-16 ダイヤモンド半導体装置

Publications (1)

Publication Number Publication Date
JPH02244677A true JPH02244677A (ja) 1990-09-28

Family

ID=13251584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6421389A Pending JPH02244677A (ja) 1989-03-16 1989-03-16 ダイヤモンド半導体装置

Country Status (1)

Country Link
JP (1) JPH02244677A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319590A (ja) * 2001-04-20 2002-10-31 Denso Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319590A (ja) * 2001-04-20 2002-10-31 Denso Corp 半導体装置

Similar Documents

Publication Publication Date Title
CN1322564C (zh) 硅锗双极型晶体管
US6218254B1 (en) Method of fabricating a self-aligned bipolar junction transistor in silicon carbide and resulting devices
JP2006514435A (ja) 改善されたベースエミッタ接合部を有するバイポーラトランジスタ及び製造のための方法
CN109920857A (zh) 一种肖特基二极管及其制备方法
US20070032053A1 (en) Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same
JPH05175216A (ja) ヘテロ接合バイポーラトランジスタおよびその製法
JP2007103728A (ja) 炭化珪素半導体装置
CN104919594B (zh) 制造半导体器件的方法
JPH03225870A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP4882141B2 (ja) ヘテロバイポーラトランジスタ
CN109300976B (zh) 半导体器件及其制作方法
US3765960A (en) Method for minimizing autodoping in epitaxial deposition
JP2001068479A (ja) ヘテロバイポーラトランジスタ及びその製造方法
CN110600366A (zh) (100)晶向金刚石n沟道结型场效应晶体管及其制备方法
JP4783975B2 (ja) Mis半導体装置およびその製造方法
JPH02244677A (ja) ダイヤモンド半導体装置
JPH1041321A (ja) バイポーラトランジスタの製造方法
US7012009B2 (en) Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process
JPH04106980A (ja) 半導体装置及びその製造方法
JPWO2002099890A1 (ja) 半導体層及びその形成方法、並びに半導体装置及びその製造方法
JPH03110866A (ja) 半導体装置
JP2007103729A (ja) 炭化珪素半導体装置
KR100518561B1 (ko) 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자
CN112133752B (zh) 一种复合终端表面金刚石高压场效应晶体管及其制作方法
JP3859782B2 (ja) ダイヤモンド冷陰極の気相合成方法及びその製造方法