JPH02238672A - 強誘電体メモリ - Google Patents
強誘電体メモリInfo
- Publication number
- JPH02238672A JPH02238672A JP1058914A JP5891489A JPH02238672A JP H02238672 A JPH02238672 A JP H02238672A JP 1058914 A JP1058914 A JP 1058914A JP 5891489 A JP5891489 A JP 5891489A JP H02238672 A JPH02238672 A JP H02238672A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- electrode
- memory
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 abstract description 16
- 239000010410 layer Substances 0.000 abstract description 10
- 239000011229 interlayer Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000006185 dispersion Substances 0.000 abstract 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- XKENYNILAAWPFQ-UHFFFAOYSA-N dioxido(oxo)germane;lead(2+) Chemical compound [Pb+2].[O-][Ge]([O-])=O XKENYNILAAWPFQ-UHFFFAOYSA-N 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 239000010985 leather Substances 0.000 description 1
- MEFBJEMVZONFCJ-UHFFFAOYSA-N molybdate Chemical compound [O-][Mo]([O-])(=O)=O MEFBJEMVZONFCJ-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体装置基板上の強誘電体メモリ材料構造に
関する。
関する。
[従来の技術]
従来、半導体装置基板上の強誘電体メモリ材料M漬は、
単結晶半導体基板上に多結晶強誘電体膜が形成されて成
るのが通例であった。
単結晶半導体基板上に多結晶強誘電体膜が形成されて成
るのが通例であった。
[発明が解決しようとする課題]
しかし、上記従来技術によると、強誘電体メモリのメモ
リ特性が劣化したりバラツイたりすると云う課題があっ
た。
リ特性が劣化したりバラツイたりすると云う課題があっ
た。
本発明は、かかる従来技術の課題を解決し、強誘電体メ
モリのメモリ特性の劣化やバラッキを防止する新らしい
半導体装置基板上の強誘電体メモリ材料構造を提供する
事を目的とする。
モリのメモリ特性の劣化やバラッキを防止する新らしい
半導体装置基板上の強誘電体メモリ材料構造を提供する
事を目的とする。
[課題を解決するための手段]
上記課題を解決するために、本発明は、強誘電体メモリ
に関し、少くとも半導体装置基板上に単結晶強誘電体膜
を形成する手段をとる。
に関し、少くとも半導体装置基板上に単結晶強誘電体膜
を形成する手段をとる。
[実施例]
以下、実施例により本発明を詳述する。
第1図及び第2図は、本発明の実施例を示す半導体装置
基板上の強誘電体メモリの断面図である第1図では、(
100)牟結晶s1から成るS j.基板1の表面に、
MOS型FETがフィールド酸化膜2,ゲート醒化膜6
,ゲート電極4,拡散層5 . 5’ 、及び層間絶縁
膜6等により形成され、該層間絶縁膜の前記拡散層5′
上に穴けられたコンタクト穴部にチタン酸鉛,ジルコニ
ウム,モリブデン酸ガドリウム,ゲルマニウム酸鉛、ア
るいはチタン酸ビスマス等の単結晶強誘電体7をバイア
ス・スパソタ法や原子層エビタキシャル法あるいは分子
線エビタキシャル法により形成し、該単結晶強誘電体Z
上に電極9を形成する事を基本とする。尚、多結晶強誘
電体8は牟結晶強誘電体7の育成時に同時に層間絶縁膜
6上に延在して成長したものであり、必ずしも存在しな
くても良い。更に、電極9′は電極9と同時に形成した
ものである。又、半導体装置基板は必ずしもSiMOS
FETである必要はな《、GaAS MES F
ITやS1やGaASから成るバイポーラトランジスタ
等であっても良い事は云うまでもない。
基板上の強誘電体メモリの断面図である第1図では、(
100)牟結晶s1から成るS j.基板1の表面に、
MOS型FETがフィールド酸化膜2,ゲート醒化膜6
,ゲート電極4,拡散層5 . 5’ 、及び層間絶縁
膜6等により形成され、該層間絶縁膜の前記拡散層5′
上に穴けられたコンタクト穴部にチタン酸鉛,ジルコニ
ウム,モリブデン酸ガドリウム,ゲルマニウム酸鉛、ア
るいはチタン酸ビスマス等の単結晶強誘電体7をバイア
ス・スパソタ法や原子層エビタキシャル法あるいは分子
線エビタキシャル法により形成し、該単結晶強誘電体Z
上に電極9を形成する事を基本とする。尚、多結晶強誘
電体8は牟結晶強誘電体7の育成時に同時に層間絶縁膜
6上に延在して成長したものであり、必ずしも存在しな
くても良い。更に、電極9′は電極9と同時に形成した
ものである。又、半導体装置基板は必ずしもSiMOS
FETである必要はな《、GaAS MES F
ITやS1やGaASから成るバイポーラトランジスタ
等であっても良い事は云うまでもない。
第2図では、Sl基板11の表面に形成されたフィール
ド酸化膜12,ゲート酸化膜16,ゲート電極14,拡
散層1 5 . 1 5’及び層間絶縁膜16から成る
MOS型FET基板上に、前記層間絶縁膜16の拡散層
15′上に開けられたコンタクト穴から引出し電極とし
て、Ti−Pt,TiPa,Ti−RhあるいはT i
− NやWSi,M o S i , T j. S
i等から成る耐熱性の第1の電極1 7 , 1 7
’を形成し、該第1の電極17上に、単結晶強誘電体1
8をバイアス,ス,<ツタ法や原子層エビタキシャル法
や分子繍エビタキシャノレ法あるいは多結晶強誘電体膜
やアモノレファス強誘電体膜を形成後量子ビーム・アニ
ーノレ法により部分的に形成する等して形成し、該単結
晶強誘電体18上に第2の電極19を17′上の19′
と併せて形成した構成である。尚、単結晶強誘電体18
はコンタクト穴部の第1の電極17上に形成されても良
《、又、多結晶強誘電体あるいはアモノレファス強誘電
体が単結晶強誘電体18から近在して形成されていても
良い。
ド酸化膜12,ゲート酸化膜16,ゲート電極14,拡
散層1 5 . 1 5’及び層間絶縁膜16から成る
MOS型FET基板上に、前記層間絶縁膜16の拡散層
15′上に開けられたコンタクト穴から引出し電極とし
て、Ti−Pt,TiPa,Ti−RhあるいはT i
− NやWSi,M o S i , T j. S
i等から成る耐熱性の第1の電極1 7 , 1 7
’を形成し、該第1の電極17上に、単結晶強誘電体1
8をバイアス,ス,<ツタ法や原子層エビタキシャル法
や分子繍エビタキシャノレ法あるいは多結晶強誘電体膜
やアモノレファス強誘電体膜を形成後量子ビーム・アニ
ーノレ法により部分的に形成する等して形成し、該単結
晶強誘電体18上に第2の電極19を17′上の19′
と併せて形成した構成である。尚、単結晶強誘電体18
はコンタクト穴部の第1の電極17上に形成されても良
《、又、多結晶強誘電体あるいはアモノレファス強誘電
体が単結晶強誘電体18から近在して形成されていても
良い。
[発明の効果]
本発明によりメモリ特性の劣化やバラソキの無い半導体
装置基板上の強誘電体メモリを形成することができる効
果がある。
装置基板上の強誘電体メモリを形成することができる効
果がある。
第1図及び第2図は、本発明の実施例を示す半導体装置
基板上の強誘電体メモリの断面図である,11・・・・
・・・・・Si基板 ,12・・・・・・・・・フィールド酸化膜,13・・
・・・・・・・ゲート酸化膜,14・・・・・・・・・
ゲート電極 ,5’,15,15’・・・・・・拡敗層,16・・・
・・・・・・層間絶縁膜 ,18・・・・・・・・・革結晶強誘電体・・・・・・
・・・多結晶強誘電体 9l・・・・・・・・・電 極 7 . 1 7’・・・第1の電極 ,19l・・・第2の電極
基板上の強誘電体メモリの断面図である,11・・・・
・・・・・Si基板 ,12・・・・・・・・・フィールド酸化膜,13・・
・・・・・・・ゲート酸化膜,14・・・・・・・・・
ゲート電極 ,5’,15,15’・・・・・・拡敗層,16・・・
・・・・・・層間絶縁膜 ,18・・・・・・・・・革結晶強誘電体・・・・・・
・・・多結晶強誘電体 9l・・・・・・・・・電 極 7 . 1 7’・・・第1の電極 ,19l・・・第2の電極
Claims (1)
- 少くとも半導体装置基板上には単結晶強誘電体膜が形成
されて成る事を特徴とする強誘電体メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1058914A JPH02238672A (ja) | 1989-03-10 | 1989-03-10 | 強誘電体メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1058914A JPH02238672A (ja) | 1989-03-10 | 1989-03-10 | 強誘電体メモリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02238672A true JPH02238672A (ja) | 1990-09-20 |
Family
ID=13098089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1058914A Pending JPH02238672A (ja) | 1989-03-10 | 1989-03-10 | 強誘電体メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02238672A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999038203A1 (en) * | 1998-01-21 | 1999-07-29 | Rohm Co., Ltd. | Integrated capacitor device and method of fabricating the same |
WO2003052840A1 (fr) * | 2001-12-18 | 2003-06-26 | Matsushita Electric Industrial Co., Ltd. | Element piezoelectrique, tete d'impression a jet d'encre, capteur de vitesse angulaire, procede de fabrication, et appareil d'enregistrement a jet d'encre |
WO2006095425A1 (ja) * | 2005-03-10 | 2006-09-14 | Fujitsu Limited | 不揮発性半導体記憶装置及びその製造方法 |
-
1989
- 1989-03-10 JP JP1058914A patent/JPH02238672A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999038203A1 (en) * | 1998-01-21 | 1999-07-29 | Rohm Co., Ltd. | Integrated capacitor device and method of fabricating the same |
US6335206B1 (en) | 1998-01-21 | 2002-01-01 | Rohm Co., Ltd. | Integrated capacitor device and method of fabricating the same |
WO2003052840A1 (fr) * | 2001-12-18 | 2003-06-26 | Matsushita Electric Industrial Co., Ltd. | Element piezoelectrique, tete d'impression a jet d'encre, capteur de vitesse angulaire, procede de fabrication, et appareil d'enregistrement a jet d'encre |
US7033001B2 (en) | 2001-12-18 | 2006-04-25 | Matsushita Electric Industrial Co., Ltd. | Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus |
US7478558B2 (en) | 2001-12-18 | 2009-01-20 | Panasonic Corporation | Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus |
WO2006095425A1 (ja) * | 2005-03-10 | 2006-09-14 | Fujitsu Limited | 不揮発性半導体記憶装置及びその製造方法 |
JPWO2006095425A1 (ja) * | 2005-03-10 | 2008-08-14 | 富士通株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
JP4818255B2 (ja) * | 2005-03-10 | 2011-11-16 | 富士通株式会社 | 不揮発性半導体記憶装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9099563B2 (en) | Stable amorphous metal oxide semiconductor | |
JPS6215863A (ja) | 自己整合金属−半導体電界効果トランジスタの製造方法 | |
US20080217695A1 (en) | Heterogeneous Semiconductor Substrate | |
US7109100B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JPH02238672A (ja) | 強誘電体メモリ | |
JP2666293B2 (ja) | Mosトランジスタの製造方法 | |
JP3182889B2 (ja) | 強誘電体装置 | |
US6262462B1 (en) | Enhanced dielectric constant gate insulator | |
JPH06260644A (ja) | 半導体装置の製造方法 | |
JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
JPH0740607B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3393017B2 (ja) | 半導体装置及びその製造方法 | |
JPH0294559A (ja) | 半導体記憶装置およびその製造方法 | |
JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0360076A (ja) | 縦型電界効果トランジスタの製造方法 | |
JP3632043B2 (ja) | 半導体装置 | |
JPS60198863A (ja) | Misトランジスタ及びその製造方法 | |
JPH0289325A (ja) | 化合物半導体の構造体及びその形成方法 | |
JP3215729B2 (ja) | 半導体装置 | |
JPS6346776A (ja) | 薄膜トランジスタの製造方法 | |
JPH0590602A (ja) | 半導体記憶素子およびその製法 | |
KR890003529B1 (ko) | 평면 디램 셀의 제조방법 | |
KR100206773B1 (ko) | 에피텍셜형 강유전체 전계효과 트랜지스터 및 그 제조 방법 | |
JP2001044140A (ja) | 集積回路 | |
KR100215825B1 (ko) | 반도체소자 및 제조방법 |