JPH02236673A - 論理回路図検証装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、Ｃ　Ａ　Ｅ　（Ｃｏｓｐｕｔｅｒ　Ａｉｄ
ｅｄ　Ｅｎｇｌｎｅｅｒ１ｎｇ）によって作製したＬＳ
Ｉ等の論理回路図の検証装置、特に必要な項目を効率的
に検証するものに関する。

［従来の技術コ 近年の半導体技術の飛躍的な進歩に伴ない、凹路の大規
模化が進み、その回路設計もコンピュータを利用して行
われるようになってきている。このような回路設計は、
通常Ｃ　Ａ　Ｅ　（Ｃｏｓｐｕｔｅｒ　Ａ１ｄｅｄ　Ｅ
ｎｇ１ｎｅｅｒ１ｎｇ）装置によって行われており、対
話形式でデータを入力しながら行われている。

そして、ＣＡＥ装置によって作製された回路も作製後に
検証しなければならない。しかし、大規模な回路の検証
は人手で行っていたのでは、非常に効率が悪いため、こ
の検証もある程度コンピュータに行わせるようになって
きている。例えば、未接続の配線等のチェックは回路図
作製時においてＣＡＥ装置が指摘するようにブログラグ
が組まれている場合が多く、また各種回路動作のチェツ
クもＣＡＥ装置におけるシミュレーションによって行わ
れている。

〔発明が解決しようとする課題］ しかし、素子の属性やファンイン（論理素子などに並列
接続できる入力信号線の数）、ファンアウト（論理素子
などに並列接続できる入力信号線の数）等回路特有の属
性のチェックは一般性がないため、コンピュータにて簡
単に行うことはできないという問題点があった。また、
これをチェックするためのプログラムを作製すれば、チ
ェックすることを可能であるが、このプログラムには汎
用性がなく、特定の回路図しかチェックできない等の問
題点があった。

また、大規模な回路の検証を行うことのできる検証装置
もある程度提案されてはいるが、特定の記述方式の回路
図しか検証できなかったり、他の装置による検証後であ
ってもチェック機能の選択ができないためにすでに検証
したことについてももう一度検証してしまう等の問題点
があった。

この発明は、上述のような問題点を解決することを課題
としてなされたものであり、必要な検証対象について適
確な検証を簡単に行える論理回路図検証装置を提供する
ことを１的とする。

［課題を解決するための手段］ 上記目的を解決するために、この発明は、論理回路図作
製手段と、この論理回路図作製手段によって作製された
論理回路図の中から論理素子属性、各論理素子の入出力
端子の属性、各論理素子同士の接続関係等の検証の対象
となる回路情報を抽出する手段と、検証を行う対象を指
定するとともに、その対Ｉの属性についてのパラメータ
を供給するルール記憶手段と、ルール記憶手段に記憶さ
れている検証対象についての属性を抽出する手段と、抽
出した属性とパラメータを比較し、属性の適否を検出す
る手段と、を有し、検証対象毎に検証を行うことを特徴
とする。

［作用］ この発明に係る論理回路図検証装置は、上述のような構
成を有しており、ルール記憶手段に検証を行う対象及び
その対象についての検証に必要な属性などを記憶する。

そして、ルール記憶手段において指定された検証対象に
ついての属性を抽出し、これをルール記憶手段に記憶さ
れているパラメータと比較する。

従って、ルール記憶手段に記憶する対象の内容を書換え
ることによって、検証対象の選択を行うことができる。

また、検証対象毎に属性を抽出し、検証を行うため、そ
の動作に汎用性があり、異なった記述方式の回路図の検
証も容品に行うことができる。

［実施例］ 以下、この発明の一実施例に係る論理回路図検証装置に
ついて、図面に基づいて説明する。

第１図は、概略構成を示すブロックであり、回路図作製
部１０及びこの回路図作製部で作製された回路図を記憶
する回路図データファイル１２が通常のＣＡＥ装置に当
る。そして、この発明に係る回路図検証装置は、ハード
としては通常ＣＡＥ装置に組み込まれており、ＣＡＥ装
置（回路図作製部１０）のＣＰＵを利用することができ
るが、専用のプログラムによって動作する検証部分１４
とこの検証部分１４にルールを供給するルールファイル
１６からなっている。

そして、検証部分１４における検証の結果は、エラーテ
ーブル１８に出力されるとともに、検証部分１４は結果
に応じて修正用コマンドファイルにもアクセスする。す
なわち、検証部分ｌ４は検証によって得られたエラーの
種類に応じて、修正用コマンドファイル２０にアクセス
し、対応する修正コマンドを読出し、これを回路図作製
部１０に供給する。そこで、回路図作製部１０において
は、供給された修正コマンドに応じて回路図の修正が行
える。

次に、第２図に基づいて検証部分１４の動作について説
明する。

検証部分１４は、回路図データファイル１２に記憶され
ている回路図データの中から検証に必要な接続情報を抽
出し、これを読み込む（Ｓ１）。

ここで、この接続情報は、素子の名称、素子の属性、素
子の入出力端に接続されるネットの名称、ネットの接続
先、素子の入力端のファンイン値、素子の出力端のファ
ンアウト値等である。

次に検証部分１４は、ルールファイル１６から検証項目
（チェック項目及びそのチェック項目における属性値等
のパラメータ）を読み込む。ここで、このノレーノレフ
ァイル１６には、チェック項目、パラメータを予め書き
込んでおく必要がある。通常の場合は、ＣＡＥ装置にお
けるキーボード等を利用して書き込む。そして、このル
ールファイル１６への書込みの際にチェック項目を自由
に選択できるため、必要な項目のみを指定することがで
きる。例えば、素子の属性のチェックだけを行いたい場
合であれば、これのみを記載すればよい。

第２図の例では素子の属性のチェックとファンイン、フ
ァンアウト等のネットの付いている端子の属性のチェッ
クを行っている。

そして、この例では、最初に素子の属性のチェックを行
うため、接続情報の中から素子の属性を抽出する（Ｓ３
）。すなわち、素子の名称（素子名）、その素子がどの
ライブラリに属するか等の素子についての属性を抽出す
る。

次に、この抽出した属性とルールファイル１６から読み
込んだ素子の属性についてのバラメーＺと抽出した属性
を比較する（Ｓ４）。ここで、この属性は、例えば素子
の名称であり、第３図に示す論理回路図の例によれば、
ＮＤ１〜ＮＤ４がその属性となる。

そして、属性が正しくなかった場合には、その属性につ
いてエラーがあったことについてエラーテーブル１８に
出力するとともに、修正コマンドを回路図作製部１０に
供給する（Ｓ５）。

このエラーについての出力をした後、又は素子名等の属
性が正しかった場合には、属性のチェックを全素子につ
いて行ったかを検証（チェック）する（Ｓ６）。そして
、全素子チェックしていない場合は、素子の属性抽出（
Ｓ３）に戻るため、全素子についての属性のチェックが
行われることになる。

このようにして、全素子について素子の属性のチェック
を行い、エラーがあった時はそのことについての情報を
エラーテーブル１８に出力され、また修正コマンドによ
って回路図の修正も行うことができる。

次に、他の検証対象についての検証を行うが、配線（ネ
ット）のついている端子の属性を抽出する（Ｓ７）。こ
こで、この端子の属性とは、第３図に示す論理素子の入
力端子におけるファンイン値、出力端子におけるファン
アウト値である。これらのファンイン、ファンアウ１・
値は素子の能力によって決定されるため、素子名によっ
て一義的に決まっている。

このように端子の属性を抽出した場合には、次にその属
性の検証（チェック）を行う（Ｓ８）。

すなわち、上述のように端子の属性は、素子によって決
定されるため、これが素子ごとにパラメータとしてルー
ルファイル１に記載されている。そこで、このパラメー
タと実際にその端子に接続されているネット数を比較し
て、ファンイン、ファンアウトの正否を判断することが
できる。従って、検証部分１４は回路図において端子に
接続されているネットをカウントし、これをパラメータ
と比較することによって、属性（例えばファンイン、フ
ァンアウト）の検証を行う。

そして、エラー、例えば回路図における端子に接続され
たネット数がファンイン、ファンアウト値をこえている
場合には、エラーコマンド、修正コマンドを出力（Ｓ９
）Ｌた後、エラーがなかった場合にはそのまま全ネット
チェックしたかのチェック（Ｓ　１　０）に移る。そし
て、これを全ネ・ソトについて行うまで繰り返すため、
すべての端子の検証を行うことができる。

このようにして、ファンイン、ファンアウト等の検証を
行うことができるが、例えば、第４図に示すような論理
回路の場合には、素子ＳＤＩのファンアウト値は「２」
に設定されている。ところがこの素子ＮＤＩの出力端子
に接続されたネットＮ１は２つのナンド回路と１つのイ
ンバータに接続されており、この回路におけるファンア
ウト値は「３」である。従って、検証部分１４は上述の
動作における属性チェック工程（Ｓ８）においてこれを
エラーとして検出し、エラーテーブル１８に出力すると
ともに、修正コマンドを回路図作製部１０に供給するこ
とができる（Ｓ９）。

このように、この実施例によれば、ルールに記載するチ
ェック項目によって、これが検証部分の動作におけるス
イッチとして働き、その項目の検証のみが行える。この
ため、ルールテーブル１６の記載を変更することによっ
て、検証を行う項目を任意に設定することができる。従
って、不要な検証動作を省略することが可能となる。さ
らに、ＬＳＩの種別（テクノロジー）の変更や、後工程
であるＣ　Ａ　Ｄ　（ＣｏＩＩｐｕｔｅｒ　Ａｉｄｅｄ
　Ｄｃｓｌｇｎ　）の変更に対しても、ルールの記載の
変更により柔軟に対処できるという効果が得られる。

なお、検証項目としては、上述の例の他に、出力端子の
未接続を検出するオーブンピンチェック、入力端子の未
接続を検出するフローティングビンチェック、配線の未
接続を検出するフローティングネットチェック等がある
。

［発明の効果］ 以上説明したように、この発明に係る論理回路図検証装
置によれば、ルール記憶手段に記憶する対象の内容を書
換えることによって、検証対象の選択を行うことができ
る等の効果が得られる。また、検証対象毎に属性を抽出
し、検証を行うため、その動作に汎用性があり、異なっ
た記述方式の回路図の検証も容易に行うことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る論理回路図検証装置
の概略構成を示すブロック図、第２図は同実施例におけ
る動作を説明するためのフローチャート図、 第３図は検証の対象となる論理回路図の一例を示す回路
図、 第４図は検証の対象となる論理回路図の他の一例を示す
回路図である。 １０　・・・　回路図作製部 １２　・・・　回路図データファイル １４　・・・　検証部分 １６　・・・　ルールファイル（ルール記憶手段）１８
　・・・　エラーテーブル

Claims (1)

【特許請求の範囲】
1. （１）論理回路図作製手段と、 この論理回路図作製手段によって作製された論理回路図
   の中から論理素子属性、各論理素子の入出力端子の属性
   、各論理素子同士の接続関係等の検証の対象となる回路
   情報を抽出する手段と、検証を行う対象を指定するとと
   もに、その対象の属性についてのパラメータを供給する
   ルール記憶手段と、 ルール記憶手段に記憶されている検証対象についての属
   性を抽出する手段と、 抽出した属性とパラメータを比較し、属性の適否を検出
   する手段と、 を有し、 検証対象毎に検証を行うことを特徴とする論理回路図検
   証装置。