JPH02234469A - Cadによってレイアウトされた2金属層集積回路ゲート・アレイ - Google Patents
Cadによってレイアウトされた2金属層集積回路ゲート・アレイInfo
- Publication number
- JPH02234469A JPH02234469A JP2003684A JP368490A JPH02234469A JP H02234469 A JPH02234469 A JP H02234469A JP 2003684 A JP2003684 A JP 2003684A JP 368490 A JP368490 A JP 368490A JP H02234469 A JPH02234469 A JP H02234469A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- grid
- metal
- polysilicon
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 67
- 229910052751 metal Inorganic materials 0.000 claims abstract description 67
- 230000005669 field effect Effects 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 18
- 239000000758 substrate Substances 0.000 abstract description 11
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000011295 pitch Substances 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 13
- 238000001465 metallisation Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- 238000011960 computer-aided design Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 125000000524 functional group Chemical group 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000219995 Wisteria Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
め要約のデータは記録されません。
Description
スタを異なる機能グループに分離するようゲート分離を
使用するゲート・アレイ・タイプに応用特定のある集積
回路の精製に関する。
知られるサブクラスの製品にあるような顧客指定機能を
実行する集積回路を製造するため、広範囲に使用されて
いる。ゲート・アレイの半導体装置はベース・パターン
に設計され、金属化において顧客指定の機能に接続しつ
るウエハに製造される。従って、集積回路半導体装置は
金属化パターンを形成するに必要な短い時間に顧客が希
望するロジック機能を行うよう配線される。
スタと他のアクティブ装置間か接続されて、機能構造を
形成するようにした金属化は、現在2又はそれ以上の金
属化層と、金属化層から半導体領域に接続するコンタク
ト・パターンと、連続的金属化パターンを接続する選択
的に規定された通路とを使用する。
性能を有するようにした集積回路チップの傾向は同時に
より小さなアクティブ装置セルによって構成されたコン
プリメンタリMOS (CMOS)装置の使用の方に進
行している。
数を最大にするゲート・アレイ・ベース・セット又はパ
ターンの設計は単に電界効果トランジスタを小さくする
問題ではない。集積回路の設計ルールはトランジスタの
接続に多くの制約を課すものである。例えば、ゲート・
アレイの設計は最小ポリシリコン幅と、ポリシリコン導
体間の最小スペースと、最小金属幅と、金叫導体間最小
スペースと、最小コンタクト寸法と、最小通路寸法と、
種々の連続層の縦配置に関する制約とを満足しなければ
ならない。その上、ゲート・アレイの技術界では、まだ
半導体チップの単位面積当りの機能密度を最大にするた
めの最良且つ好ましいアプローチに関するコンセンサス
に達しておらず、“ゲートの海”と称する現在の視野の
一端では、全表面が接続可能な電界効果トランジスタで
カバーされ、その他端では、通常トランジスタ領域の2
倍の広いワイヤリング・チャンネル領域によって分離さ
れた長い形状の電界効果トランジスタを使用するゲート
・アレイを有する。
導入であった。屡々ゲー1・又はセルと称する電界効果
トランジスタのチェインはその下にチャンネル領域を有
する連続するゲート電極によってのみ分離された連続体
に池のドレイン領域として作用するもののソース領域を
有する基板に形成される。アクティブ・トランジスタの
電気的分離は夫々p及びn両チャンネルにつき周辺トラ
ンジスタのゲート電極を電源又は接地電位に接続するこ
とによって達成される。その接続及び結合は金属化にお
いて達成される。分離及び電子機能を達成するためのゲ
ートの接続は回路設計者の機能説明に応じて、コンピュ
ータ設計装置により行われる。
標準セル構造は米国特許第4, 161, 662号及
び第4. 661, 815 ’号の主題である。
る最良チャンネル比を規定する試みかなされていない。
に対し完全コンタクト形成を可能にすると共に、ほぼ一
致したトランジスタ・ゲート電極ピッチと金属化ピッチ
を有し、半導体の単位面積当り実行する機能を晟大にす
るような最良チャンネル幅を含むチャンネル・ベースC
MOSゲート分離構造を使用した高密度ゲート・アレイ
・アーキテクチャが依然として必要である。
成とした。すなわちこの発明の特徴はチャンネル・タイ
プ・ゲート分離CMOS製品のため、使用しつるセル密
度において最大金属接続経路の可能性と定義されるゲー
ト・アレイ構造及びアーキテクチャを有することである
。好ましい実施例は接続のための重複金属層と共に単一
ポリシリコン層ゲート電極ベース・セル構造を含む。セ
ル密度は、そのポリシリコン・ゲート電極及びノ9ッド
・パターンが金属レベル・グリ・ソド・(夕一ンに対し
てグリッドの半分だけシフトされるようにした電界効果
トランジスタ・ゲート電極構造の使用を通して最良化さ
れる。シフトの結果、各トランジスタ・セルはゲート電
極と平行にトランジスタを横切って延びる金属層を持つ
ことができる。
することができ、従来の設計ルールに反せずに連続金属
層間に通路を持つことができる。
効果トランジスタ●セルの隣接チェイン間のチャンネル
領域が3つの金属化ラインを保持するために最良の幅を
有するということである。
路(ASIC)の製造における重要な最近の活動主題で
あった。第1図は米国特許第4, 745, 084号
に述べられている比較的最近の構造である。第1図は、
全体として夫々連続するゲート電極6.7によって分離
された連続的p−チャンネル・ソース/ドレイン拡散領
域3及びn−チャンネル・ソース/ドレイン拡散領域4
と共に、各ゲート電極の下にそれらのチャンネル領域を
有する夫々チェインに配置された連続するp−チャンネ
ル・トランジスタl及び隣接して置かれたn−チャンネ
ル・トランジスタ2を示す。
タブ8のスペースは電界効果トランジスタ●チェインの
ための最小ピッチを確立する。
コン・パターンと金属パターンとコンタクトと通路とは
最小幅と最小コプラナ及び不コブラナ接近寸法とを有す
るということを強制するという設計ルールに寄与するも
のである。第1図の先行技術において、第lの金属層パ
ターン9のピッチは公称連続する電界効果トランジスタ
・セルのピッチの半分であるということは明らかである
。
イン領域及びゲート電極両方を置く試みにおいて、ソー
ス/ドレイン領域4及びポリシリコン・ゲート電極6の
寸法を減じることはできない。
4との間の接続のためのコンタクトの寸法は減少の最低
限界を課する。その上、そうしないと常にそのような状
況に遭遇するであろうステップ・カバー間の問題のため
、ポリシリコン層の下にある領域において通路及び金属
層間の接続を行うことを許さない設計ルールによって強
制が課される。
又はポリシリコン層に対するコンタクトを作る際に完全
に7レキシビリテイを残し、多重金属接続層間に通路を
形成するに十分可能であるようにし、セルのピッチと金
属接続パターンのピッチとを一致させるようにしたゲー
ト・アレイ・セル構造の必要性が残されている。その上
、各セルのソース/ドレイン領域に直隣接した位置にV
II I1又はv1,.から直接良い接合がなされる
ことが望ましい。第1図の先行技術では、良く接合され
たコンタクト1lは中間を通し、遠くに置かれたドープ
ド拡散領域l2が作られる。
接続して機能グループを形成する。有能な接続アーキテ
クチャは単位チップ面積当りのゲートの使用を最大にし
、それはチップ・サイズ及びそのコストが争点である場
合には非常に重要である。接続アーキテクチャに関する
ゲート・アレイの設計は幾分反対側に移動する傾向にあ
った。
果トランジスタ・ゲート/セルによってカバーされると
いうことを特徴とする“ゲートの海”と称する概念を使
用する。その接続は、多くのセルに対する金属パターン
の接続が機能グループ内のアクティブ装置を形成してそ
れらの使用を有効に排除する。使用者の経験はゲートの
海アレイの通路の可能性は典型的な2人力ナンド・ゲー
ト・グループにおいて40%の範囲にあるということ示
した。機能の能力において、これは、100. 000
ゲートを有するチップは標亭機能グループでは約40.
000ゲートを使用することができるということを意
味する。
はアクティブ・ゲート/セルのチェイン間の広いチャン
ネル・すなわち公称20金属ラインのピッチに等しいチ
ャンネルを有する。そのような溝成では、90%通路効
率を経験することも異常ではない。半導体チップ領域の
比較のために広いチャンネルーゲート・アレイ構造は約
33, 000ゲーh (100.000ゲートのI/
3)を持つことができるし、90%の効率で通路を形成
すれば機能グループにつき30. 000ゲートの有効
な生産ゲートを達成できる。
続して使用しうるゲートに関する両構造を越える。
実施例の構造アーキテクチャの説明に入る前に、ゲート
・アレイに対する多くの設計制約及びルールを知ること
が必要である。第2図の実施例に課される構造的制約及
び寸法設計ルールは最近のゲート・アレイ技術を代表す
る。最初の一般的制約として2つの金属間の接続はその
下のポリシリコン層の端部と重複しない。次に、通路(
V+−=) . コンタクト及びすべての金属パター
ンはコンピュータ設計のために適切なグリッドを基準に
しなければならない。最小の相対的スペースとして、最
小ポリシリコン・スペースは1グリッドである。最小の
同一グリッドは最初の金属層スペースに適用され、第2
の金属層スペースは1. 5グリッドに延長される。コ
ンタクト及び通路は幅が1グリッドであることが要求さ
れ、ソース/ドレインと、ポリシリコンと、コンタクト
又は通路パターンとを越え、少《とも1/2グリッド延
長した金属l又は金属2領域とによって接続されなけれ
ばならない。ポリシリコン、第1の金属及び第2の金属
ラインの幅はその最小寸法が夫々lグリッド、1. 5
グリッド及び2グリッドに制限される。
目標はセルのピッチを最低密度の金属ピッチ(この場合
第2の金属ピッチ)に一致させ、第1の金属のパターン
を不当に強制することな《、コンタクトの位置又は通路
の位置に一致するセル横造を作ることであった。しかし
、その目標は自動化されたレイアウト及び通路を容易に
するコンピュータ・エイド設計グリッド●パターンとの
関係において達成されるであろう。
レベル・ゲート電極を半グリッド整列に置換え、第1の
金属層パターンと、第2の金属層パターンと、コンタク
トと、通路とを、単位グリッド・パターンを基準として
達成された。グリッド・パターンがその幅及び相対スペ
ースにおいて、ポリシリコン層の最小寸法と本質的に一
致したとき、とりわけその解決は適切である。このゲー
ト・アレイ・アーキテクチャの半グリッドに対するポリ
シリコン層の整列は特にゲート分離セル争ゲート・アレ
イ・ベース設計に適切であり、そのコンピュータ・エイ
ド設計ツールは高度に構成され、容易に規定されたグリ
ッド・パターンの基礎の妨げとならない。
ディスプレイに現われるかもしれないグ1ツド・パター
ンI3の関係におけるゲート分離されたゲート・アレイ
・パターンの実施例の一部である。第1の金属層は斜線
パターン14で示される。第2の金属層l6は交差斜線
で示される。
層パターンは太い出力線l7で示される。
極17間のドット領域l8で示される。第1の金属層と
ソース/ドレイン領域の半導体基板との間の接続をなす
コンタクトはl9で示され、第1の金属層とトランジス
タ井戸領域との間のコンタクトは2lで示される。第1
の金属層とポリシリコンとの間のコンタクトは22であ
り、参照番号23で識別される。第1の金属と第2のそ
れとを接続する通路は24で示され、ポリシリコン・パ
ターンの端は常に半グリッド基孕に配置され、第1の金
属パターンはグリッド・パターンそれ自体を基準に規定
される。
ッド最小幅はパッド領域22においてポJシリコン層の
半グリッドのずれと一致する。その」二、第1の金属か
ら基板へのコンタクトl9は2つのグリッド寸法内に完
全に入る。
の同時満足の困難性は過小評価されるべきではない。認
識された流行するこの目的は、セルのピッチを金属層の
最小設計ルール・ピッチに等しくし、金属からポリシリ
コン・ゲート又はソース/ドレインに対するコンタクト
接続をなす完全な性能を保持し、各セル内の金属層間の
通路接続を行うべく、セル構造を規定することであると
いうことを思い出そう。接続に関するこの性能は一連の
セル26.27に示され、そこにはlセルのピッチ・ス
ペース内に第lの金属とボリシリコン・パッドとの間の
コンタクトと、第1の金属と基板との間のコンタクトと
、第Iの金属と第2の金属との間の通路とが、最小寸法
及び相当なスペース又は通路位置をおかさずに、コンピ
ュータ・エイド設計システムで動作するに適したグリッ
ドの骨格の中で現れるであろう。
対スペース寸法を犯すことなくグリッド●パターンに整
列することができ、それでも第1の金属からポリシリコ
ン又は半導体基準に対するコンタクトを保持することが
できるが、変換されたポリシリコン拳ゲート・パターン
はポリシリコン・パターンとの重複の発生により通路位
置の設計制約を犯すであろう。そのようなグリッド整列
ポリシリコン・パターンに対する第1又は第2の金属パ
ターンのアナログ翻訳はコンタクト又は通路の設置で、
又はその代替物で同様な基本的制約を犯し、セルのソー
ス/ドレイン領域内の通路の使用で制約を受ける。金属
ピッチの増加は、機能密度が重要事項の場合には明らか
に重要な解決法ではない。
れは平行且つ隣り合うチェインの配線チャンネル3lで
分離されたp−チャンネル・トランジスタ28及びn−
チャンネル拳トランジスタ29を含む。この発明の他の
面によると、配線チャンネルは3つのセルのピッチ寸法
に等しい幅を有するように規定され、3つの隣り合う金
属又は拡散導線を通すことができる。1つのポリシリコ
ン層及び2つの金属層で構成され、セルのピッチと一致
するピッチを有するCMOSゲート分離アレイについて
、第lと第2の金属、第3の金属線のピッチに対応する
チャンネル幅は配線のための領域と使用可能なゲートを
基準にセルに割当てられた領域との最良のバランスを提
供するということがわかった。例えば、チャンネル3l
の幅の増加はセルのより多くの接続を可能にするが、チ
ップ領域の再割当を生じさせる。その結果発生するセル
・ゲート・カウントのロスはより大きな接続に寄与した
機能利得を越える。同様にして、チャンネル幅の減少は
セル・カウントの利得より大きな使用しないゲートの増
加を生じさせる。
ゲート・アレイのセルに対する急速且つ直接接続のため
チャンネル領域3lに形成される。
使用を制限せず、それらは基板内に存在し、金属l及び
金属2配線レベル両方から電気的に絶縁される。その結
果、複数の抵抗はゲート・アレイのためのベース・セッ
トの形成中に形成される。
響を与えることな《任意な接続に使用可能である。その
上の特徴として、その抵抗の物理的近似性は電気及び温
度パラメータは一致しやすいことである。例えば、チャ
ンネル32に示す抵抗32の組は交差接続されて、精密
な差動応用のために要求されるかもしれないマッチング
を最大にする。
たゲート・ポリシ゜リコン層の半グリッド整列は特に高
度に使用しうるゲート密度を有するゲート・アレイを提
供する。このアーキテクチャは基板又はポリシリコン層
に対するコンタクトとセル・トランジスタの各ソース/
ドレイン領域内の通路を形成する完全な能力を与えると
共に金属ピッチにマッチするセル・ピッチを提供する。
S設計のため、3金属化線チャンネル幅はセル・カウン
トと典型的なランダム的ロジックの応用のためのセルの
使用との間の最良のバランスを提供する。チャンネル3
1の幅は明らかにゲート・アレイ製品の製造に使用する
金属化層の数に関係する。
図である。
・n−チャンネル拳トランジスタ、3,4・・・p及び
nチャンネル・ソース/ドレイン拡散領域、6.7・・
・ゲート電極、8・・・タブ、9・・・金属層パターン
、I1・・・コンタクト、12・・・ドープド拡散領域
。
ト拳アレイの拡大部の略図、
Claims (1)
- 【特許請求の範囲】 1)ポリシリコン・ゲート分離電界効果トランジスタ・
チェインで構成された2金属層集積回路ゲート・アレイ
であって、 前記電界効果トランジスタのソース/ドレ イン領域に対するグリッド基準と、 前記グリッドに対し配列された第1の金属 層パターンと、 前記グリッドに対し配列された第2の金属 層パターンと、 前記グリッドに対し配列されたソース/ド レイン、コンタクトと、 前記グリッドに対し配列された金属内通路 半グリッドに対し配列されたゲート・ポリ シリコン・パターンとを含む2金属層集積回路ゲート・
アレイ。 (2)隣接するコンプリメンタリ対のチェーンにポリシ
リコン・ゲート分離電界効果トランジスタを構成する2
金属集積回路ゲート・アレイであって、3本の金属ライ
ンを形成するに適したチャンネル幅を有する隣り合うチ
ェーン対の間にチャンネル領域が存在することを特徴と
する2金属層集積回路ゲート・アレイ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/297,355 US4928160A (en) | 1989-01-17 | 1989-01-17 | Gate isolated base cell structure with off-grid gate polysilicon pattern |
US297,355 | 1994-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02234469A true JPH02234469A (ja) | 1990-09-17 |
JP3154411B2 JP3154411B2 (ja) | 2001-04-09 |
Family
ID=23145973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00368490A Expired - Lifetime JP3154411B2 (ja) | 1989-01-17 | 1990-01-12 | Cadによってレイアウトされた2金属層集積回路ゲート・アレイ |
Country Status (4)
Country | Link |
---|---|
US (1) | US4928160A (ja) |
EP (1) | EP0379330B1 (ja) |
JP (1) | JP3154411B2 (ja) |
DE (1) | DE69031603T2 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5410173A (en) * | 1991-01-28 | 1995-04-25 | Kikushima; Ken'ichi | Semiconductor integrated circuit device |
US5764533A (en) * | 1995-08-01 | 1998-06-09 | Sun Microsystems, Inc. | Apparatus and methods for generating cell layouts |
US5990502A (en) * | 1995-12-29 | 1999-11-23 | Lsi Logic Corporation | High density gate array cell architecture with metallization routing tracks having a variable pitch |
US5923060A (en) * | 1996-09-27 | 1999-07-13 | In-Chip Systems, Inc. | Reduced area gate array cell design based on shifted placement of alternate rows of cells |
US5977574A (en) * | 1997-03-28 | 1999-11-02 | Lsi Logic Corporation | High density gate array cell architecture with sharing of well taps between cells |
US5981987A (en) | 1997-12-02 | 1999-11-09 | Nurlogic Design, Inc. | Power ground metallization routing in a semiconductor device |
JP3526450B2 (ja) * | 2001-10-29 | 2004-05-17 | 株式会社東芝 | 半導体集積回路およびスタンダードセル配置設計方法 |
US7492013B2 (en) * | 2005-06-27 | 2009-02-17 | International Business Machines Corporation | Systems and arrangements to interconnect components of a semiconductor device |
US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
CN101946186B (zh) * | 2007-12-21 | 2014-04-23 | 益华公司 | 用于解决连接冲突的***和方法 |
US8713493B2 (en) * | 2007-12-21 | 2014-04-29 | Cadence Design Systems, Inc. | System and method for solving connection violations |
US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
KR101749351B1 (ko) | 2008-07-16 | 2017-06-20 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
US10127340B2 (en) | 2016-09-30 | 2018-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell layout, semiconductor device having engineering change order (ECO) cells and method |
CN110767661B (zh) * | 2018-07-27 | 2023-07-07 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
CN109492273B (zh) * | 2018-10-22 | 2022-11-15 | 珠海一微半导体股份有限公司 | 一种基于通孔的自动打孔方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4161662A (en) * | 1976-01-22 | 1979-07-17 | Motorola, Inc. | Standardized digital logic chip |
JPS5890758A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 相補形集積回路装置 |
JPS58112343A (ja) * | 1981-12-26 | 1983-07-04 | Olympus Optical Co Ltd | 半導体装置およびその製造方法 |
JPS58122771A (ja) * | 1982-01-14 | 1983-07-21 | Nec Corp | 半導体集積回路装置 |
US4613940A (en) * | 1982-11-09 | 1986-09-23 | International Microelectronic Products | Method and structure for use in designing and building electronic systems in integrated circuits |
JPS6065547A (ja) * | 1983-09-20 | 1985-04-15 | Sharp Corp | 半導体装置 |
JPS6074647A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | 半導体集積回路装置 |
JPS6074646A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | 半導体集積回路装置 |
JPH0828480B2 (ja) * | 1983-09-30 | 1996-03-21 | 富士通株式会社 | 半導体集積回路装置 |
US4591993A (en) * | 1983-11-21 | 1986-05-27 | International Business Machines Corporation | Methodology for making logic circuits |
US4570176A (en) * | 1984-04-16 | 1986-02-11 | At&T Bell Laboratories | CMOS Cell array with transistor isolation |
US4633571A (en) * | 1984-04-16 | 1987-01-06 | At&T Bell Laboratories | Method of manufacturing a CMOS cell array with transistor isolation |
DE3586385T2 (de) * | 1984-10-03 | 1993-01-07 | Fujitsu Ltd | Integrierte gate-matrixstruktur. |
US4627152A (en) * | 1985-05-24 | 1986-12-09 | International Business Machines Corporation | Automatic layout for cascode voltage switch logic |
JPS62276852A (ja) * | 1986-05-23 | 1987-12-01 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US4745084A (en) * | 1986-11-12 | 1988-05-17 | Vlsi Technology, Inc. | Method of making a customized semiconductor integrated device |
-
1989
- 1989-01-17 US US07/297,355 patent/US4928160A/en not_active Expired - Lifetime
-
1990
- 1990-01-12 JP JP00368490A patent/JP3154411B2/ja not_active Expired - Lifetime
- 1990-01-16 EP EP90300429A patent/EP0379330B1/en not_active Expired - Lifetime
- 1990-01-16 DE DE69031603T patent/DE69031603T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69031603T2 (de) | 1998-05-20 |
EP0379330A2 (en) | 1990-07-25 |
JP3154411B2 (ja) | 2001-04-09 |
EP0379330B1 (en) | 1997-10-22 |
EP0379330A3 (en) | 1992-02-19 |
US4928160A (en) | 1990-05-22 |
DE69031603D1 (de) | 1997-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02234469A (ja) | Cadによってレイアウトされた2金属層集積回路ゲート・アレイ | |
US6271548B1 (en) | Master slice LSI and layout method for the same | |
US5493135A (en) | Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density | |
US4668972A (en) | Masterslice semiconductor device | |
US4161662A (en) | Standardized digital logic chip | |
KR100433025B1 (ko) | 반도체장치,반도체집적회로장치,플립플롭회로,배타적논리합회로,멀티플렉서및가산기 | |
KR100375753B1 (ko) | 반도체 소자의 파워/그라운드 금속 경로 설정 | |
JPS61100947A (ja) | 半導体集積回路装置 | |
JPH077143A (ja) | 二重バッファベースゲートアレイセル | |
JPH0851353A (ja) | BiCMOSおよびCMOSゲートアレイ用の基本セル | |
JPH0480538B2 (ja) | ||
JP2001044397A (ja) | 半導体集積回路 | |
EP0221431B1 (en) | Aligned interconnections between logic stages | |
JP3281234B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH0558582B2 (ja) | ||
JPH06509911A (ja) | 連続基板タップを備えた対称な多層金属論理アレイ | |
JPH036667B2 (ja) | ||
JPS5864047A (ja) | マスタ−スライス半導体集積回路装置 | |
JP3527483B2 (ja) | Cmos型基本セル及びこれを使用した半導体集積回路並びにその半導体集積回路の製造方法 | |
JPH10173055A (ja) | セルベース半導体装置及びスタンダードセル | |
EP1009031B1 (en) | Semiconductor integrated circuit device and method of producing the same | |
JPS59163836A (ja) | 半導体集積回路 | |
JPS6135535A (ja) | マスタ−スライス集積回路装置 | |
JPH0193144A (ja) | Cmos集積回路装置 | |
JPS59132144A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080202 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 9 |