JPH02228061A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH02228061A JPH02228061A JP4899789A JP4899789A JPH02228061A JP H02228061 A JPH02228061 A JP H02228061A JP 4899789 A JP4899789 A JP 4899789A JP 4899789 A JP4899789 A JP 4899789A JP H02228061 A JPH02228061 A JP H02228061A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- main surface
- ion implantation
- main face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 83
- 239000010703 silicon Substances 0.000 claims abstract description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 81
- 238000005468 ion implantation Methods 0.000 claims abstract description 34
- 239000012212 insulator Substances 0.000 claims abstract description 13
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 15
- 239000013078 crystal Substances 0.000 abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000001301 oxygen Substances 0.000 description 28
- 229910052760 oxygen Inorganic materials 0.000 description 28
- 238000005530 etching Methods 0.000 description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 20
- -1 Oxygen ions Chemical class 0.000 description 10
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 238000000137 annealing Methods 0.000 description 5
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シリコン酸化膜等の絶縁膜上に単結晶シリコ
ン膜を形成するＳ ＯＩ （５ｉｌｉｃｏｎ Ｏｎ
Ｉｎ５ｕｌａＬｏｒ ）基板の製造方法に関し、特に膜
厚の均−性及び結晶性が良好なＳＯＩ基板の製造方法に
関するものである。
ン膜を形成するＳ ＯＩ （５ｉｌｉｃｏｎ Ｏｎ
Ｉｎ５ｕｌａＬｏｒ ）基板の製造方法に関し、特に膜
厚の均−性及び結晶性が良好なＳＯＩ基板の製造方法に
関するものである。
従来、酸素イオン注入法を用いたＳＯＩ基板の製造方法
として、Ｓ Ｉ Ｍ ＯＸ （Ｓｅｐａｒａｔｉｏｎ
ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法が検討さ
れている。
として、Ｓ Ｉ Ｍ ＯＸ （Ｓｅｐａｒａｔｉｏｎ
ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法が検討さ
れている。
第６図（ａ）、（ｂ）株従来のＳＩＭｏｘ法を用いたＳ
Ｏ■基板の製造方法を示した断面図である。
Ｏ■基板の製造方法を示した断面図である。
この方法は、同図（ａ）に示すようにシリコン基板６１
に酸素イオン（０°）をイオン注入する。
に酸素イオン（０°）をイオン注入する。
そして、同図（ｂ）に示すようにシリコン基板６１表面
にシリコン層６３を残して埋め込まれた酸化膜（ＳｉＯ
２）６２を形成することにより５０１７Ｊ板を実現する
ものである。
にシリコン層６３を残して埋め込まれた酸化膜（ＳｉＯ
２）６２を形成することにより５０１７Ｊ板を実現する
ものである。
また、他のＳＯＩ基板の製造方法として、２つのシリコ
ン基板を絶縁物を介して接着し、一方のシリコン基板を
薄層化する方法が提案されている。
ン基板を絶縁物を介して接着し、一方のシリコン基板を
薄層化する方法が提案されている。
第７図（ａ）、 （ｂ）は２つのシリコン基板を接着
してＳＯＩ基板を製造する方法を示した断面図である。
してＳＯＩ基板を製造する方法を示した断面図である。
この方法は、第１の基板となる高濃度不純物のシリコン
基板７３上に低濃度不純物のシリコン膜７４を結晶成長
させる。一方、第２の基板となるシリコン基板７１上に
酸化膜７２を形成する。そして、同図（ａ）に示すよう
に２つの基板を接着する。その後、同図（ｂ）に示すよ
うに高濃度不純物のシリコン基Ｆｉ７３のエツチング速
度が速い性質を利用して薄層化し、ＳＯＩ基板を形成す
るものである。
基板７３上に低濃度不純物のシリコン膜７４を結晶成長
させる。一方、第２の基板となるシリコン基板７１上に
酸化膜７２を形成する。そして、同図（ａ）に示すよう
に２つの基板を接着する。その後、同図（ｂ）に示すよ
うに高濃度不純物のシリコン基Ｆｉ７３のエツチング速
度が速い性質を利用して薄層化し、ＳＯＩ基板を形成す
るものである。
しかしながら従来のＳＯＩ基板の製造方法は、下記のよ
うな欠点があった。
うな欠点があった。
まず、第６図に示したＳＩＭＯＸ法の場合、シリコン基
板６１の表面に残されたシリコン層６３における膜厚の
均一性は良好であるが、酸化膜６２を形成するために多
量の酸素（０２）イオン（２ｘｌＱＩｌｌ／ ｃ ｍ２
以上）を注入しているため、１０’〜１０”ケ／ ｃ
ｍ ”程度の結晶欠陥が生じるという欠点があった。周
知のように結晶欠陥は、素子の電気特性の不均一性や歩
留まりの劣化の原因となるため極力減少させる必要があ
る。
板６１の表面に残されたシリコン層６３における膜厚の
均一性は良好であるが、酸化膜６２を形成するために多
量の酸素（０２）イオン（２ｘｌＱＩｌｌ／ ｃ ｍ２
以上）を注入しているため、１０’〜１０”ケ／ ｃ
ｍ ”程度の結晶欠陥が生じるという欠点があった。周
知のように結晶欠陥は、素子の電気特性の不均一性や歩
留まりの劣化の原因となるため極力減少させる必要があ
る。
次に、第７図に示した方法の場合、イオン注入を用いな
いため良好な結晶性を有するシリコン層を得ることがで
きるが、シリコン基板７３のエツチング速度差を十分に
大きくとれないため、均一に薄層化することができない
という欠点があった。
いため良好な結晶性を有するシリコン層を得ることがで
きるが、シリコン基板７３のエツチング速度差を十分に
大きくとれないため、均一に薄層化することができない
という欠点があった。
本発明は上記の欠点を解決するためになされたもので、
シリコンからなる第１の基板の第１の主面側にイオン注
入することにより、第１の主面における所定のシリコン
深さの下層に絶縁層を形成する工程と、第１の基板にお
ける第１の主面上に絶縁物を形成する工程と、シリコン
からなる第２の基板の第１の主面上に絶縁膜を形成する
工程と、第１の基板における第１の主面上に形成した絶
縁物と第２の基板における第１の主面上に形成した絶縁
物とを接合する工程と、第１の基板の第２の主面側のシ
リコンを除去する工程と、第１の基板の第２の主面上の
前記イオン注入により形成された絶縁膜を除去する工程
とを有している。
シリコンからなる第１の基板の第１の主面側にイオン注
入することにより、第１の主面における所定のシリコン
深さの下層に絶縁層を形成する工程と、第１の基板にお
ける第１の主面上に絶縁物を形成する工程と、シリコン
からなる第２の基板の第１の主面上に絶縁膜を形成する
工程と、第１の基板における第１の主面上に形成した絶
縁物と第２の基板における第１の主面上に形成した絶縁
物とを接合する工程と、第１の基板の第２の主面側のシ
リコンを除去する工程と、第１の基板の第２の主面上の
前記イオン注入により形成された絶縁膜を除去する工程
とを有している。
また、シリコンからなる基板の第１の主面側にイオン注
入することにより、第１の主面における所定のシリコン
深さの下層に絶縁層を形成する工程と、基板の第１の主
面上に絶縁物を形成した後前記基板と略同一の厚さに多
結晶シリコンを形成する工程と、基板の第２の主面側の
シリコンを除去する工程と、基板の第２の主面上のイオ
ン注入により形成された絶縁膜を除去する工程とを有し
ている。
入することにより、第１の主面における所定のシリコン
深さの下層に絶縁層を形成する工程と、基板の第１の主
面上に絶縁物を形成した後前記基板と略同一の厚さに多
結晶シリコンを形成する工程と、基板の第２の主面側の
シリコンを除去する工程と、基板の第２の主面上のイオ
ン注入により形成された絶縁膜を除去する工程とを有し
ている。
イオン注入量を少なくすることにより、シリコン膜の結
晶欠陥の発生を抑、制すると共に、シリコンエツチング
を停止させる絶縁層を形成する。
晶欠陥の発生を抑、制すると共に、シリコンエツチング
を停止させる絶縁層を形成する。
次に、本発明の詳細な説明する前に本発明を構成する主
要な２つの知見について述べる。
要な２つの知見について述べる。
まず、第３図は単結晶シリコン基板に酸素イオンを注入
した場合の表面シリコン層の結晶欠陥密度とイオン注入
量との関係を示した特性図である。
した場合の表面シリコン層の結晶欠陥密度とイオン注入
量との関係を示した特性図である。
ここで、酸素イオンの注入条件は、１８０ｋｅＶ。
注入時のウェハ温度は５００℃である。そして、注入後
窒素（Ｎ２）雰囲気において温度１１５０℃で２時間の
熱処理を行なった。
窒素（Ｎ２）雰囲気において温度１１５０℃で２時間の
熱処理を行なった。
さて、第３図から明らかなように、欠陥密度は酸素イオ
ン注入量に強く依存しており、酸化膜（ｓｉｏりが形成
される注入量（２Ｘ１０”／ｃｍ”）では１０１′〜１
０９ケ／ ｃ ｍ ”の欠陥が発生争ている。これに対
し酸素イオンの注入量を１／２とすると欠陥密度は約４
桁減少していることが判る（第１の知見）。
ン注入量に強く依存しており、酸化膜（ｓｉｏりが形成
される注入量（２Ｘ１０”／ｃｍ”）では１０１′〜１
０９ケ／ ｃ ｍ ”の欠陥が発生争ている。これに対
し酸素イオンの注入量を１／２とすると欠陥密度は約４
桁減少していることが判る（第１の知見）。
次に、第４図はシリコンエツチング時間とエツチング量
の関係を示した特性図である。ここでは、第３図に示し
た酸素イオン注入（４Ｘ １０”／ｃｍ”）を行なった
シリコン基板にシリコン膜を約０．５μｍエピタキシャ
ル成長させた試料用い、この試料を温度１００℃のエツ
チング液（エチレンジアミン［１７ｍ１） 、ピロカテ
コール〔３ｇ〕、水（８ｍ７りの組成比の混合液）でシ
リコンをエツチングした場合を示している。
の関係を示した特性図である。ここでは、第３図に示し
た酸素イオン注入（４Ｘ １０”／ｃｍ”）を行なった
シリコン基板にシリコン膜を約０．５μｍエピタキシャ
ル成長させた試料用い、この試料を温度１００℃のエツ
チング液（エチレンジアミン［１７ｍ１） 、ピロカテ
コール〔３ｇ〕、水（８ｍ７りの組成比の混合液）でシ
リコンをエツチングした場合を示している。
さて、同図から明らかなように、エツチング時間が２分
程度までは略直線的にエツチング量が増加している。し
かし、その後はエツチング量０．８μｍでエツチングが
停止していることが判る。
程度までは略直線的にエツチング量が増加している。し
かし、その後はエツチング量０．８μｍでエツチングが
停止していることが判る。
これは、酸素イオン注入によって形成された層（Ｓｉｎ
ｇ：以下、酸素イオン注入層という）が上記のエツチン
グ液において極めて高いシリコンエツチング停止層にな
っていることを示している（第２の知見）。
ｇ：以下、酸素イオン注入層という）が上記のエツチン
グ液において極めて高いシリコンエツチング停止層にな
っていることを示している（第２の知見）。
また、エツチングが停止した厚さが０．８μｍであるの
は、第５図に示す断面図のように、エピタキシャル成長
した膜厚（ｘｏ ） ０．５ μｍに酸素イオン注入時
に表面に残されたシリコン膜厚（ｘｌ）０．３μｍを加
えた値を示している。なお、同図において、５１はシリ
コン基板、５２は酸素イオン注入層、５３は酸素イオン
注入時に表面に残されたシリコン膜、５４はエピタキシ
ャル成長したシリコン層を示している。
は、第５図に示す断面図のように、エピタキシャル成長
した膜厚（ｘｏ ） ０．５ μｍに酸素イオン注入時
に表面に残されたシリコン膜厚（ｘｌ）０．３μｍを加
えた値を示している。なお、同図において、５１はシリ
コン基板、５２は酸素イオン注入層、５３は酸素イオン
注入時に表面に残されたシリコン膜、５４はエピタキシ
ャル成長したシリコン層を示している。
次に、上記で述べた酸素イオン注入量が少ないとシリコ
ン層における結晶欠陥が低減するという第１の知見、及
びこの少ない酸素注入量により形成した酸素イオン注入
層がシリコンのエツチング停止層となる第２の知見に基
づいて実施例を説明する。
ン層における結晶欠陥が低減するという第１の知見、及
びこの少ない酸素注入量により形成した酸素イオン注入
層がシリコンのエツチング停止層となる第２の知見に基
づいて実施例を説明する。
茅」！し１虹桝
第１図（ａ）〜（ｆ）は本発明に係る第１の実施例を示
したＳＯＩ基板の製造方法の断面図である。以下、図に
従って説明する。
したＳＯＩ基板の製造方法の断面図である。以下、図に
従って説明する。
まず、半導体主面が（１００）面であるシリコン基板１
１の第１の主面側に酸素（Ｏｏ）イオンを注入する（同
図（ａ））。
１の第１の主面側に酸素（Ｏｏ）イオンを注入する（同
図（ａ））。
このときのイオン注入条件は、エネルギー１８０ｋ ｅ
Ｖ、 ４ ｘｌＯ”／ ｃ ｍ” 、温度５００℃
とする。
Ｖ、 ４ ｘｌＯ”／ ｃ ｍ” 、温度５００℃
とする。
これにより、表面には約０．３μｍのシリコン層１３が
形成されると共に、その下層に酸素イオン注入層（Ｓｉ
Ｏ，）１２が形成される。そして、温度１１５０℃、窒
素（Ｎ２）雰囲気中で２時間アニールすることにより、
注入時の欠陥を回復する。
形成されると共に、その下層に酸素イオン注入層（Ｓｉ
Ｏ，）１２が形成される。そして、温度１１５０℃、窒
素（Ｎ２）雰囲気中で２時間アニールすることにより、
注入時の欠陥を回復する。
次に、シリコン層１３上に酸化膜（Ｓ ｉＯｚ ）Ｉ４
及びＢＰＳＧ膜（Ｂａｒｏｎ−Ｐｈｏｓｐｈｏ Ｓｔ目
ｃａｔｅＧｌａｓｓ） １５を形成する（同図（ｂ）
）。
及びＢＰＳＧ膜（Ｂａｒｏｎ−Ｐｈｏｓｐｈｏ Ｓｔ目
ｃａｔｅＧｌａｓｓ） １５を形成する（同図（ｂ）
）。
一方、図示していないが第２の基板にあたるシリコン基
板２１の表面に酸化膜（ＳｉＯ□）２２及びＢＰＳＧ膜
１５膜形５する。
板２１の表面に酸化膜（ＳｉＯ□）２２及びＢＰＳＧ膜
１５膜形５する。
そして、同図（ｃ）に示すように、第１の基板にあたる
各層を形成したシリコン基板（１層）と第２の基板にあ
たる各層を形成したシリコン基板（■層）とをそれぞれ
ＢＰＳＧ膜１５膜形５て接着する（この部分をＢＰＳＧ
膜１６という）。なお、この接着方法は公知の技術を用
いることができる。
各層を形成したシリコン基板（１層）と第２の基板にあ
たる各層を形成したシリコン基板（■層）とをそれぞれ
ＢＰＳＧ膜１５膜形５て接着する（この部分をＢＰＳＧ
膜１６という）。なお、この接着方法は公知の技術を用
いることができる。
次に、第２の主面上のシリコン基板１１を１０μｍ程度
の膜厚まで機械的な研磨により薄層化する（同図（ｄ）
）。
の膜厚まで機械的な研磨により薄層化する（同図（ｄ）
）。
そして、同図（ｅ）に示すように、薄層化したシリコン
基板１１を温度１００°Ｃに加熱したエツチング液（エ
チレンジアミン（１９ｍＪ） 、ピロカテコール（３ｇ
）、水（８ｍｌ）の組成比の混合液）により全面エツチ
ングを行なう。
基板１１を温度１００°Ｃに加熱したエツチング液（エ
チレンジアミン（１９ｍＪ） 、ピロカテコール（３ｇ
）、水（８ｍｌ）の組成比の混合液）により全面エツチ
ングを行なう。
最後に、酸素イオン注入層１２をドライエツチング、ウ
ェットエツチング又は酸化性雰囲気中で完全に酸化物（
Ｓ ｉ Ｏｚ ）に変質させた後、エツチングにより除
去して３１０基板を得る。
ェットエツチング又は酸化性雰囲気中で完全に酸化物（
Ｓ ｉ Ｏｚ ）に変質させた後、エツチングにより除
去して３１０基板を得る。
策主色大指斑
次に、第２図（ａ）〜（ｅ）は本発明に係る第２の実施
例を示したＳＯＩ基板の製造方法の断面図である。
例を示したＳＯＩ基板の製造方法の断面図である。
まず、第１図と同様に、半導体主面が（１００）面であ
るシリコン基板１１の第１の主面上に酸素（Ｏ“）イオ
ンを注入する（同図（ａ））。このときのイオン注入条
件は、エネルギー１８０ｋｅＶ。
るシリコン基板１１の第１の主面上に酸素（Ｏ“）イオ
ンを注入する（同図（ａ））。このときのイオン注入条
件は、エネルギー１８０ｋｅＶ。
４ Ｘ １０”／ ｃ ｍ” 、温度５００℃とする。
これにより、表面には約０．３μｍのシリコン層１３が
形成され、その下層には酸素イオン注入層（Ｓ ｉ Ｏ
，）１２が形成される。そして、温度１１５０℃、窒素
（Ｎ２）雰囲気中で２時間アニールすることにより、注
入時の欠陥を回復する。
形成され、その下層には酸素イオン注入層（Ｓ ｉ Ｏ
，）１２が形成される。そして、温度１１５０℃、窒素
（Ｎ２）雰囲気中で２時間アニールすることにより、注
入時の欠陥を回復する。
次に、シリコン層１３上に酸化膜（ＳｉＯ□）１４を形
成し、その上層にシリコン基板１１の厚さと略同一の多
結晶シリコン層を堆積する（同図（ｂ））。
成し、その上層にシリコン基板１１の厚さと略同一の多
結晶シリコン層を堆積する（同図（ｂ））。
そして、第２の主面上のシリコン基板１１を１０μｍ程
度の膜厚まで機械的な研磨により薄層化する（同図（Ｃ
））。
度の膜厚まで機械的な研磨により薄層化する（同図（Ｃ
））。
そして、同図（ｅ）に示すように、薄層化したシリコン
基板１１を温度１００℃に加熱したエツチング液（エチ
レンジアミン（１９ｍＡり 、ピロカテコール（３ｇ）
、水〔８ｍｌ〕の組成比の混合液）により全面エツチン
グを行なう。
基板１１を温度１００℃に加熱したエツチング液（エチ
レンジアミン（１９ｍＡり 、ピロカテコール（３ｇ）
、水〔８ｍｌ〕の組成比の混合液）により全面エツチン
グを行なう。
最後に、酸素イオン注入層１２をドライエツチング、ウ
ェットエツチング又は酸化性雰囲気中で完全に酸化物（
３１０ｚ ）に変質させた後、エツチングにより除去し
てＳＩＯ基板を得る′。
ェットエツチング又は酸化性雰囲気中で完全に酸化物（
３１０ｚ ）に変質させた後、エツチングにより除去し
てＳＩＯ基板を得る′。
このように上記２つの実施例におけるＳＯＩ基板の製造
方法は、酸素イオン注入量を従来のＳＩＭＯＸ法に比べ
て少なくできるため、シリコン層１３の結晶欠陥を減少
させることができる。このため、このシリコン層１３を
Ｓｏ１基板のシリコン層として使用できるので、ＳＯＩ
基板に形成したＬＳＩ等の歩留まり及び特性の向上を図
ることができる。
方法は、酸素イオン注入量を従来のＳＩＭＯＸ法に比べ
て少なくできるため、シリコン層１３の結晶欠陥を減少
させることができる。このため、このシリコン層１３を
Ｓｏ１基板のシリコン層として使用できるので、ＳＯＩ
基板に形成したＬＳＩ等の歩留まり及び特性の向上を図
ることができる。
また、シリコンエツチングの停止層として酸素イオン注
入層１２を使用しているため、シリコンエツチングにお
いて高い選択性を得ることができ、シリコン層１３の均
一性、再現性を向上させることができる。
入層１２を使用しているため、シリコンエツチングにお
いて高い選択性を得ることができ、シリコン層１３の均
一性、再現性を向上させることができる。
さらに、酸素イオン注入量がＳＩＭＯＸ法より少ないた
め、イオン注入時間が減少しＬＳＩ製造等におけるスル
ーブツトの向上を図ることができる。
め、イオン注入時間が減少しＬＳＩ製造等におけるスル
ーブツトの向上を図ることができる。
なお、上記実施例においては、酸素イオンの注入を説明
したが、酸素イオンに限定されるものではなく窒素イオ
ン等でもよい。また、２つの基板の接着にＢＰＳＧ膜を
使用したが、他の絶縁物（例えば、ＰＳＧ或いはＳｉＯ
□、５ｉ３Ｎａ等）でもよい。
したが、酸素イオンに限定されるものではなく窒素イオ
ン等でもよい。また、２つの基板の接着にＢＰＳＧ膜を
使用したが、他の絶縁物（例えば、ＰＳＧ或いはＳｉＯ
□、５ｉ３Ｎａ等）でもよい。
また、上記実施例では、シリコン層１３の厚さを０．３
μｍとして説明したが、これはイオン注入エネルギーを
変えることにより自由に設定できる。
μｍとして説明したが、これはイオン注入エネルギーを
変えることにより自由に設定できる。
また、イオン注入後表面にシリコンのエピタキシャル成
長を行なうことにより、より厚いシリコン層を得ること
ができる。
長を行なうことにより、より厚いシリコン層を得ること
ができる。
また、本実施例では、酸素イオン注入後のアニールを直
ちに行なったが、このアニールはシリコン層１３の結晶
性回復のために行なったものであるため、アニールを行
なう時期は上記実施例に限定されるものではない。
ちに行なったが、このアニールはシリコン層１３の結晶
性回復のために行なったものであるため、アニールを行
なう時期は上記実施例に限定されるものではない。
また、本実施例では、シリコンのエツチング液としてエ
チレンジアミン・ピロカテコール・水の混合液について
説明したが、この組成液に限定されるわけではなく、例
えばアルカリ系のＫＯＨ水溶液等も使用可能である。
チレンジアミン・ピロカテコール・水の混合液について
説明したが、この組成液に限定されるわけではなく、例
えばアルカリ系のＫＯＨ水溶液等も使用可能である。
以上説明したように本発明は、イオン注入量を従来のＳ
ＩＭＯＸ法に比べて少なくできるため、シリコンの結晶
欠陥を減少することができる。このため、このシリコン
をＳＯＩ基板のシリコン層として使用できるので、ＳＯ
Ｉ基板に形成したＬＳＩ等の歩留まり及び特性の向上を
図ることができる。
ＩＭＯＸ法に比べて少なくできるため、シリコンの結晶
欠陥を減少することができる。このため、このシリコン
をＳＯＩ基板のシリコン層として使用できるので、ＳＯ
Ｉ基板に形成したＬＳＩ等の歩留まり及び特性の向上を
図ることができる。
また、シリコン除去の停止層としてイオン注入により形
成した絶縁層を用いているため、高い選択性を得ること
ができ、ＳＯＩ基板の均一性、再現性を向上させること
ができる。
成した絶縁層を用いているため、高い選択性を得ること
ができ、ＳＯＩ基板の均一性、再現性を向上させること
ができる。
さらに、イオン注入量がＳＩＭＯＸ法より少ないため、
イオン注入時間が減少しＬＳＩ製造等におけるスルーブ
ツトの向上を図ることができる。
イオン注入時間が減少しＬＳＩ製造等におけるスルーブ
ツトの向上を図ることができる。
第１図（ａ）〜（ｆ）は本発明に係る第１の実施例を示
したＳｏ１基板の製造方法の断面図、第２図（ａ）〜（
ｅ）は本発明に係る第２の実施例を示したＳＯＩ基板の
製造方法の断面図、第３図はシリコン層の結晶欠陥密度
とイオン注入量との関係を示した特性図、第４図はシリ
コンエツチング時間とエツチング量の関係を示した特性
図、第５図はイオン注入したシリコン基板を示す断面図
、第６図（ａ）、 （ｂ）は従来のＳＩＭＯＸ法を用
いたＳＯＩ基板の製造方法を示した断面図、第７図（ａ
）、 （ｂ）は２つのシリコン基板を接着してＳＯＩ
基板を製造する方法を示した断面図であＳＧ、１７・・
・多結晶シリコン、２工・・・シリコン基板（第２の基
板）。 特許出願人 日本電信電話株式会社 代 理 人 山川政権 る。 １１・・・シリコン基板（第１の基板）、１２・・・酸
素イオン注入層、１３・・・シリコン層、１４．２２・
・・酸化膜、１５．１６・・・ＢＰ第１図 第１図 第２図 Ｏ＋ 第４図 ヱ・ノナ時間（分） 第５図 第３図 酸象 イオンのシ主人量 （Ｃｍ−勺 第６０ ０＋ 第７図
したＳｏ１基板の製造方法の断面図、第２図（ａ）〜（
ｅ）は本発明に係る第２の実施例を示したＳＯＩ基板の
製造方法の断面図、第３図はシリコン層の結晶欠陥密度
とイオン注入量との関係を示した特性図、第４図はシリ
コンエツチング時間とエツチング量の関係を示した特性
図、第５図はイオン注入したシリコン基板を示す断面図
、第６図（ａ）、 （ｂ）は従来のＳＩＭＯＸ法を用
いたＳＯＩ基板の製造方法を示した断面図、第７図（ａ
）、 （ｂ）は２つのシリコン基板を接着してＳＯＩ
基板を製造する方法を示した断面図であＳＧ、１７・・
・多結晶シリコン、２工・・・シリコン基板（第２の基
板）。 特許出願人 日本電信電話株式会社 代 理 人 山川政権 る。 １１・・・シリコン基板（第１の基板）、１２・・・酸
素イオン注入層、１３・・・シリコン層、１４．２２・
・・酸化膜、１５．１６・・・ＢＰ第１図 第１図 第２図 Ｏ＋ 第４図 ヱ・ノナ時間（分） 第５図 第３図 酸象 イオンのシ主人量 （Ｃｍ−勺 第６０ ０＋ 第７図
Claims (2)
- （１）シリコンからなる第１の基板の第１の主面側にイ
オン注入することにより、第１の主面における所定のシ
リコン深さ位置に絶縁層を形成する工程と、 前記第１の基板における第１の主面上に絶縁物を形成す
る工程と、 シリコンからなる第２の基板の第１の主面上に絶縁膜を
形成する工程と、 前記第１の基板における第１の主面上に形成した絶縁物
と前記第２の基板における第１の主面上に形成した絶縁
物とを接合する工程と、 前記第１の基板の第２の主面側のシリコンを除去する工
程と、 前記第１の基板の第２の主面側の前記イオン注入により
形成された絶縁膜を除去する工程とを有することを特徴
とするＳＯＩ基板の製造方法。 - （２）シリコンからなる基板の第１の主面側にイオン注
入することにより、第１の主面における所定のシリコン
深さ位置に絶縁層を形成する工程と、前記第１の主面上
に絶縁物を形成した後、前記基板と略同一の厚さに多結
晶シリコンを形成する工程と、 前記基板の第２の主面側のシリコンを除去する工程と、 前記基板の第２の主面側の前記イオン注入により形成さ
れた絶縁膜を除去する工程とを有することを特徴とする
ＳＯＩ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4899789A JPH02228061A (ja) | 1989-03-01 | 1989-03-01 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4899789A JPH02228061A (ja) | 1989-03-01 | 1989-03-01 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02228061A true JPH02228061A (ja) | 1990-09-11 |
Family
ID=12818845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4899789A Pending JPH02228061A (ja) | 1989-03-01 | 1989-03-01 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02228061A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005074033A1 (ja) | 2004-01-30 | 2005-08-11 | Sumco Corporation | Ｓｏｉウェーハの製造方法 |
| EP1914799A1 (en) * | 2005-07-29 | 2008-04-23 | Shanghai Simgui Technology Co., Ltd | Method for manufacturing silicon on insulator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093569A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPH021914A (ja) * | 1988-06-10 | 1990-01-08 | Sony Corp | 半導体基板の製法 |
-
1989
- 1989-03-01 JP JP4899789A patent/JPH02228061A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5093569A (ja) * | 1973-12-19 | 1975-07-25 | ||
| JPH021914A (ja) * | 1988-06-10 | 1990-01-08 | Sony Corp | 半導体基板の製法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005074033A1 (ja) | 2004-01-30 | 2005-08-11 | Sumco Corporation | Ｓｏｉウェーハの製造方法 |
| EP1710836A1 (en) * | 2004-01-30 | 2006-10-11 | SUMCO Corporation | Method for manufacturing soi wafer |
| JPWO2005074033A1 (ja) * | 2004-01-30 | 2007-09-13 | 株式会社Sumco | Ｓｏｉウェーハの製造方法 |
| EP1710836A4 (en) * | 2004-01-30 | 2010-08-18 | Sumco Corp | METHOD FOR PRODUCING AN SOI WATER |
| US7867877B2 (en) | 2004-01-30 | 2011-01-11 | Sumco Corporation | Method for manufacturing SOI wafer |
| JP4828230B2 (ja) * | 2004-01-30 | 2011-11-30 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハの製造方法 |
| EP1914799A1 (en) * | 2005-07-29 | 2008-04-23 | Shanghai Simgui Technology Co., Ltd | Method for manufacturing silicon on insulator |
| EP1914799A4 (en) * | 2005-07-29 | 2010-03-17 | Shanghai Simgui Technology Co | METHOD FOR PRODUCING SILICON ON ISOLATOR |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2684455B2 (ja) | 薄い絶縁体上シリコン層の製造方法 | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US5034343A (en) | Manufacturing ultra-thin wafer using a handle wafer | |
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| US7148119B1 (en) | Process for production of semiconductor substrate | |
| US6737670B2 (en) | Semiconductor substrate structure | |
| JP3352340B2 (ja) | 半導体基体とその製造方法 | |
| US7067386B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
| US6054363A (en) | Method of manufacturing semiconductor article | |
| US7521334B2 (en) | Method for producing direct bonded wafer and direct bonded wafer | |
| US7067430B2 (en) | Method of making relaxed silicon-germanium on insulator via layer transfer with stress reduction | |
| JPS61296709A (ja) | 半導体装置の製造方法 | |
| EP0917193A1 (en) | Laminated SOI substrate and producing method thereof | |
| US20060110899A1 (en) | Methods for fabricating a germanium on insulator wafer | |
| EP0706714A1 (en) | Soi substrate fabrication | |
| JPH0521338A (ja) | 半導体部材及び半導体部材の製造方法 | |
| JPH03132055A (ja) | 半導体基板の製造方法 | |
| JP2000331899A (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| JP3412449B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3921823B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| USRE41841E1 (en) | Method for making a silicon substrate comprising a buried thin silicon oxide film | |
| JPH02228061A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2596605B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPH09213916A (ja) | Ｓｏｉ基板の製造方法 |