JPS61296709A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61296709A JPS61296709A JP61140396A JP14039686A JPS61296709A JP S61296709 A JPS61296709 A JP S61296709A JP 61140396 A JP61140396 A JP 61140396A JP 14039686 A JP14039686 A JP 14039686A JP S61296709 A JPS61296709 A JP S61296709A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- silicon
- epitaxial layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 63
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 20
- 229910052796 boron Inorganic materials 0.000 description 10
- -1 oxygen ions Chemical class 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 8
- 239000007943 implant Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁物上にシリコンを設けた構造の形成方法
に関するものである。
に関するものである。
トランジエスタおよびその他の半導体構造の寸法が１マ
イクロメートル以下に小さくなっている超大規模集積（
ＶＬＳＩ）の現段階では、新しい多くの問題に取り組ま
なければならない。一般に、デバイス間の絶縁をより大
きくする必要がある。
イクロメートル以下に小さくなっている超大規模集積（
ＶＬＳＩ）の現段階では、新しい多くの問題に取り組ま
なければならない。一般に、デバイス間の絶縁をより大
きくする必要がある。
０ＭＯ８の場合、この絶縁でラッチ・アップを防止しな
ければならない。同時に、絶縁をこのように増加すると
、利用できるチップ・スペースが犠牲になる。
ければならない。同時に、絶縁をこのように増加すると
、利用できるチップ・スペースが犠牲になる。
絶縁物上にシリコンを設ける技術即ちシリコン・オン・
インシュレータ技術は、この問題に取り組むための特に
有望な方法と思われる。この方法の一般的な例が゛′エ
レクトロニクス・ウィーク″（“Ｅｌｅｃｔｒｏｎｉｃ
ｓ Ｗｅｅｋ” ） １９８４年１０月１日号のＰ、１
１〜１２に所載のＲ，Ｊ、ラインバック（Ｌｉｎｅｂａ
ｃｋ）の論文“ＳＯＩチップに対する埋込み酸化物マー
ク経路″（“Ｂｕｒｉｅｄ ０ｘｉｄｅ Ｍａｒｋｓ
Ｒｏｕｔｅ ｔ。
インシュレータ技術は、この問題に取り組むための特に
有望な方法と思われる。この方法の一般的な例が゛′エ
レクトロニクス・ウィーク″（“Ｅｌｅｃｔｒｏｎｉｃ
ｓ Ｗｅｅｋ” ） １９８４年１０月１日号のＰ、１
１〜１２に所載のＲ，Ｊ、ラインバック（Ｌｉｎｅｂａ
ｃｋ）の論文“ＳＯＩチップに対する埋込み酸化物マー
ク経路″（“Ｂｕｒｉｅｄ ０ｘｉｄｅ Ｍａｒｋｓ
Ｒｏｕｔｅ ｔ。
５ＯＩｃｈｉｐｓ” ）に示されている。この論文に示
されているように、酸素イオンをバルク・シリコンに注
入して、その中に酸化物層を形成する。次に注入物を２
時間アニールして、シリコンの埋込み酸化物の上にある
部分を単結晶シリコンにする０次にこの単結晶層上に様
々な半導体デバイスを形成する。下にある埋込み酸化物
が、隣接する各デバイスを絶縁する。
されているように、酸素イオンをバルク・シリコンに注
入して、その中に酸化物層を形成する。次に注入物を２
時間アニールして、シリコンの埋込み酸化物の上にある
部分を単結晶シリコンにする０次にこの単結晶層上に様
々な半導体デバイスを形成する。下にある埋込み酸化物
が、隣接する各デバイスを絶縁する。
さらに最近、シリコン・オン・インシュレータ構造を形
成する特定の方法が開発された。この方法では、２つの
シリコン基板を互いに接着し、一方の基板の少くとも一
部分を除去する。この方法の例が、′応用物理学レター
”（Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ”
） 、第４３巻第３号、１９８３年８月１日に、所載
のＭ、木材等の論文″絶縁基板上に単結晶Ｓｉフィルム
を製造するためのエピタキシャル・フィルム転移法″（
“Ｅｐｉｔａｘｉａｌ ＦｉｌｍＴｒａｎｓｆｅｒ Ｔ
ｅｃｈｎｉｑｕｅ ｆｏｒ Ｐｒｏｄｕｃｉｎｇ Ｓｉ
ｎｇｌｅＣｒｙｓｔａｌ Ｓｉ Ｆｉｌｍ ｏｎ ａｎ
Ｉｎｓｕｌａｔｉｎｇ ５ｕｂｓｔｒａｔａ” ）に
開示されている。この論文に記載されているように、第
１のＰ十基板上にＰ・エピタキシャル層を成長させる。
成する特定の方法が開発された。この方法では、２つの
シリコン基板を互いに接着し、一方の基板の少くとも一
部分を除去する。この方法の例が、′応用物理学レター
”（Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒｓ”
） 、第４３巻第３号、１９８３年８月１日に、所載
のＭ、木材等の論文″絶縁基板上に単結晶Ｓｉフィルム
を製造するためのエピタキシャル・フィルム転移法″（
“Ｅｐｉｔａｘｉａｌ ＦｉｌｍＴｒａｎｓｆｅｒ Ｔ
ｅｃｈｎｉｑｕｅ ｆｏｒ Ｐｒｏｄｕｃｉｎｇ Ｓｉ
ｎｇｌｅＣｒｙｓｔａｌ Ｓｉ Ｆｉｌｍ ｏｎ ａｎ
Ｉｎｓｕｌａｔｉｎｇ ５ｕｂｓｔｒａｔａ” ）に
開示されている。この論文に記載されているように、第
１のＰ十基板上にＰ・エピタキシャル層を成長させる。
第２の基板上には酸化物層を成長させる。次に両方の基
板を一ガラスで被覆し、このガラス層を使って、２つの
基板を接着する。さらに具体的にいうと、２つの基板の
ガラス層を押しつけて、約９３０℃に加熱する。基板が
接着した後、エピタキシャル層を接着されたガラス層上
に残して、エピタキシャル層のある基板を除去する。
板を一ガラスで被覆し、このガラス層を使って、２つの
基板を接着する。さらに具体的にいうと、２つの基板の
ガラス層を押しつけて、約９３０℃に加熱する。基板が
接着した後、エピタキシャル層を接着されたガラス層上
に残して、エピタキシャル層のある基板を除去する。
ガラス層が絶縁をもたらす。”ＩＢＭテクニカル・ディ
スクロジャ・ブリティン”第１９巻、第９号、１９７７
年２月、Ｐ、３４０５−３４０６に所載の“シリコン・
ウェハの融着” （“Ｆｕｓｉｎｇ ｏｆ ５ｉ１ｉｃ
ｏｎ Ｗａｆｅｒｓ” ）と題するブロック（Ｂｒｏｃ
ｋ）等の論文も参照のこと。この論文には、′各つェハ
上に二酸化シリコン層を形成し、次に二酸化シリコン層
を互いに突き合力せで、好ましくは水蒸気雰囲気中で温
度約１０５０”Ｃで約半時間加熱することによって、ウ
ェハをうまく融着することができる”と述べられている
。
スクロジャ・ブリティン”第１９巻、第９号、１９７７
年２月、Ｐ、３４０５−３４０６に所載の“シリコン・
ウェハの融着” （“Ｆｕｓｉｎｇ ｏｆ ５ｉ１ｉｃ
ｏｎ Ｗａｆｅｒｓ” ）と題するブロック（Ｂｒｏｃ
ｋ）等の論文も参照のこと。この論文には、′各つェハ
上に二酸化シリコン層を形成し、次に二酸化シリコン層
を互いに突き合力せで、好ましくは水蒸気雰囲気中で温
度約１０５０”Ｃで約半時間加熱することによって、ウ
ェハをうまく融着することができる”と述べられている
。
米国特許第４１４２９２５号（７９年３月３日キング（
Ｋｉｎｇ）等に授与）には、エピタキシャル層と絶縁層
と研磨シリコン層を含む構造の作成方法が開示されてい
る。この特許の正面図に示されているように、エピタキ
シャル層をｎ＋シリコン基板上に成長させる。エピタキ
シャル層上に５ｉ０２層上を成長させ、絶縁層をポリシ
リコン支持層で被覆する。次にｎ＋シリコン基板を除去
すると、５ｉ０２層の載ったエピタキシャル層が残る。
Ｋｉｎｇ）等に授与）には、エピタキシャル層と絶縁層
と研磨シリコン層を含む構造の作成方法が開示されてい
る。この特許の正面図に示されているように、エピタキ
シャル層をｎ＋シリコン基板上に成長させる。エピタキ
シャル層上に５ｉ０２層上を成長させ、絶縁層をポリシ
リコン支持層で被覆する。次にｎ＋シリコン基板を除去
すると、５ｉ０２層の載ったエピタキシャル層が残る。
下にあるエピタキシャル層を除去せずにシリコン基板を
除去するステップは、この２層のドーピング濃度または
導電性の種類が異なる場合にやりやすくなることがわか
っている。たとえば、基板がＰ十型でエピタキシャル層
がＰ−型またはｎ型の場合、フッ化水素酸、硝酸、酢酸
の１：３：８溶液（“ＨＭＡ”）でエッチすると、基板
を除去できる。
除去するステップは、この２層のドーピング濃度または
導電性の種類が異なる場合にやりやすくなることがわか
っている。たとえば、基板がＰ十型でエピタキシャル層
がＰ−型またはｎ型の場合、フッ化水素酸、硝酸、酢酸
の１：３：８溶液（“ＨＭＡ”）でエッチすると、基板
を除去できる。
上記の方法に伴う問題点はＨＭＡ酸がＰ＋／Ｐ−接合ま
たはＰ 十／ ｎ接合までエッチするが、それがこの２
層の実際の物理的界面とは一致しないことである。たと
えば、Ｐ十基板上に最終厚さ２００ｎｍ （ナノメート
ル）のｎエピタキシャル層を形成するには、厚さ１００
０〜１２００ｒｖ＋のエピタキシャル層を付着させなけ
ればならない。これは、ホウ素が基板からエピタキシャ
ル層に拡散するため、Ｐ ＋ ／ ｎ接合が実際には基
板とエピタキシャル層の物理的界面より約８００〜１０
００止上の所にできるためである。
たはＰ 十／ ｎ接合までエッチするが、それがこの２
層の実際の物理的界面とは一致しないことである。たと
えば、Ｐ十基板上に最終厚さ２００ｎｍ （ナノメート
ル）のｎエピタキシャル層を形成するには、厚さ１００
０〜１２００ｒｖ＋のエピタキシャル層を付着させなけ
ればならない。これは、ホウ素が基板からエピタキシャ
ル層に拡散するため、Ｐ ＋ ／ ｎ接合が実際には基
板とエピタキシャル層の物理的界面より約８００〜１０
００止上の所にできるためである。
１１０００−１２００ｎのエピタキシャル層を形成する
と、別の問題が出てくる。典型的な場合、ｎｍの範囲で
作業するとき、工業的に使用されている付着ツールは、
士約５％の濃差で層を付着することができる。すなわち
１元のエピタキシャル層の厚さが１０００ｒ＋ｍの場合
、最終的に得られる（Ｐ子基板除去後の）エピタキシャ
ル層の厚さは約２５０±５０ｎｍになる。エピタキシャ
ル層のドーパント濃度が充分に低い場合、その後にエピ
タキシャル層上で形成されるＦＥＴのチャネルの空乏域
が、層の最下部まで伸びることになる。したがって、こ
れらのＦＥＴの閾値電圧は、少くとも部分的にはエピタ
キシャル層の厚さによって決まり、その結果、上記の厚
さの変動がＦＥＴの閾値電圧の好ましくない変動をもた
らす恐れがある。
と、別の問題が出てくる。典型的な場合、ｎｍの範囲で
作業するとき、工業的に使用されている付着ツールは、
士約５％の濃差で層を付着することができる。すなわち
１元のエピタキシャル層の厚さが１０００ｒ＋ｍの場合
、最終的に得られる（Ｐ子基板除去後の）エピタキシャ
ル層の厚さは約２５０±５０ｎｍになる。エピタキシャ
ル層のドーパント濃度が充分に低い場合、その後にエピ
タキシャル層上で形成されるＦＥＴのチャネルの空乏域
が、層の最下部まで伸びることになる。したがって、こ
れらのＦＥＴの閾値電圧は、少くとも部分的にはエピタ
キシャル層の厚さによって決まり、その結果、上記の厚
さの変動がＦＥＴの閾値電圧の好ましくない変動をもた
らす恐れがある。
明らかに、始めに付着したエピタキシャル層の厚さが増
すにつれて、結果として生じる厚さの変動も増大する。
すにつれて、結果として生じる厚さの変動も増大する。
たとえば、エピタキシャル層の最初の厚さが
２５００ｎｍの場合、その最終厚さは約２５０±１５０
ｎｍとなる。
ｎｍとなる。
したがって、改良されたシリコン・オン・インシュレー
タ層の製造方法を提供することが、本発明の一目的であ
る。
タ層の製造方法を提供することが、本発明の一目的であ
る。
本発明の第２の目的は、最終的に得られるシリコン層の
厚さがほぼ均一となる、シリコン・オン・インシュレー
タ層の製造方法を提供することである。
厚さがほぼ均一となる、シリコン・オン・インシュレー
タ層の製造方法を提供することである。
本発明の第３の目的は、最終的シリコン層のエツチング
をより精密に制御できる、改良されたシリコン・オン・
インシュレータ層の製造方法を提供することである。
をより精密に制御できる、改良されたシリコン・オン・
インシュレータ層の製造方法を提供することである。
本発明の上記およびその他の目的は、厚さが均一な比較
的薄いシリコン・オン・インシュレータ構造を形成する
方法によって達成される。シリコン基板上に薄いエピタ
キシャル層を形成した後、エピタキシャル層にイオンを
注入して、その中に薄い埋込みエッチ・ストップ層を形
成する。この埋込み層は、エピタキシャル層とはエッチ
特性が異なる。エピタキシャル層を機械的基板に接着し
た後、シリコン基板と、エピタキシャル層の埋込み層の
上にある部分を除去する。
的薄いシリコン・オン・インシュレータ構造を形成する
方法によって達成される。シリコン基板上に薄いエピタ
キシャル層を形成した後、エピタキシャル層にイオンを
注入して、その中に薄い埋込みエッチ・ストップ層を形
成する。この埋込み層は、エピタキシャル層とはエッチ
特性が異なる。エピタキシャル層を機械的基板に接着し
た後、シリコン基板と、エピタキシャル層の埋込み層の
上にある部分を除去する。
次に、埋込み層を著しく侵食しないエッチャントで、埋
込み層の上の残りのエピタキシャル層を除去する。次に
埋込層を除去する。
込み層の上の残りのエピタキシャル層を除去する。次に
埋込層を除去する。
残ったエピタキシャル層は、厚さがほぼ均一である。こ
れは、埋込み層が均一なためであり、埋込み層が均一に
なるのは、イオン注入中に得られるイオン濃度が均一な
ためである。
れは、埋込み層が均一なためであり、埋込み層が均一に
なるのは、イオン注入中に得られるイオン濃度が均一な
ためである。
第１図に示すように、ｏ、ｏｏｓオーム／国のＰ＋また
はＮ＋シリコン・ウェハ１０上に、ｎ−エピタキシャル
層１２を形成するａＳｉＨ，ＣＱ、、ＳｉＨ，，５ｉＣ
ｎ、またはＳ ｉ ＨＣＩＩ ｓなど通常のデポジット
・ガスを使って、エピタキシャル層１２を成長させる６
好ましくは、ＳｉＨオＣＱ２を１０５０−１０８０℃で
使用する。得られるエピタキシャル層は、比較的厚い（
たとえば２５００ＩＩｍ）、これは、エビシャル層の最
初の厚さが、下記により詳しく説明するように、シリコ
ン・オン・インシュレータ構造の最終厚さに対して最小
になるようにするためである。ウェハ即ち基板１ｏのド
ーパント濃度は６Ｘ１０”イオン／ａｉ！以上にすべき
であることに注意すること。Ｉ Ｘ １０”が典型的な
選択である。この基板をＨＮＡ中でエッチするには、こ
のような濃度が必要である。基板１０上にエピタキシャ
ル層１２を形成するとき、ホウ素が基板から拡散して、
その結果エピタキシャル層１２の内部にＰ ＋ ／ ｎ
−に接合が確立される。
はＮ＋シリコン・ウェハ１０上に、ｎ−エピタキシャル
層１２を形成するａＳｉＨ，ＣＱ、、ＳｉＨ，，５ｉＣ
ｎ、またはＳ ｉ ＨＣＩＩ ｓなど通常のデポジット
・ガスを使って、エピタキシャル層１２を成長させる６
好ましくは、ＳｉＨオＣＱ２を１０５０−１０８０℃で
使用する。得られるエピタキシャル層は、比較的厚い（
たとえば２５００ＩＩｍ）、これは、エビシャル層の最
初の厚さが、下記により詳しく説明するように、シリコ
ン・オン・インシュレータ構造の最終厚さに対して最小
になるようにするためである。ウェハ即ち基板１ｏのド
ーパント濃度は６Ｘ１０”イオン／ａｉ！以上にすべき
であることに注意すること。Ｉ Ｘ １０”が典型的な
選択である。この基板をＨＮＡ中でエッチするには、こ
のような濃度が必要である。基板１０上にエピタキシャ
ル層１２を形成するとき、ホウ素が基板から拡散して、
その結果エピタキシャル層１２の内部にＰ ＋ ／ ｎ
−に接合が確立される。
ホウ素原子はエピタキシャル層中に浸透して、物理的エ
ピタキシャル層−基板界面より約４００−８００ｎｍ上
方に接合を形成する。
ピタキシャル層−基板界面より約４００−８００ｎｍ上
方に接合を形成する。
次に、エピタキシャル層に内部に埋込みエッチ・ストッ
プ層として働らく埋込層１４を形成して、エピタキシャ
ル層１２を埋込層１４の上側の第１の部分１２Ａとエッ
チ・ストップ１４の下側にある第２の部分１２Ｂに分離
する。一般に、埋込層み１４は、エピタキシャル層１２
とエッチ特性がはっきり異なるどんなエレメントから構
成することもできる。たとえば、基板を約５００℃に加
熱して酸素イオ：／を１Ｘ１０” 〜ｌＸｌ０”Ｏ＋イ
オン／ｄの濃度で１６０ＫｅＶで基板に注入して、埋込
み層１４を形成することができる。エピタキシャル層１
２の埋込まれるイオンの上側の部分１２Ａの損傷を最小
限に抑えるため、イオン注入中に基板を加熱する。酸素
イオンが注入されると。
プ層として働らく埋込層１４を形成して、エピタキシャ
ル層１２を埋込層１４の上側の第１の部分１２Ａとエッ
チ・ストップ１４の下側にある第２の部分１２Ｂに分離
する。一般に、埋込層み１４は、エピタキシャル層１２
とエッチ特性がはっきり異なるどんなエレメントから構
成することもできる。たとえば、基板を約５００℃に加
熱して酸素イオ：／を１Ｘ１０” 〜ｌＸｌ０”Ｏ＋イ
オン／ｄの濃度で１６０ＫｅＶで基板に注入して、埋込
み層１４を形成することができる。エピタキシャル層１
２の埋込まれるイオンの上側の部分１２Ａの損傷を最小
限に抑えるため、イオン注入中に基板を加熱する。酸素
イオンが注入されると。
二酸化シリコンの埋込み層が形成される。窒素シリコン
の埋込み層を形成できることに注意すること。さらに、
炭素イオンを注入すると、炭化シリコンの埋込み層が形
成できる。使用濃度は、エッチ、ストップの“有効性”
を決める１つのファクタである。具体的にいうと、使用
濃度が高くなるほど、エッチ・ストップはそれだけ有効
になり、したがって次のエツチングの際に得られるエピ
タキシャル層が平面状になる。この特徴については、後
でさらに詳しく説明する。使用濃度が高くなるにつれて
、領域１２Ａの欠陥なしに残る部分がより薄くなる。４
Ｘ１０”およびＩ Ｘ １０”イオン／ｄの濃度で良好
な結果が得られた。後者がより好ましい。最後に、注入
エネルギーも、エピタキシャル層に内部でのイオンの位
置に影響を及ぼす。
の埋込み層を形成できることに注意すること。さらに、
炭素イオンを注入すると、炭化シリコンの埋込み層が形
成できる。使用濃度は、エッチ、ストップの“有効性”
を決める１つのファクタである。具体的にいうと、使用
濃度が高くなるほど、エッチ・ストップはそれだけ有効
になり、したがって次のエツチングの際に得られるエピ
タキシャル層が平面状になる。この特徴については、後
でさらに詳しく説明する。使用濃度が高くなるにつれて
、領域１２Ａの欠陥なしに残る部分がより薄くなる。４
Ｘ１０”およびＩ Ｘ １０”イオン／ｄの濃度で良好
な結果が得られた。後者がより好ましい。最後に、注入
エネルギーも、エピタキシャル層に内部でのイオンの位
置に影響を及ぼす。
一般に８０ＫｅＶ以上の注入エネルギーが使用できる。
（１６０ＫｅＶが好ましい）。
埋込み層１４は、イオン注入によって形成されるので、
注入エネルギーの偏差が最小であるため、厚さがほぼ均
一になる。さらに１層１４は比較的平面状である（すな
わち、層１４の上面がエピタキシャル層の露出表面の下
にウェハ全体で同じ深さの所に埋め込まれる）。
注入エネルギーの偏差が最小であるため、厚さがほぼ均
一になる。さらに１層１４は比較的平面状である（すな
わち、層１４の上面がエピタキシャル層の露出表面の下
にウェハ全体で同じ深さの所に埋め込まれる）。
周知の多数の接着方法のどれを使っても、基板１０を゛
′機械的” （すなわち、物理支持）ウェハ１００に接
着できる。第２図に示す良好な接着方法では、エピタキ
シャル層の部分１２Ａに二酸化シリコン層１６Ａを成長
させる。この酸化物層１６Ａの厚さは、約１０−２００
ＯＡの範囲で選べる。
′機械的” （すなわち、物理支持）ウェハ１００に接
着できる。第２図に示す良好な接着方法では、エピタキ
シャル層の部分１２Ａに二酸化シリコン層１６Ａを成長
させる。この酸化物層１６Ａの厚さは、約１０−２００
ＯＡの範囲で選べる。
上限は酸化物の成長中に消費されるエピタキシャル層の
部分１２Ａの量である。好ましくは、二酸化シリコン層
１６Ａは厚さ１５．ＯＡで、酸素雰囲気中で約８００℃
で成長させる。別法としてエピタキシャル層の部分に１
２Ａ上にＳ ｉ Ｏ，を熱分解によって付着し、シリコ
ンの消費をなくすことができる。どちらかの場合でも、
次に水蒸気雰囲気中で接触させ、７００−１２００℃（
好ましくは９００℃）の温度に約５０分加熱して、酸化
物層１６Ａを機械的ウェハ１００に接着する。
部分１２Ａの量である。好ましくは、二酸化シリコン層
１６Ａは厚さ１５．ＯＡで、酸素雰囲気中で約８００℃
で成長させる。別法としてエピタキシャル層の部分に１
２Ａ上にＳ ｉ Ｏ，を熱分解によって付着し、シリコ
ンの消費をなくすことができる。どちらかの場合でも、
次に水蒸気雰囲気中で接触させ、７００−１２００℃（
好ましくは９００℃）の温度に約５０分加熱して、酸化
物層１６Ａを機械的ウェハ１００に接着する。
第３図に示すもう一つの接着方法では、接着の前に機械
的基板１００上に、任意の厚さくたとえば２００００Ａ
まで）の酸化物層１６Ｂを成長させる。こうして酸化物
層１６Ａと１−６Ｂを接着して、非常に厚い酸化物層を
形成する。かかる薄い酸化物層は、高圧用に有利となる
ことがある。
的基板１００上に、任意の厚さくたとえば２００００Ａ
まで）の酸化物層１６Ｂを成長させる。こうして酸化物
層１６Ａと１−６Ｂを接着して、非常に厚い酸化物層を
形成する。かかる薄い酸化物層は、高圧用に有利となる
ことがある。
第４図に示す第３の接着方法では、二酸化シリコンの代
りに、ホウケイ酸ガラス（Ｂ Ｓ Ｇ）やホウリンケイ
酸ガラス（ＢＰＳＧ）層などのリフロー・ガラスを使う
。エピタキシャル層の部分１２Ａ上にガラスを付着する
際、まず厚さ５０〜１０００Ａ（典型的な場合２００Ａ
）の窒化シリコン層２０を付着することが望ましい。窒
化物は、次の高温加工の間に不純物がガラスからエピタ
キシャル層部分１２Ａに拡散するのを防止する。接着す
る際、接着温度はガラス転移温度より高くなければなら
ないことに注意すること。たとえば、厚さ０．４μｍの
４：４：９２ ＢＰＳＧ層を使う場合、水蒸気雰囲気
中で＠９００℃で接着を行なう。
りに、ホウケイ酸ガラス（Ｂ Ｓ Ｇ）やホウリンケイ
酸ガラス（ＢＰＳＧ）層などのリフロー・ガラスを使う
。エピタキシャル層の部分１２Ａ上にガラスを付着する
際、まず厚さ５０〜１０００Ａ（典型的な場合２００Ａ
）の窒化シリコン層２０を付着することが望ましい。窒
化物は、次の高温加工の間に不純物がガラスからエピタ
キシャル層部分１２Ａに拡散するのを防止する。接着す
る際、接着温度はガラス転移温度より高くなければなら
ないことに注意すること。たとえば、厚さ０．４μｍの
４：４：９２ ＢＰＳＧ層を使う場合、水蒸気雰囲気
中で＠９００℃で接着を行なう。
別法として、機械的基板１００上にリフロー・ガラス層
を形成することもできる。
を形成することもできる。
上記の何れかの接着操作の後、Ｐ子基板１０を除去して
エピタキシャル層部分１２Ｂを露出する。
エピタキシャル層部分１２Ｂを露出する。
その結果得られる構造を第５図に示す。除去方法の一つ
は、基板１０の大部分をグラインドまたはラップ（ある
いはその他の方法で機械的に除去）し、表面を機械方法
で研摩してすり傷を除去し、次に基板１０の残りの部分
を少量の過酸化水素を加えたフッ化水素酸、硝酸、中で
エッチする。ＨＮＡエッチャントは、残りの基板１０、
ならびに基板１０からエピタキシャル層１２へのホウ素
の拡散によって生成されたｎ−エピタキシャル層／Ｐ十
基板接合の上側のエピタキシャル部分１２Ｂの領域を除
去する。ＨＭＡを超音波で撹拌することにより、エツチ
ング副生成物をより効率的に除去して、エツチングの選
択性を高めることができる。
は、基板１０の大部分をグラインドまたはラップ（ある
いはその他の方法で機械的に除去）し、表面を機械方法
で研摩してすり傷を除去し、次に基板１０の残りの部分
を少量の過酸化水素を加えたフッ化水素酸、硝酸、中で
エッチする。ＨＮＡエッチャントは、残りの基板１０、
ならびに基板１０からエピタキシャル層１２へのホウ素
の拡散によって生成されたｎ−エピタキシャル層／Ｐ十
基板接合の上側のエピタキシャル部分１２Ｂの領域を除
去する。ＨＭＡを超音波で撹拌することにより、エツチ
ング副生成物をより効率的に除去して、エツチングの選
択性を高めることができる。
（すなわち、Ｐ＋／ｎ−接合の所でエツチングが止まる
）。エピタキシャル層１２の出発厚さ２５００ｎｍ、酸
化物層１６Ａの出発厚さ４５０Ａの場合、ＨＮＡエツチ
ング後の層１２Ａ、１２Ｂ、１４の合計厚さは典型的な
場合２２００±２００ｎｍとなる。
）。エピタキシャル層１２の出発厚さ２５００ｎｍ、酸
化物層１６Ａの出発厚さ４５０Ａの場合、ＨＮＡエツチ
ング後の層１２Ａ、１２Ｂ、１４の合計厚さは典型的な
場合２２００±２００ｎｍとなる。
全加工時間を減らすため、まず基板１ｏを機械的方法で
除去する。すなわち、第一の除去方法の一方法は、開方
の基板の露出表面を熱二酸化シリコン層で被覆し、フッ
化水素酸などのエッチャントを使ってこの熱二酸化シリ
コン層を基板１０から除去する。次に、シリコンー二酸
化シリコンのエッチ速度比が大きなエッチャントを使っ
て、基板１ｏを除去する。かかるエッチャントの一例は
、エチレンシアミン ピロカテコール（Ｆ Ｄ Ｐ）で
ある、すなわち１機械的基板１００の一番上にある酸化
物層が基板１０のＦＤＰエツチング中、機械的基板１０
０を保護し、したがらて、機械的除去ステップが必要と
なる。
除去する。すなわち、第一の除去方法の一方法は、開方
の基板の露出表面を熱二酸化シリコン層で被覆し、フッ
化水素酸などのエッチャントを使ってこの熱二酸化シリ
コン層を基板１０から除去する。次に、シリコンー二酸
化シリコンのエッチ速度比が大きなエッチャントを使っ
て、基板１ｏを除去する。かかるエッチャントの一例は
、エチレンシアミン ピロカテコール（Ｆ Ｄ Ｐ）で
ある、すなわち１機械的基板１００の一番上にある酸化
物層が基板１０のＦＤＰエツチング中、機械的基板１０
０を保護し、したがらて、機械的除去ステップが必要と
なる。
次にシリコンー二酸化シリコン（またはエッチストップ
が窒化シリコンの場合は、シリコン−窒化シリコン）の
選択性が大きなエッチャントを使って、エピタキシャル
層１３Ｂの残りの部分を除去する。好ましくは、このエ
ツチングは、エチレンピペリジンピロカテコール（Ｅ
Ｐ Ｐ）を使って７０〜１３０℃で実施する。本発明者
等は、ＥＰＰを使うて、埋込み酸化物層１４の酸素イオ
ン濃度がｌＸｌ０１フイオン／ｄで６ミクロンのエッチ
・ストップ゛′有効度″を実現できることを決定した。
が窒化シリコンの場合は、シリコン−窒化シリコン）の
選択性が大きなエッチャントを使って、エピタキシャル
層１３Ｂの残りの部分を除去する。好ましくは、このエ
ツチングは、エチレンピペリジンピロカテコール（Ｅ
Ｐ Ｐ）を使って７０〜１３０℃で実施する。本発明者
等は、ＥＰＰを使うて、埋込み酸化物層１４の酸素イオ
ン濃度がｌＸｌ０１フイオン／ｄで６ミクロンのエッチ
・ストップ゛′有効度″を実現できることを決定した。
エッチ・ストップ″有効度″は、次のように説明できる
。ここで、ＨＭＡエツチングの後に、エピタキシャル層
の部分１２Ａの残った領域の厚さが、６ミクロンまでの
様々な値をとると仮定する。ＥＰＰエツチングが完了す
ると、この厚さのばらつきがなくなり、エッチ・ストッ
プ層１４の厚さが均一になる。この平面度の改良は、本
発明のように注入エッチ・ストップを使うことのもう一
つの利点である。
。ここで、ＨＭＡエツチングの後に、エピタキシャル層
の部分１２Ａの残った領域の厚さが、６ミクロンまでの
様々な値をとると仮定する。ＥＰＰエツチングが完了す
ると、この厚さのばらつきがなくなり、エッチ・ストッ
プ層１４の厚さが均一になる。この平面度の改良は、本
発明のように注入エッチ・ストップを使うことのもう一
つの利点である。
エピタキシャル層の部分１２Ｂを除去するために、他の
エッチャントを使うこともできる。かかるエッチャント
の一つは、３５〜５０℃に加熱した３モルの水酸化カリ
ウム（ＫＯＨ）である。しかし、試験の結果、このエッ
チャントを使うと、酸素イオン濃度がｌＸｌ０” イオ
ン／ｄの酸化物の有効度が１ミクロンにしかならないこ
とがわかった。したがって、ＫＯＨよりもＥＰＰ （エ
レンジアミン ピロカテコールなどそれと類似のエッチ
ャント）の方が好ましく、上記のようなドーパント酸素
（または窒素）イオン濃度が得られる。
エッチャントを使うこともできる。かかるエッチャント
の一つは、３５〜５０℃に加熱した３モルの水酸化カリ
ウム（ＫＯＨ）である。しかし、試験の結果、このエッ
チャントを使うと、酸素イオン濃度がｌＸｌ０” イオ
ン／ｄの酸化物の有効度が１ミクロンにしかならないこ
とがわかった。したがって、ＫＯＨよりもＥＰＰ （エ
レンジアミン ピロカテコールなどそれと類似のエッチ
ャント）の方が好ましく、上記のようなドーパント酸素
（または窒素）イオン濃度が得られる。
次に、エッチ・ストップ１４を除去する。二酸化シリコ
ン−シリコンのエッチ速度比が大きいエッチャントなら
、何でも使うことができる。別法として、ＣＦ、＋０２
プラズマなどの非選択性エッチャント中でこの層を除去
することもできる。
ン−シリコンのエッチ速度比が大きいエッチャントなら
、何でも使うことができる。別法として、ＣＦ、＋０２
プラズマなどの非選択性エッチャント中でこの層を除去
することもできる。
最終構造を第６図に示す。エピタキシャル層１２の残り
の部分はほぼ平面状であり、したがって厚さがほぼ均一
である。前述のように、これは埋込みエッチ・ストップ
層を形成するためのイオン注入中に酸素イオンが均一に
分布するためである。
の部分はほぼ平面状であり、したがって厚さがほぼ均一
である。前述のように、これは埋込みエッチ・ストップ
層を形成するためのイオン注入中に酸素イオンが均一に
分布するためである。
１２Ａの厚さをさらに減らしたい場合は、酸化の後でＢ
ＨＦ中でエッチするとよい。測定によればエピタキシャ
ル層１２の残りの部分の厚さは約３５０±４ｎｍであり
、前述の先行技術の方法を使ってエピタキシャル層の初
期厚さ２５００ｎｍの場合に実現できる２５０＋１５０
ｎｎ＋よりもずっと改良されている。必要ならば、残り
のエピタキシャル層を酸化してエッチし、または直接エ
ッチして、エッチ・ストップ１４から上に残った酸化物
を除去することができる。
ＨＦ中でエッチするとよい。測定によればエピタキシャ
ル層１２の残りの部分の厚さは約３５０±４ｎｍであり
、前述の先行技術の方法を使ってエピタキシャル層の初
期厚さ２５００ｎｍの場合に実現できる２５０＋１５０
ｎｎ＋よりもずっと改良されている。必要ならば、残り
のエピタキシャル層を酸化してエッチし、または直接エ
ッチして、エッチ・ストップ１４から上に残った酸化物
を除去することができる。
本発明のもう一つの実施例は、エピタキシャル層にホウ
素イオンを注入してエッチ・ストップ１４を形成する方
法である。上記の第１の実施例の場合と同様に、Ｐ十基
板上にｎ−エピタキシャル層を形成する。ホウ素注入前
に、注入後の熱処理を最小限にするため、エピタキシャ
ル層上に酸化物層（典型的な場合厚さ５００ｎｍ）を成
長させる。次に２．ＯＭｅＶで６ Ｘ １０１４イオン
／ｄのイオン濃度のホウ素イオンを酸化物層を通して注
入し、埋込みホウ素エッチ・ストップ層を形成する。
素イオンを注入してエッチ・ストップ１４を形成する方
法である。上記の第１の実施例の場合と同様に、Ｐ十基
板上にｎ−エピタキシャル層を形成する。ホウ素注入前
に、注入後の熱処理を最小限にするため、エピタキシャ
ル層上に酸化物層（典型的な場合厚さ５００ｎｍ）を成
長させる。次に２．ＯＭｅＶで６ Ｘ １０１４イオン
／ｄのイオン濃度のホウ素イオンを酸化物層を通して注
入し、埋込みホウ素エッチ・ストップ層を形成する。
次に機械的基板を酸化物に接着し、第１の実施例の場合
と同様に、超音波で撹拌したＨＭＡ中で第１の基板を除
去する。次に、３モルＫＯＨ中で。
と同様に、超音波で撹拌したＨＭＡ中で第１の基板を除
去する。次に、３モルＫＯＨ中で。
約５０℃でエピタキシャル層を、注入されたエッチ・ス
トップ中のホウ素濃度がピーク値に達するまで、エッチ
する。最後にＨＭＡを使ってエッチ・ストップの残りの
部分を除去する。すなわち、ピーク・ホウ素濃度は、Ｈ
ＭＡエツチングを開始するのに必要な濃度（すなわち４
Ｘ １０”イオン／ａ＃）よりも高いので、ＨＭＡエ
ツチングが開始できる。ＨＭＡエツチングが一度開始さ
れると、ホウ素濃度以下に下がっても、エッチ・ストッ
プの残りの部分を除去し続けることができる。第２のエ
ッチ・ストップの熱成長酸化物からの距離は、イオン注
入によって形成され、したがってほぼ均一であることに
注意すること。
トップ中のホウ素濃度がピーク値に達するまで、エッチ
する。最後にＨＭＡを使ってエッチ・ストップの残りの
部分を除去する。すなわち、ピーク・ホウ素濃度は、Ｈ
ＭＡエツチングを開始するのに必要な濃度（すなわち４
Ｘ １０”イオン／ａ＃）よりも高いので、ＨＭＡエ
ツチングが開始できる。ＨＭＡエツチングが一度開始さ
れると、ホウ素濃度以下に下がっても、エッチ・ストッ
プの残りの部分を除去し続けることができる。第２のエ
ッチ・ストップの熱成長酸化物からの距離は、イオン注
入によって形成され、したがってほぼ均一であることに
注意すること。
本発明の上記のどちらかの実施例でも、インシュレータ
の上に薄い厚さが均一なシリコン層ができる。この層の
最終厚さは、最初に成長させたエピタキシャル層の厚さ
とは無関係である。
の上に薄い厚さが均一なシリコン層ができる。この層の
最終厚さは、最初に成長させたエピタキシャル層の厚さ
とは無関係である。
第１図は、エピタキシャル層と埋込みエッチ・ストップ
層を備えたシリコン基板の断面図である。 第２図は、第１の接着技術を使って機械的支持基板に接
着された、第１図の基板の断面図である。 第３図は、第２の接着技術を使って機械的支持基板に接
着された、第１図の基板の断面図である。 ゛ 第４図は、第３の接着技術を使って機械的支持基板
に接着された、第１図の基板の断面図である。 第５図は、第１の基板を除去した、機械的支持基板の断
面図である。 第６図は、エピタキシャル層と埋込みエッチ・ストップ
層は上側部分を除去した後、第５図に示す第２の基板の
断面図である。 １ｏ・・・・シリコン・基板、１２・
・・・エピタキシャル層、１４・・・・埋込層、１６・
・・・二酸化シリコン層、１００・・・・基板。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 岡 １） 次 生（外１名） 第１図 第２図 第３図 第４図
層を備えたシリコン基板の断面図である。 第２図は、第１の接着技術を使って機械的支持基板に接
着された、第１図の基板の断面図である。 第３図は、第２の接着技術を使って機械的支持基板に接
着された、第１図の基板の断面図である。 ゛ 第４図は、第３の接着技術を使って機械的支持基板
に接着された、第１図の基板の断面図である。 第５図は、第１の基板を除去した、機械的支持基板の断
面図である。 第６図は、エピタキシャル層と埋込みエッチ・ストップ
層は上側部分を除去した後、第５図に示す第２の基板の
断面図である。 １ｏ・・・・シリコン・基板、１２・
・・・エピタキシャル層、１４・・・・埋込層、１６・
・・・二酸化シリコン層、１００・・・・基板。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人 弁理士 岡 １） 次 生（外１名） 第１図 第２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 半導体構造を後からその上に形成できる、厚さがほぼ一
様な薄い半導体層を形成する方法において、シリコン基
板上にシリコン層を形成し、上記シリコン層とはエッチ
ング特性が異なる埋込み層を形成するために上記シリコ
ン層にイオンを注入し、 上記シリコン層を機械的基板に接着し、 上記シリコン基板、並びに上記シリコン層のうち上記シ
リコン基板及び上記埋込み層の間の部分を除去し、上記
シリコン層の下側の部分を除去することなく上記埋込み
層を除去することを特徴とする絶縁物上にシリコンを有
する半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/747,746 US4601779A (en) | 1985-06-24 | 1985-06-24 | Method of producing a thin silicon-on-insulator layer |
| US747746 | 2003-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61296709A true JPS61296709A (ja) | 1986-12-27 |
| JPH0834174B2 JPH0834174B2 (ja) | 1996-03-29 |
Family
ID=25006451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61140396A Expired - Fee Related JPH0834174B2 (ja) | 1985-06-24 | 1986-06-18 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4601779A (ja) |
| EP (1) | EP0207272B1 (ja) |
| JP (1) | JPH0834174B2 (ja) |
| CA (1) | CA1218762A (ja) |
| DE (1) | DE3686453T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0341719A (ja) * | 1989-07-10 | 1991-02-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の製造方法 |
| JP2007311607A (ja) * | 2006-05-19 | 2007-11-29 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009295652A (ja) * | 2008-06-03 | 2009-12-17 | Sumco Corp | 貼り合わせウェーハの製造方法 |
Families Citing this family (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276645A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 複合半導体結晶体構造 |
| US4952446A (en) * | 1986-02-10 | 1990-08-28 | Cornell Research Foundation, Inc. | Ultra-thin semiconductor membranes |
| US4946735A (en) * | 1986-02-10 | 1990-08-07 | Cornell Research Foundation, Inc. | Ultra-thin semiconductor membranes |
| JPS62224687A (ja) * | 1986-03-25 | 1987-10-02 | Anelva Corp | エツチング方法 |
| WO1987006060A1 (en) * | 1986-03-28 | 1987-10-08 | Fairchild Semiconductor Corporation | Method for joining two or more wafers and the resulting structure |
| US4908094A (en) * | 1986-04-14 | 1990-03-13 | International Business Machines Corporation | Method for laminating organic materials via surface modification |
| US4715941A (en) * | 1986-04-14 | 1987-12-29 | International Business Machines Corporation | Surface modification of organic materials to improve adhesion |
| US4829018A (en) * | 1986-06-27 | 1989-05-09 | Wahlstrom Sven E | Multilevel integrated circuits employing fused oxide layers |
| US4758368A (en) * | 1986-07-21 | 1988-07-19 | Motorola Inc. | Method for etching silicon wafers using a potassium hydroxide and water etching solution |
| US4735679A (en) * | 1987-03-30 | 1988-04-05 | International Business Machines Corporation | Method of improving silicon-on-insulator uniformity |
| US4771016A (en) * | 1987-04-24 | 1988-09-13 | Harris Corporation | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor |
| US4851078A (en) * | 1987-06-29 | 1989-07-25 | Harris Corporation | Dielectric isolation process using double wafer bonding |
| US4774196A (en) * | 1987-08-25 | 1988-09-27 | Siliconix Incorporated | Method of bonding semiconductor wafers |
| US4870470A (en) * | 1987-10-16 | 1989-09-26 | International Business Machines Corporation | Non-volatile memory cell having Si rich silicon nitride charge trapping layer |
| JPH01106466A (ja) * | 1987-10-19 | 1989-04-24 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH067594B2 (ja) * | 1987-11-20 | 1994-01-26 | 富士通株式会社 | 半導体基板の製造方法 |
| JPH01179342A (ja) * | 1988-01-05 | 1989-07-17 | Toshiba Corp | 複合半導体結晶体 |
| NL8800953A (nl) * | 1988-04-13 | 1989-11-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderlichaam. |
| US5062302A (en) * | 1988-04-29 | 1991-11-05 | Schlumberger Industries, Inc. | Laminated semiconductor sensor with overpressure protection |
| NL8801981A (nl) * | 1988-08-09 | 1990-03-01 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| US5136344A (en) * | 1988-11-02 | 1992-08-04 | Universal Energy Systems, Inc. | High energy ion implanted silicon on insulator structure |
| US5147808A (en) * | 1988-11-02 | 1992-09-15 | Universal Energy Systems, Inc. | High energy ion implanted silicon on insulator structure |
| US4891329A (en) * | 1988-11-29 | 1990-01-02 | University Of North Carolina | Method of forming a nonsilicon semiconductor on insulator structure |
| US5060526A (en) * | 1989-05-30 | 1991-10-29 | Schlumberger Industries, Inc. | Laminated semiconductor sensor with vibrating element |
| US5013681A (en) * | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US6225178B1 (en) * | 1990-01-02 | 2001-05-01 | Honeywell Inc. | Radiation hardened field oxide for VLSI sub-micron MOS device |
| US5024723A (en) * | 1990-05-07 | 1991-06-18 | Goesele Ulrich M | Method of producing a thin silicon on insulator layer by wafer bonding and chemical thinning |
| US5141887A (en) * | 1990-07-02 | 1992-08-25 | Motorola, Inc. | Low voltage, deep junction device and method |
| US5395788A (en) * | 1991-03-15 | 1995-03-07 | Shin Etsu Handotai Co., Ltd. | Method of producing semiconductor substrate |
| JPH04365377A (ja) * | 1991-06-13 | 1992-12-17 | Agency Of Ind Science & Technol | 半導体装置 |
| JPH07187892A (ja) * | 1991-06-28 | 1995-07-25 | Internatl Business Mach Corp <Ibm> | シリコン及びその形成方法 |
| US5213657A (en) * | 1991-07-31 | 1993-05-25 | Shin-Etsu Handotai Kabushiki Kaisha | Method for making uniform the thickness of a si single crystal thin film |
| US5256581A (en) * | 1991-08-28 | 1993-10-26 | Motorola, Inc. | Silicon film with improved thickness control |
| DE69226687T2 (de) * | 1991-10-16 | 1999-04-15 | Sony Corp | Verfahren zur Herstellung einer SOI-Struktur mit einem DRAM |
| JP2602597B2 (ja) * | 1991-12-27 | 1997-04-23 | 信越半導体株式会社 | 薄膜ｓｏｉ基板の製造方法 |
| DE69333619T2 (de) * | 1992-01-30 | 2005-09-29 | Canon K.K. | Herstellungsverfahren für Halbleitersubstrate |
| US5213986A (en) * | 1992-04-10 | 1993-05-25 | North American Philips Corporation | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning |
| DE4226497A1 (de) * | 1992-08-11 | 1994-02-17 | Daimler Benz Ag | Verfahren zum Dünnätzen eines Siliziumsubstrates |
| US5264395A (en) * | 1992-12-16 | 1993-11-23 | International Business Machines Corporation | Thin SOI layer for fully depleted field effect transistors |
| US5258323A (en) * | 1992-12-29 | 1993-11-02 | Honeywell Inc. | Single crystal silicon on quartz |
| US5413679A (en) * | 1993-06-30 | 1995-05-09 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a silicon membrane using a silicon alloy etch stop layer |
| US5310451A (en) * | 1993-08-19 | 1994-05-10 | International Business Machines Corporation | Method of forming an ultra-uniform silicon-on-insulator layer |
| US5395481A (en) * | 1993-10-18 | 1995-03-07 | Regents Of The University Of California | Method for forming silicon on a glass substrate |
| US5414276A (en) * | 1993-10-18 | 1995-05-09 | The Regents Of The University Of California | Transistors using crystalline silicon devices on glass |
| US5488012A (en) * | 1993-10-18 | 1996-01-30 | The Regents Of The University Of California | Silicon on insulator with active buried regions |
| US5399231A (en) * | 1993-10-18 | 1995-03-21 | Regents Of The University Of California | Method of forming crystalline silicon devices on glass |
| JPH1027893A (ja) * | 1993-10-29 | 1998-01-27 | Amer Fib Inc | 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置 |
| JP3252569B2 (ja) * | 1993-11-09 | 2002-02-04 | 株式会社デンソー | 絶縁分離基板及びそれを用いた半導体装置及びその製造方法 |
| JP2980497B2 (ja) * | 1993-11-15 | 1999-11-22 | 株式会社東芝 | 誘電体分離型バイポーラトランジスタの製造方法 |
| DE69535361T2 (de) * | 1994-07-26 | 2007-10-04 | Koninklijke Philips Electronics N.V. | Verfahren zur Herstellung einer Halbleitervorrichtung und eine Halbleitervorrichtung |
| US5627092A (en) * | 1994-09-26 | 1997-05-06 | Siemens Aktiengesellschaft | Deep trench dram process on SOI for low leakage DRAM cell |
| US5455193A (en) * | 1994-11-17 | 1995-10-03 | Philips Electronics North America Corporation | Method of forming a silicon-on-insulator (SOI) material having a high degree of thickness uniformity |
| US6484585B1 (en) | 1995-02-28 | 2002-11-26 | Rosemount Inc. | Pressure sensor for a pressure transmitter |
| US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
| US5494849A (en) * | 1995-03-23 | 1996-02-27 | Si Bond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator substrates |
| US5985728A (en) * | 1995-09-01 | 1999-11-16 | Elantec Semiconductor, Inc. | Silicon on insulator process with recovery of a device layer from an etch stop layer |
| US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
| FR2746544B1 (fr) * | 1996-03-20 | 1998-05-15 | Commissariat Energie Atomique | Substrat de type silicium sur isolant pour la fabrication de transistors et procede de preparation d'un tel substrat |
| US6040019A (en) * | 1997-02-14 | 2000-03-21 | Advanced Micro Devices, Inc. | Method of selectively annealing damaged doped regions |
| US5882987A (en) * | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| US6069046A (en) * | 1997-11-26 | 2000-05-30 | Advanced Micro Devices, Inc. | Transistor fabrication employing implantation of dopant into junctions without subjecting sidewall surfaces of a gate conductor to ion bombardment |
| US5854115A (en) * | 1997-11-26 | 1998-12-29 | Advanced Micro Devices, Inc. | Formation of an etch stop layer within a transistor gate conductor to provide for reduction of channel length |
| DE19803013B4 (de) * | 1998-01-27 | 2005-02-03 | Robert Bosch Gmbh | Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger |
| US6120597A (en) * | 1998-02-17 | 2000-09-19 | The Trustees Of Columbia University In The City Of New York | Crystal ion-slicing of single-crystal films |
| US6540827B1 (en) | 1998-02-17 | 2003-04-01 | Trustees Of Columbia University In The City Of New York | Slicing of single-crystal films using ion implantation |
| US5933750A (en) * | 1998-04-03 | 1999-08-03 | Motorola, Inc. | Method of fabricating a semiconductor device with a thinned substrate |
| KR20000003975A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 필드 산화막을 구비한 본딩형 실리콘 이중막 웨이퍼 제조방법 |
| TW463291B (en) * | 1999-01-26 | 2001-11-11 | Trust & Amp Obey Co Ltd | Method for producing a thin film |
| US6520020B1 (en) | 2000-01-06 | 2003-02-18 | Rosemount Inc. | Method and apparatus for a direct bonded isolated pressure sensor |
| US6505516B1 (en) | 2000-01-06 | 2003-01-14 | Rosemount Inc. | Capacitive pressure sensing with moving dielectric |
| US6508129B1 (en) | 2000-01-06 | 2003-01-21 | Rosemount Inc. | Pressure sensor capsule with improved isolation |
| US6561038B2 (en) | 2000-01-06 | 2003-05-13 | Rosemount Inc. | Sensor with fluid isolation barrier |
| AU2629901A (en) | 2000-01-06 | 2001-07-16 | Rosemount Inc. | Grain growth of electrical interconnection for microelectromechanical systems (mems) |
| EP1148544A1 (de) * | 2000-04-19 | 2001-10-24 | Infineon Technologies AG | Verfahren zum Dünnen eines Substrats |
| US6555891B1 (en) | 2000-10-17 | 2003-04-29 | International Business Machines Corporation | SOI hybrid structure with selective epitaxial growth of silicon |
| JP4574833B2 (ja) * | 2000-11-10 | 2010-11-04 | 浜松ホトニクス株式会社 | 半導体光検出器の作製方法 |
| JP2002170825A (ja) * | 2000-11-30 | 2002-06-14 | Nec Corp | 半導体装置及びｍｉｓ型半導体装置並びにその製造方法 |
| EP1217656A1 (en) | 2000-12-20 | 2002-06-26 | STMicroelectronics S.r.l. | Process for manufacturing components in a semiconductor material with reduction in the starting wafer thickness |
| US6686630B2 (en) * | 2001-02-07 | 2004-02-03 | International Business Machines Corporation | Damascene double-gate MOSFET structure and its fabrication method |
| US6699777B2 (en) * | 2001-10-04 | 2004-03-02 | Micron Technology, Inc. | Etch stop layer in poly-metal structures |
| US6821342B2 (en) * | 2002-10-23 | 2004-11-23 | Medtronic, Inc. | Method for forming suspended microstructures |
| US6861320B1 (en) * | 2003-04-04 | 2005-03-01 | Silicon Wafer Technologies, Inc. | Method of making starting material for chip fabrication comprising a buried silicon nitride layer |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US7508075B2 (en) * | 2003-08-01 | 2009-03-24 | Micron Technology, Inc. | Self-aligned poly-metal structures |
| US7279369B2 (en) * | 2003-08-21 | 2007-10-09 | Intel Corporation | Germanium on insulator fabrication via epitaxial germanium bonding |
| US8007675B1 (en) * | 2005-07-11 | 2011-08-30 | National Semiconductor Corporation | System and method for controlling an etch process for a single crystal having a buried layer |
| FR2903809B1 (fr) | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
| US7807570B1 (en) | 2009-06-11 | 2010-10-05 | International Business Machines Corporation | Local metallization and use thereof in semiconductor devices |
| EP2333824B1 (en) * | 2009-12-11 | 2014-04-16 | Soitec | Manufacture of thin SOI devices |
| US9520293B2 (en) | 2011-07-11 | 2016-12-13 | King Abdullah University Of Science And Technology | Method for producing mechanically flexible silicon substrate |
| US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
| CN109148355A (zh) * | 2018-09-05 | 2019-01-04 | 德淮半导体有限公司 | 在半导体材料层中形成隔离结构的方法和形成沟槽的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57134924A (en) * | 1981-02-16 | 1982-08-20 | Toshiba Corp | Production of semiconductive single-crystal thin film |
| JPS58200525A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | 半導体装置用基板の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1287047B (de) * | 1965-02-18 | 1969-01-16 | Siemens Ag | Verfahren und Vorrichtung zum Abscheiden einer einkristallinen Halbleiterschicht |
| US3721593A (en) * | 1971-08-13 | 1973-03-20 | Motorola Inc | Etch stop for koh anisotropic etch |
| US3902979A (en) * | 1974-06-24 | 1975-09-02 | Westinghouse Electric Corp | Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication |
| US3997381A (en) * | 1975-01-10 | 1976-12-14 | Intel Corporation | Method of manufacture of an epitaxial semiconductor layer on an insulating substrate |
| US3976511A (en) * | 1975-06-30 | 1976-08-24 | Ibm Corporation | Method for fabricating integrated circuit structures with full dielectric isolation by ion bombardment |
| US4230505A (en) * | 1979-10-09 | 1980-10-28 | Rca Corporation | Method of making an impatt diode utilizing a combination of epitaxial deposition, ion implantation and substrate removal |
| JPS5998533A (ja) * | 1982-11-26 | 1984-06-06 | Hitachi Ltd | 半導体基板およびその製造方法 |
-
1985
- 1985-06-24 US US06/747,746 patent/US4601779A/en not_active Expired - Lifetime
- 1985-11-19 CA CA000495661A patent/CA1218762A/en not_active Expired
-
1986
- 1986-05-16 DE DE8686106713T patent/DE3686453T2/de not_active Expired - Fee Related
- 1986-05-16 EP EP86106713A patent/EP0207272B1/en not_active Expired - Lifetime
- 1986-06-18 JP JP61140396A patent/JPH0834174B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57134924A (en) * | 1981-02-16 | 1982-08-20 | Toshiba Corp | Production of semiconductive single-crystal thin film |
| JPS58200525A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | 半導体装置用基板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0341719A (ja) * | 1989-07-10 | 1991-02-22 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の製造方法 |
| JP2007311607A (ja) * | 2006-05-19 | 2007-11-29 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009295652A (ja) * | 2008-06-03 | 2009-12-17 | Sumco Corp | 貼り合わせウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3686453T2 (de) | 1993-03-18 |
| US4601779A (en) | 1986-07-22 |
| JPH0834174B2 (ja) | 1996-03-29 |
| EP0207272B1 (en) | 1992-08-19 |
| EP0207272A2 (en) | 1987-01-07 |
| DE3686453D1 (de) | 1992-09-24 |
| EP0207272A3 (en) | 1988-04-20 |
| CA1218762A (en) | 1987-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61296709A (ja) | 半導体装置の製造方法 | |
| JP3037934B2 (ja) | 半導体材料薄膜の製造のための改良型スマート・カット・プロセス | |
| US4891329A (en) | Method of forming a nonsilicon semiconductor on insulator structure | |
| US5373184A (en) | SOI/semiconductor heterostructure fabrication by wafer bonding | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US5213986A (en) | Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning | |
| JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
| JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
| JP4509488B2 (ja) | 貼り合わせ基板の製造方法 | |
| US5344524A (en) | SOI substrate fabrication | |
| US6242320B1 (en) | Method for fabricating SOI wafer | |
| US20050266653A1 (en) | Substrate manufacturing method | |
| US7615456B2 (en) | Method for manufacturing SOI substrate | |
| US10475696B2 (en) | Method of manufacture of a semiconductor on insulator structure | |
| JP2850502B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3160966B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3864886B2 (ja) | Ｓｏｉウエーハ | |
| JPH08236615A (ja) | 誘電体分離基板及びその製造方法 | |
| KR100291519B1 (ko) | 에스오아이 반도체 기판의 제조방법 | |
| JP2000196048A (ja) | Ｓｏｉウェ―ハの製造方法 | |
| JP2001053257A (ja) | 張り合わせｓｏｉ基板の作製方法 | |
| WO2022179615A1 (zh) | 绝缘体上半导体结构的制造方法 | |
| JPH02126650A (ja) | 誘電体分離半導体装置の製造方法 | |
| JPH0645429A (ja) | 半導体装置の製造方法 | |
| JP2003309253A (ja) | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |