JPH022145B2 - - Google Patents
Info
- Publication number
- JPH022145B2 JPH022145B2 JP58160708A JP16070883A JPH022145B2 JP H022145 B2 JPH022145 B2 JP H022145B2 JP 58160708 A JP58160708 A JP 58160708A JP 16070883 A JP16070883 A JP 16070883A JP H022145 B2 JPH022145 B2 JP H022145B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- outputting
- speed
- timer
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Variable Magnification In Projection-Type Copying Machines (AREA)
- Control Or Security For Electrophotography (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Direct Current Motors (AREA)
Description
【発明の詳細な説明】
技術分野
本発明は複写機の速度制御装置、詳しくは、直
流サーボモータで駆動される走査露光機構の速度
を縮倍率に応じて連続的に変更可能な複写機の速
度制御装置に関する。Detailed Description of the Invention Technical Field The present invention relates to a speed control device for a copying machine, and more particularly, to a speed control device for a copying machine that can continuously change the speed of a scanning exposure mechanism driven by a DC servo motor in accordance with the reduction ratio. Regarding a control device.
従来技術
一般に、複写機においては、複写される縮倍率
を変更可能にし、原紙を任意サイズの用紙に縮倍
して複写できることが望ましい。このように複写
の縮倍率を変更可能にするためには、複写機の走
査用移動機構の移動速度を縮倍率に応じて変化さ
せることが必要であり、そのための走査用移動機
構の速度制御装置としては、例えば、第１図に示
すようなものが知られている。まず、この速度制
御装置の構成を説明する。１は複写機の走査用ラ
ンプキヤリツジであり、このランプキヤリツジ１
はD.C.サーボモータ２により駆動され所定の走査
をする。このサーボモータ２の回転軸にはパルス
ジエネレータ３が連結しており、サーボモータ２
の回転速度、したがつてランプキヤリツジ１の移
動速度に比例した周波数のパルス列を発生する。
サーボモータ２の入力端子は図示していない電源
回路を介して電源に接続されており、電源回路の
制御端子には速度制御装置４が接続されている。
速度制御装置４は、位相比較器５、加算器フイル
タ６、アナログマルチプレクサ７、Ｆ／Ｖコンバ
ータ８、比較器９、三角波発生器１０を備えて構
成されている。位相比較器９は図示してない分周
回路を介して縮倍率設定スイツチに接続されてい
る。BACKGROUND OF THE INVENTION Generally, in a copying machine, it is desirable to be able to change the reduction ratio for copying and to be able to reduce the size of original paper and make copies of paper of any size. In order to make it possible to change the reduction ratio for copying in this way, it is necessary to change the movement speed of the scanning movement mechanism of the copying machine according to the reduction ratio, and for this purpose a speed control device for the scanning movement mechanism is required. For example, the one shown in FIG. 1 is known. First, the configuration of this speed control device will be explained. 1 is a scanning lamp carriage of a copying machine;
is driven by a DC servo motor 2 to perform predetermined scanning. A pulse generator 3 is connected to the rotating shaft of the servo motor 2, and the servo motor 2
generates a pulse train with a frequency proportional to the rotational speed of the lamp carriage 1 and thus to the moving speed of the lamp carriage 1.
An input terminal of the servo motor 2 is connected to a power supply via a power supply circuit (not shown), and a speed control device 4 is connected to a control terminal of the power supply circuit.
The speed control device 4 includes a phase comparator 5, an adder filter 6, an analog multiplexer 7, an F/V converter 8, a comparator 9, and a triangular wave generator 10. The phase comparator 9 is connected to a scaling factor setting switch via a frequency dividing circuit (not shown).
上記構成の速度制御装置の作用を第２図を参照
しつつ説明すれば以下の通りである。まず、縮倍
率設定スイツチにより縮倍率が選定されると、分
周回路により縮倍率に応じて分周された基準信号
ａが位相比較器５の一方の入力端子に印加され
る。ここで、ランプキヤリツジ１の移動に伴いパ
ルスジエネレータ３から出力される走査速度信号
ｂが他方の端子に入力すると、基準信号ａと走査
速度信号ｂとの位相差（θ1，θ2，θ3）を表わす位
相差信号ｃが位相比較器５から加算器フイルタ６
に印加され、一方、加算器フイルタ６にはＦ／Ｖ
コンバータ８からタイマ信号ｄが印加されてい
る。このタイマ信号ｄはアナログマルチプレクサ
７からの信号の立ち上りを検出し前述の縮倍率に
応じた時間t1ハイレベルになる信号であり、時間
t1はＦ／Ｖコンバータ８においてアナログ的
（CR）に設定される。加算器フイルタ６では位相
差信号ｃとタイマ信号ｄとが加算され、加算信号
ｅが出力される。比較器９では、加算信号ｅが三
角波発生器１０から出力される基準三角波信号ｆ
と比較され、比較器９は加算信号ｅの電圧値が基
準三角波信号ｆの電圧値より高い時間だけハイレ
ベルになる方形波のパルス幅変換信号ｇを出力す
る。したがつてパルス幅変換信号ｇは設定された
縮倍率でのランプキヤリツジ１の移動速度誤差に
比例したパルス幅を有しており、サーボモータ２
の電源回路はパルス幅変換信号ｇに応答してサー
ボモータ２に駆動電流を供給し、ランプキヤリツ
ジ１を縮倍率に応じた移動速度で走査する。 The operation of the speed control device having the above configuration will be explained below with reference to FIG. First, when a reduction ratio is selected by the reduction ratio setting switch, a reference signal a whose frequency is divided according to the reduction ratio by a frequency dividing circuit is applied to one input terminal of the phase comparator 5. Here, when the scanning speed signal b output from the pulse generator 3 as the lamp carriage 1 moves is input to the other terminal, the phase difference between the reference signal a and the scanning speed signal b (θ 1 , θ 2 , The phase difference signal c representing θ 3 ) is sent from the phase comparator 5 to the adder filter 6.
On the other hand, F/V is applied to the adder filter 6.
A timer signal d is applied from the converter 8. This timer signal d is a signal that detects the rising edge of the signal from the analog multiplexer 7 and becomes high level for a time t1 corresponding to the above-mentioned scaling factor.
t 1 is set analogously (CR) in the F/V converter 8. The adder filter 6 adds the phase difference signal c and the timer signal d, and outputs an added signal e. In the comparator 9, the addition signal e is converted into a reference triangular wave signal f output from the triangular wave generator 10.
The comparator 9 outputs a square wave pulse width converted signal g that is at a high level only during the time when the voltage value of the addition signal e is higher than the voltage value of the reference triangular wave signal f. Therefore, the pulse width conversion signal g has a pulse width proportional to the moving speed error of the lamp carriage 1 at the set reduction ratio, and the servo motor 2
The power supply circuit supplies a drive current to the servo motor 2 in response to the pulse width conversion signal g, and scans the lamp carriage 1 at a moving speed corresponding to the reduction ratio.
しかしながら、上記構成の速度制御装置におい
ては、設定される縮倍率毎に分周された基準信号
ａを出力可能な分周回路を設ける必要があるだけ
でなく、縮倍率毎に時間t1のタイマ信号ｄを時定
数CRによりアナログ的に設定し、出力可能な
Ｆ／Ｖコンバータ８が必要であり、選定可能な縮
倍率数と同数の時点数CRを選択可能にするＦ／
Ｖコンバータ８を使用することは、その大型化を
紹き、速度制御装置の構成回路素子を固定する基
板も大型化するという問題点があつた。 However, in the speed control device having the above configuration, it is not only necessary to provide a frequency dividing circuit capable of outputting the reference signal a divided for each set magnification factor, but also a timer of time t 1 for each magnification factor. An F/V converter 8 is required that can set the signal d in an analog manner using a time constant CR and output it, and an F/V converter 8 that can select the same number of time points CR as the number of selectable reduction ratios is required.
The use of the V converter 8 has the problem of increasing its size and also increasing the size of the board on which the constituent circuit elements of the speed control device are fixed.
発明の目的および構成
この発明は上記目的に鑑みてなされたものであ
り、選択可能な縮倍率数を増加させても基板を大
型化させないため、複数の縮倍率に対応するプリ
セツト値を記憶する記憶手段と、該プリセツト値
に基き計数し縮倍率に対応した周波数の基準信号
およびパルス幅のタイマ信号を出力する信号出力
手段とを設けた複写機の速度制御装置を提供する
ものである。Object and Structure of the Invention The present invention has been made in view of the above object, and in order to prevent the board from increasing in size even if the number of selectable reduction ratios is increased, a memory for storing preset values corresponding to a plurality of reduction ratios is provided. and signal output means for counting based on the preset value and outputting a reference signal of a frequency and a timer signal of a pulse width corresponding to the reduction factor.
実施例
以下、本発明に係る速度制御装置を図面に基づ
き詳細に説明する。Embodiments Hereinafter, a speed control device according to the present invention will be explained in detail based on the drawings.
第３図は本発明の一実施例を示すグロツク図で
あり、１１は複写機の走査用ランプキヤリツジ、
１２はランプキヤリツジ１１駆動用のD.C.サーボ
モータ、１３はサーボモータ１２の回転軸に連結
されたパルスジエネレータをそれぞれ示してお
り、ランプキヤリツジ１１、サーボモータ１２お
よびパルスジエネレータ１３は従来装置における
対応する構成と同一なので詳細な説明は省略す
る。 FIG. 3 is a diagram showing an embodiment of the present invention, in which 11 is a scanning lamp carriage of a copying machine;
Reference numeral 12 indicates a DC servo motor for driving the lamp carriage 11, and reference numeral 13 indicates a pulse generator connected to the rotating shaft of the servo motor 12. The lamp carriage 11, the servo motor 12, and the pulse generator 13 are conventional devices. Since the configuration is the same as the corresponding configuration in , detailed explanation will be omitted.
速度制御装置１４はプログラマプルカウンタ１
５からの基準信号ｈおよびパルスジエネレータ１
３からの走査速度信号ｉが印加され、これら信号
ｈ，ｉの位相差を表示する位相差信号ｊを出力す
る位相比較器１６、位相差信号ｊとプログラマプ
ルカウンタ１５からのタイマ信号ｋが印加され、
これらを加算した結果を表示する加算信号ｌを出
力する加算器フイルタ１７、加算信号ｌと三角波
発生器１８からの基準三角波信号ｍが印加され、
加算信号ｌの電圧値が基準三角波信号ｍの電圧値
より高い期間ハイレベルになるパルス幅変換信号
ｎを出力する比較器１９を有しており、パルス幅
変換信号ｎはサーボモータ１２の図示していない
電源回路に制御信号として印加されている。 The speed control device 14 is a programmer pull counter 1
Reference signal h from 5 and pulse generator 1
3, a phase comparator 16 outputs a phase difference signal j indicating the phase difference between these signals h and i, and a timer signal k from the programmable counter 15 is applied with the phase difference signal j. is,
An adder filter 17 outputs an addition signal l that displays the result of adding these, the addition signal l and a reference triangular wave signal m from a triangular wave generator 18 are applied,
It has a comparator 19 that outputs a pulse width conversion signal n that is at a high level for a period in which the voltage value of the addition signal l is higher than the voltage value of the reference triangular wave signal m. It is applied as a control signal to a power supply circuit that is not connected.
第３図に示されている速度制御装置は基準信号
ｈおよびタイマ信号ｋを出力するプログラマプル
カウンタ１５を有しており、このプログラマプル
カウンタ１５はプリセツト可能なカウンタ２０〜
２２を備えている。２３は複数のアドレスを有
し、各アドレスには複数の縮倍率のそれぞれに対
応するプリセツト値が記憶されている読出し専用
メモリであり、この読出しメモリ２３はバス２４
を介して中央演算処理ユニツト２５と接続されて
いる。２６は、複数の縮倍率にそれぞれ対応する
選択キー２７を有し、押圧された選択キー２７の
縮倍率を表示する縮倍率信号を出力する選択キー
ボードであり、縮倍率信号は中央演算処理ユニツ
ト２５に印加される。中央演算処理ユニツト２５
は縮倍率信号に基づき読出し専用メモリ２３のア
ドレスを指定し、該アドレスに記憶されているプ
リセツト値を読出し可能である。中央演算処理ユ
ニツト２５はクロツクパルス発振器を有してお
り、該クロツクパルスｐは各カウンタ２０〜２２
に印加され、読出されたプリセツト値に基づき指
定されたカウンタ２０〜２２がプリセツトされた
後カウントダウンされる。プログラマプルカウン
タ１５は前記カウントダウンされている間ハイレ
ベルになる基準信号ｈおよびタイマ信号ｋを出力
可能である。 The speed control device shown in FIG. 3 has a programmable counter 15 which outputs a reference signal h and a timer signal k, and this programmable counter 15 is connected to presettable counters 20 to 20.
It is equipped with 22. Reference numeral 23 denotes a read-only memory having a plurality of addresses, each address storing a preset value corresponding to each of a plurality of reduction ratios.
It is connected to the central processing unit 25 via. 26 is a selection keyboard which has selection keys 27 corresponding to a plurality of reduction ratios and outputs a reduction ratio signal indicating the reduction ratio of the pressed selection key 27; is applied to Central processing unit 25
It is possible to designate an address in the read-only memory 23 based on the reduction ratio signal and read out the preset value stored at the address. The central processing unit 25 has a clock pulse oscillator, which clock pulse p is applied to each counter 20 to 22.
The specified counters 20 to 22 are preset and then counted down based on the read preset value. The programmer pull counter 15 is capable of outputting a reference signal h and a timer signal k that are at a high level while being counted down.
上記構成の速度制御装置の作用を第４図を参照
しつつ説明する。まず、操作者が所望の縮倍率を
選択し、キー２７を閉成すると、キーボード２６
から縮倍率信号が中央演算処理ユニツト２５に印
加され、中央演算処理ユニツト２５は読出し専用
メモリ２３の該縮倍率に対応したアドレスを指定
する。その結果、指定されたアドレスに記憶され
ているプリセツト値が中央演算処理ユニツト２５
に読出され、該プリセツト値はカウンタ２０，２
１にそれぞれプリセツトされる。 The operation of the speed control device having the above configuration will be explained with reference to FIG. First, when the operator selects the desired reduction ratio and closes the key 27, the keyboard 26
A scaling factor signal is applied to the central processing unit 25, and the central processing unit 25 designates an address in the read-only memory 23 corresponding to the scaling factor. As a result, the preset value stored at the specified address is transferred to the central processing unit 25.
The preset value is read out to the counter 20, 2.
Each is preset to 1.
一方、操作者が図示していない複写開始のスイ
ツチを閉成すると、サーボモータ１２が起動し、
ランプキヤリツジ１１が走査を開始するととも
に、パルスジエネレータ１３がランプキヤリツジ
１１の移動速度を表示する走査速度信号ｉを出力
する。一方、カウンタ２０はクロツクパルスｐを
プリセツト数に基づき分周し基準信号ｈを出力
し、該基準信号ｈと走査速度信号ｉとは位相比較
器１６において比較され、これらの位相差（Q4
〜Q5）を表示する位相差信号ｊを出力する。一
方、カウンタ２１は走査速度信号ｉがハイレベル
になると、プリセツト値のカウントダウンを開始
するとともにタイマ信号ｋをハイレベルにし、加
算器フイルタ１７に印加する。プログラマブルカ
ウンタ１５はカウンタ２１がクロツクパルス数を
カウントダウンしている間タイマ信号ｋをハイレ
ベルにしているが、カウントダウンが終了すると
タイマ信号ｋをローレベルにするので、走査速度
信号ｉがハイレベルになつた後一定時間t2タイマ
信号ｋはハイレベルになる。加算器フイルタ１７
では、位相差信号ｊとタイマ信号ｋとが加算さ
れ、その結果を積分した加算信号ｌが出力され
る。加算信号ｌは比較器１９において基準三角波
信号ｍと比較され、その結果を表示するパルス幅
変換信号ｎがサーボモータ１２の電源回路に供給
されるのでサーボモータ１２の回転速度は選択さ
れた縮倍率に従い、一定の速度に制御され、ラン
プキヤリツジ１１も所定の移動速度で走査するこ
とができる。 On the other hand, when the operator closes a copy start switch (not shown), the servo motor 12 starts,
As the lamp carriage 11 begins scanning, the pulse generator 13 outputs a scanning speed signal i indicating the moving speed of the lamp carriage 11. On the other hand, the counter 20 divides the clock pulse p based on the preset number and outputs a reference signal h. The reference signal h and the scanning speed signal i are compared in the phase comparator 16, and their phase difference (Q 4
~Q 5 ) is output. On the other hand, when the scanning speed signal i becomes high level, the counter 21 starts counting down the preset value, and at the same time makes the timer signal k high level and applies it to the adder filter 17. The programmable counter 15 keeps the timer signal k at a high level while the counter 21 is counting down the number of clock pulses, but when the countdown ends, the timer signal k is set at a low level, so that the scanning speed signal i becomes a high level. After a certain period of time t2, the timer signal k becomes high level. Adder filter 17
In this case, the phase difference signal j and the timer signal k are added, and the sum signal l obtained by integrating the result is output. The addition signal l is compared with the reference triangular wave signal m in the comparator 19, and the pulse width conversion signal n that displays the result is supplied to the power supply circuit of the servo motor 12, so that the rotation speed of the servo motor 12 is adjusted to the selected reduction ratio. Accordingly, the lamp carriage 11 is controlled to a constant speed, and the lamp carriage 11 can also scan at a predetermined moving speed.
発明の効果
以上説明した通り、本発明による速度制御装置
によると、複数の縮倍率に対応するプリセツト値
を記憶する記憶手段を設け、該プリセツト値に基
づき計数し、縮倍率に対応したパルス幅の基準信
号およびタイマ信号を出力可能にしたため選択可
能な縮倍率数を多数設定しても速度制御装置が大
型化せず、これを固定する基板も大型のものと変
更する必要がないという効果を得られる。Effects of the Invention As explained above, according to the speed control device according to the present invention, a storage means for storing preset values corresponding to a plurality of reduction factors is provided, counting is performed based on the preset values, and pulse widths corresponding to the reduction factors are calculated. Since the reference signal and timer signal can be output, the speed control device does not become large even when a large number of selectable reduction ratios are set, and the board to which it is fixed does not need to be changed to a larger one. It will be done.
第１図は従来の速度制御装置を示すブロツク
図、第２図は第１図のタイムチヤート図、第３図
は本発明の一実施例をすブロツク図、第４図は第
３図のタイムチヤート図である。
位相比較手段……１６、加算手段……１７、速
度変更手段……１９、記憶手段……２３、信号出
力手段……１５。
Figure 1 is a block diagram showing a conventional speed control device, Figure 2 is a time chart of Figure 1, Figure 3 is a block diagram of an embodiment of the present invention, and Figure 4 is a time chart of Figure 3. It is a chart diagram. Phase comparison means...16, addition means...17, speed change means...19, storage means...23, signal output means...15.
Claims (1)
設定手段と、 前記設定された倍率に応じ周波数の異なる基準
信号ｈと走査用移動機構の移動速度に対応した周
波数の走査速度信号との位相差を表す位相差信号
を出力可能な位相比較手段と、 前記走査速度信号の電圧レベルが立ち上がつて
から前記設定された倍率に応じたパルス幅で出力
されるパルスを発生するタイマ信号ｋと前記位相
差信号とを加算した結果を積分した加算信号を出
力可能な加算手段と、 前記加算信号と基準三角波信号との電圧値を比
較したパルス幅変換信号を出力する比較手段とを
有し、 前記パルス幅変換信号に基づき前記走査用移動
機構の移動速度を制御する速度制御手段とを備え
た複写機の速度制御装置において、 クロツクパルスを発生するクロツクパルス発生
手段２５と、 前記複数の縮倍率毎に基準信号ｈ及びタイマ信
号ｋに各々対応するプリセツト値を記憶する記憶
手段２３と、 設定された縮倍率の基準信号ｈ及びタイマ信号
ｋに各々対応するプリセツト値を読み出す読み出
し手段と、 前記読み出された基準信号ｈに対応するプリセ
ツト値に基づき前記クロツクパルスを分周し前記
基準信号ｈを出力する基準信号出力手段２０と、 前記走査速度信号の電圧レベルが切換つてから
前記読み出されたタイマ信号ｋに対応するプリセ
ツト値に基づき前記クロツクパルスを計数し前記
タイマ信号ｋを出力する信号出力手段１５と を設けたことを特徴とする複写機の速度制御装
置。[Scope of Claims] 1. A magnification setting means for setting an arbitrary magnification from a plurality of magnifications, and a reference signal h having a different frequency according to the set magnification and scanning at a frequency corresponding to the moving speed of the scanning movement mechanism. a phase comparison means capable of outputting a phase difference signal representing a phase difference with the speed signal; and generating a pulse that is output with a pulse width according to the set magnification after the voltage level of the scanning speed signal rises. an adding means capable of outputting an added signal obtained by integrating the result of adding the timer signal k and the phase difference signal, and a comparing means outputting a pulse width converted signal by comparing the voltage values of the added signal and the reference triangular wave signal. and a speed control means for controlling the moving speed of the scanning moving mechanism based on the pulse width conversion signal, the clock pulse generating means 25 for generating a clock pulse, and the plurality of clock pulse generating means 25 for generating a clock pulse. storage means 23 for storing preset values respectively corresponding to the reference signal h and timer signal k for each set reduction ratio; and reading means 23 for reading out the preset values respectively corresponding to the reference signal h and timer signal k of the set reduction ratio. , reference signal output means 20 for dividing the frequency of the clock pulse based on a preset value corresponding to the read reference signal h and outputting the reference signal h; 1. A speed control device for a copying machine, comprising: signal output means 15 for counting the clock pulses based on a preset value corresponding to the timer signal k and outputting the timer signal k.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58160708A JPS6052837A (en) | 1983-09-01 | 1983-09-01 | Device for controlling speed of copying machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58160708A JPS6052837A (en) | 1983-09-01 | 1983-09-01 | Device for controlling speed of copying machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6052837A JPS6052837A (en) | 1985-03-26 |
| JPH022145B2 true JPH022145B2 (en) | 1990-01-17 |
Family
ID=15720744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58160708A Granted JPS6052837A (en) | 1983-09-01 | 1983-09-01 | Device for controlling speed of copying machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6052837A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH087488B2 (en) * | 1987-12-21 | 1996-01-29 | シャープ株式会社 | Copying device |
| JPH07194991A (en) * | 1993-12-29 | 1995-08-01 | Daiee Corp Kk | Disposer |
-
1983
- 1983-09-01 JP JP58160708A patent/JPS6052837A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6052837A (en) | 1985-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324156B2 (en) | ||
| GB1602051A (en) | Motor speed adjusting apparatus | |
| US4897778A (en) | Motor control device | |
| JPH022145B2 (en) | ||
| US4912566A (en) | Image recording apparatus with a variable magnification capable of finely changing an image magnification | |
| US4779033A (en) | Device for driving stepping motor | |
| KR890004402B1 (en) | Copying machine with a variable magnification device | |
| JPS59185186A (en) | Speed controller of copying machine | |
| US4769673A (en) | Image scanning apparatus | |
| JP2766323B2 (en) | Display adjustment device | |
| US5566632A (en) | Control method for automatic sewing machine and apparatus thereof | |
| JPS59185187A (en) | Speed controller of copying machine | |
| JPH0140011Y2 (en) | ||
| JP3044895B2 (en) | Magnetic recording / reproducing device | |
| JPS59229573A (en) | Driving controller of copying machine | |
| JPH029690B2 (en) | ||
| JPS61205963A (en) | Image forming device | |
| RU1817061C (en) | Device for controlling reeling machine | |
| JP2822831B2 (en) | Stepping motor control device | |
| JPS63154087A (en) | Controller for motor | |
| JPS6380782A (en) | Motor driving controller | |
| JP2003244993A (en) | Stepping motor speed control device and speed control method | |
| JPS63129880A (en) | Phase comparison circuit | |
| JPH01160395A (en) | Driving device of stepping motor | |
| JPH06339298A (en) | Controlling method for drive of pulse motor |