JP2822831B2 - Stepping motor control device - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、フロッピーディスク装
置等で使用されるステッピングモータ制御装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a stepping motor control device used in a floppy disk drive or the like.

【０００２】[0002]

【従来の技術】フロッピーディスク装置の磁気ヘッドの
ディスク半径方向の送りにはステッピングモータが使用
されている。ステッピングモータの制御はホスト装置か
ら供給されるステップパルスとデレクション信号によっ
て行われる。ホスト装置から供給する１ステップパルス
をステッピングモータの１ステップ動作に対応させるこ
とは勿論可能であるが、場合によっては１ステップパル
スをステッピングモータの複数ステップ（一般には２ス
テップ）動作に対応させたいことがある。2. Description of the Related Art A stepping motor is used to feed a magnetic head of a floppy disk drive in a disk radial direction. The control of the stepping motor is performed by a step pulse and a direction signal supplied from the host device. It is of course possible to make the one-step pulse supplied from the host device correspond to the one-step operation of the stepping motor. However, in some cases, it is necessary to make the one-step pulse correspond to a plurality of step operations (generally two steps) of the stepping motor. There is.

【０００３】このような場合、従来はホスト装置から供
給されたステップパルス（以下、外部ステップパルスと
言う）によってカウンタの計数動作を開始させ、クロッ
クパルス発生器の出力クロックパルスを所定時間計測
し、この所定時間（外部ステップパルスの周期の１／
２）の計測終了時点に同期して内部ステップパルスを発
生させた。In such a case, a counter operation is conventionally started by a step pulse (hereinafter referred to as an external step pulse) supplied from a host device, and an output clock pulse of a clock pulse generator is measured for a predetermined time. This predetermined time (1/3 of the period of the external step pulse)
An internal step pulse was generated in synchronization with the end of the measurement in 2).

【０００４】[0004]

【発明が解決しようとする課題】ところで、フロッピー
ディスク装置の省電力化が要求されている。この要求に
応えるためにフロッピーディスク装置がスリープ状態
（非活動状態）の時にスピンドルモータ、ステッピング
モータ及びリード／ライト回路等の電源をオフにするこ
とは既に行われている。しかし、更に省電力化を達成す
るために、本件出願人は内部ステップパルスを形成する
ために必要なクロックパルス発生器の電源をスリープ時
にオフにすることを試みた。ところが、スリープ解除時
にクロックパルス発生器が直ちに安定化した出力を発生
しないので、内部ステップパルスを形成するためのカウ
ンタの計測出力に大幅な誤差が生じ、ステッピングモー
タを正常に動作させることが不可能になり、シークエラ
ーを起す恐れがあった。By the way, power saving of a floppy disk drive is required. In order to meet this demand, the power of the spindle motor, the stepping motor, the read / write circuit, and the like has been turned off when the floppy disk device is in the sleep state (inactive state). However, in order to achieve further power saving, the present applicant has attempted to turn off the power of the clock pulse generator required for forming the internal step pulse during sleep. However, since the clock pulse generator does not immediately generate a stabilized output when the sleep mode is released, a significant error occurs in the measurement output of the counter for forming the internal step pulse, making it impossible to operate the stepping motor normally. And a seek error could occur.

【０００５】そこで、本発明の目的はクロックパルス発
生器の起動時の出力不安定に無関係に内部ステップパル
スを形成することができるステッピングモータ制御装置
を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a stepping motor control device capable of forming an internal step pulse irrespective of output instability at the time of starting a clock pulse generator.

【０００６】[0006]

【課題を解決するための手段】上記目的を達成するため
の本発明は、外部装置から供給された外部ステップパル
スに基づいて内部ステップパルスを形成し、この内部ス
テップパルス又はこの内部ステップパルスと外部ステッ
プパルスとの組み合せでステッピングモータを制御する
装置であって、外部ステップパルスを入力させるための
入力手段と、前記入力手段に接続されており、前記外部
ステップパルスに応答して所定時間幅の第１のパルスを
発生するモノマルチバイブレータと、前記モノマルチバ
イブレータに接続されており、前記第１のパルスの少な
くとも後縁に応答して前記第１のパルスよりも幅狭の第
２のパルスを発生するパルス発生手段とを有し、前記第
２のパルスを内部ステップパルスとすることを特徴とす
るステッピングモータ制御装置に係わるものである。な
お、請求項２に示すように、モノマルチバイブレータの
出力パルスの前縁と後縁で内部ステップパルスを発生さ
せ、この内部ステップパルスのみでステッピングモータ
を制御することができる。また、請求項３に示すよう
に、モノマルチバイブレータの出力パルスの後縁のみで
内部ステップパルスを発生させ、これを外部ステップパ
ルスに加えてステッピングモータを制御することができ
る。また、請求項４及び５に示すように、モノマルチバ
イブレータの出力パルスに基づく内部ステップパルスを
クロックパルス発生器の起動開始から所定時間のみ使用
し、その後はカウンタの出力に基づく内部ステップパル
スを使用することができる。According to the present invention, an internal step pulse is formed based on an external step pulse supplied from an external device, and the internal step pulse or the internal step pulse and the external step pulse are formed. An apparatus for controlling a stepping motor in combination with a step pulse, comprising: input means for inputting an external step pulse; and an input means connected to the input means, and having a predetermined time width in response to the external step pulse. A mono-multivibrator for generating one pulse; and a second pulse connected to the mono-multivibrator and generating a second pulse narrower than the first pulse in response to at least a trailing edge of the first pulse. And a step of generating the second pulse as an internal step pulse. Those related to the motor controller. As described in claim 2, an internal step pulse is generated at the leading edge and the trailing edge of the output pulse of the mono-multivibrator, and the stepping motor can be controlled only by the internal step pulse. In addition, an internal step pulse can be generated only at the trailing edge of the output pulse of the mono-multivibrator, and this can be added to the external step pulse to control the stepping motor. In addition, the internal step pulse based on the output pulse of the mono-multivibrator is used only for a predetermined time from the start of activation of the clock pulse generator, and thereafter the internal step pulse based on the output of the counter is used. can do.

【０００７】[0007]

【発明の作用及び効果】請求項１〜３においては、クロ
ックパルス発生器の出力を使用しないで内部ステップパ
ルスを形成するので、スリープ時にクロックパルス発生
器の電源をオフにして節電を図っても、これによってス
テッピングモータが異常動作することはない。また、請
求項４及び５ではクロックパルス発生器の起動時間には
モノマルチバイブレータに基づく内部ステップパルスが
使用されるために、起動時の不安定なクロックパルスに
よるステッピングモータの誤動作が生じない。クロック
パルス発生器の起動後においては、カウンタの出力に基
づく内部ステップパルスを使用するので、内部ステップ
パルスを正確に得ることができる。なお、モノマルチバ
イブレータはＲＣ時定数回路を含んで所定時間幅のパル
スを発生するので、クロックパルスを計数するカウンタ
に比べて所定時間を決定する精度が悪い。従って、請求
項４及び５に示すようにクロックパルス発生器の起動後
にカウンタ出力に基づく内部ステップパルスを使用する
と、ステッピングモータの精度の高い制御が可能にな
る。According to the first to third aspects of the present invention, since the internal step pulse is formed without using the output of the clock pulse generator, the power of the clock pulse generator can be turned off during sleep to save power. This prevents the stepping motor from operating abnormally. Further, since the internal step pulse based on the mono-multivibrator is used for the activation time of the clock pulse generator in the fourth and fifth aspects, the stepping motor does not malfunction due to the unstable clock pulse at the time of activation. After the clock pulse generator is started, the internal step pulse based on the output of the counter is used, so that the internal step pulse can be obtained accurately. Since the monomultivibrator generates a pulse having a predetermined time width including the RC time constant circuit, the accuracy of determining the predetermined time is lower than that of a counter that counts clock pulses. Therefore, when the internal step pulse based on the counter output is used after the clock pulse generator is activated as described in claims 4 and 5, highly accurate control of the stepping motor becomes possible.

【０００８】[0008]

【第１の実施例】次に、図１及び図２を参照して第１の
実施例のフロッピーディスク装置を説明する。図１のフ
ロッピーディスク装置は、３．５インチ（９０ｍｍ）型
ディスクカートリッジを使用してデータの記録又は再生
を行うための装置である。記録媒体ディスク１は、同心
円状に多数のトラックを有する。信号変換磁気ヘッド２
はディスク１の所望トラックに位置決めされ、データの
記録又は再生を実行する。ディスク１とヘッド２との間
に走査運動を生じさせるために、ディスク１が装着され
たターンテーブル３にモータ４が結合され、このモータ
４にモータ駆動回路５が接続されている。モータ駆動回
路５はライン６によってホスト装置７に接続されてお
り、ホスト装置７から与えられたモータオン信号（モー
タオン指令信号）に応答してモータ４を駆動する。First Embodiment Next, a floppy disk drive according to a first embodiment will be described with reference to FIGS. The floppy disk device shown in FIG. 1 is a device for recording or reproducing data using a 3.5-inch (90 mm) type disk cartridge. The recording medium disk 1 has a number of concentric tracks. Signal conversion magnetic head 2
Is positioned on a desired track of the disk 1 and performs data recording or reproduction. In order to cause a scanning movement between the disk 1 and the head 2, a motor 4 is connected to a turntable 3 on which the disk 1 is mounted, and a motor drive circuit 5 is connected to the motor 4. The motor drive circuit 5 is connected to the host device 7 by a line 6 and drives the motor 4 in response to a motor-on signal (motor-on command signal) given from the host device 7.

【０００９】ヘッド２はリードスクリュー８によってス
テッピングモータ９に結合されている。ステッピングモ
ータ９はロータ１０と２つの巻線１１、１２とを有する
バイポーラ型４相モータであり、駆動回路１３によって
駆動される。駆動回路１３はここに接続された位相制御
回路１４の制御に基づいて巻線１１、１２に第１又は第
２の方向の電流を供給する。The head 2 is connected to a stepping motor 9 by a lead screw 8. The stepping motor 9 is a bipolar four-phase motor having a rotor 10 and two windings 11 and 12, and is driven by a drive circuit 13. The drive circuit 13 supplies a current in the first or second direction to the windings 11 and 12 based on the control of the phase control circuit 14 connected thereto.

【００１０】ホスト装置７はライン１５にステップパル
ス（外部ステップパルス）を送出し、ライン１６にドラ
イブセレクト信号を送出し、ライン１７にスリープ信号
（パワーセーブ信号）を送出する。また、図示が省略さ
れているが、ホスト装置７は、ステッピングモータ９の
正転、逆転を制御するための周知のデレクション信号を
発生する。この実施例ではライン１５の外部ステップパ
ルスをそのまま位相制御回路１４に供給しないで外部ス
テップパルスの数の２倍の数のパルスを位相制御回路１
４に送る。フロッピーディスク装置内で２倍の数の内部
ステップパルスを形成するために、ＮＯＲゲート１８
と、第１のモノマルチバイブレータ（ＭＭＶ）１９、及
びパルス発生回路２０が設けられている。ＮＯＲゲート
１８の一方の入力端子はドライブセレクトライン１６に
接続され、他方の入力端子は外部ステップパルスライン
１５に接続されている。The host device 7 sends a step pulse (external step pulse) on a line 15, sends a drive select signal on a line 16, and sends a sleep signal (power save signal) on a line 17. Although not shown, the host device 7 generates a well-known direction signal for controlling the normal rotation and the reverse rotation of the stepping motor 9. In this embodiment, the phase control circuit 1 does not supply the external step pulse of the line 15 to the phase control circuit 14 as it is, but outputs twice as many pulses as the external step pulse.
Send to 4. To form twice as many internal step pulses in the floppy disk drive, NOR gate 18
And a first mono-multivibrator (MMV) 19 and a pulse generation circuit 20. One input terminal of the NOR gate 18 is connected to the drive select line 16, and the other input terminal is connected to the external step pulse line 15.

【００１１】第１のモノマルチバイブレータ１９はコン
デンサＣ1 と抵抗Ｒ1 とから成る時定数回路を含む周知
のアナログＭＭＶであり、このトリガ入力端子はＮＯＲ
ゲート１８に接続されている。このモノマルチバイブレ
ータ１９は、ステッピングモータ９を連続的に駆動する
時に図２（Ａ）に示すように発生する複数の外部ステッ
プパルスの周期Ｔの半分の時間幅Ｔ1 を有する第１のパ
ルスを図２（Ｂ）に示すように発生する。The first monomultivibrator 19 is a well-known analog MMV including a time constant circuit composed of a capacitor C1 and a resistor R1, and its trigger input terminal is NOR.
It is connected to the gate 18. The mono-multi vibrator 19 generates a first pulse having a time width T1 which is half the cycle T of a plurality of external step pulses generated as shown in FIG. 2A when the stepping motor 9 is continuously driven. This occurs as shown in FIG.

【００１２】パルス発生回路２０はエッジ検出回路２１
と第２のモノマルチバイブレータ２２とから成る。エッ
ジ検出回路２１は排他的（EXCLUSIVE ）ＯＲゲート２４
と抵抗２５とコンデンサ２６とから成り、排他的ＯＲゲ
ート２４の一方の入力端子は第１のモノマルチバイブレ
ータ１９の出力端子に接続され、この他方の入力端子は
抵抗２５とコンデンサ２６とから成る遅延回路を介して
第１のモノマルチバイブレータ１９の出力端子に接続さ
れている。従って、エッジ検出回路２１からは図２
（Ｂ）の第１のパルスの前縁と後縁との両方にそれぞれ
同期してトリガパルスが得られる。The pulse generation circuit 20 includes an edge detection circuit 21
And a second mono-multi vibrator 22. The edge detection circuit 21 is an exclusive OR gate 24.
, And one input terminal of the exclusive OR gate 24 is connected to the output terminal of the first mono-multivibrator 19, and the other input terminal is a delay consisting of the resistance 25 and the capacitor 26. It is connected to the output terminal of the first mono multivibrator 19 via a circuit. Accordingly, from the edge detection circuit 21, FIG.
A trigger pulse is obtained in synchronization with both the leading edge and the trailing edge of the first pulse in (B).

【００１３】エッジ検出回路２１と位相制御回路１４と
の間に接続された第２のモノマルチバイブレータ２２は
コンデンサＣ2 と抵抗Ｒ2 とから成る時定数回路を含む
周知のアナログＭＭＶであり、第１のパルスの時間幅Ｔ
1 よりも大幅に狭い時間幅Ｔ2 の第２のパルス（内部ス
テップパルス）を図２（Ｃ）に示すように発生する。A second monomultivibrator 22 connected between the edge detection circuit 21 and the phase control circuit 14 is a well-known analog MMV including a time constant circuit including a capacitor C2 and a resistor R2, Pulse duration T
A second pulse (internal step pulse) having a time width T2 much smaller than 1 is generated as shown in FIG.

【００１４】ＮＯＲゲート１８とステッピングモータ駆
動回路１３の電源制御端子との間に接続された第３のモ
ノマルチバイブレータ（ＭＭＶ）２７はコンデンサＣ3
と抵抗Ｒ3 とから時定数回路を含む周知の再トリガ可能
なアナログＭＭＶであり、外部クロックパルスに応答し
て時間幅Ｔ3 のパルスを発生する。なお、この第３のモ
ノマルチバイブレータ２７の出力パルスの時間幅Ｔ3 は
ステッピングモータ９の連続駆動時の外部ステップパル
スの周期Ｔよりも長く設定されているので、外部ステッ
プパルスが図２（Ａ）に示すように周期Ｔで繰返して入
力する場合には最初の外部ステップパルスで出力パルス
が立上り、最後の外部ステップパルスから時間幅Ｔ3 の
後に立下る。ステッピングモータ駆動回路１３は図２
（Ｄ）の第３のモノマルチバイブレータ２７の出力パル
スが発生している期間にステッピングモータ９に所定の
電源電圧を供給し、図２（Ｄ）の出力パルスが発生して
いない期間にはステッピングモータ９の電源電圧をオフ
にするか又は駆動時よりも低い電圧を供給する。A third monomultivibrator (MMV) 27 connected between the NOR gate 18 and the power supply control terminal of the stepping motor drive circuit 13 has a capacitor C3.
And a well-known retriggerable analog MMV including a time constant circuit, which generates a pulse having a time width T3 in response to an external clock pulse. Since the time width T3 of the output pulse of the third monomultivibrator 27 is set to be longer than the period T of the external step pulse when the stepping motor 9 is continuously driven, the external step pulse is output as shown in FIG. As shown in (1), when the input is repeated at the cycle T, the output pulse rises at the first external step pulse and falls after the time width T3 from the last external step pulse. Stepping motor drive circuit 13 is shown in FIG.
A predetermined power supply voltage is supplied to the stepping motor 9 during a period in which the output pulse of the third mono-multivibrator 27 is generated in FIG. 2D, and a stepping motor is supplied in a period in which the output pulse in FIG. The power supply voltage of the motor 9 is turned off or a voltage lower than that at the time of driving is supplied.

【００１５】ホスト装置７とヘッド２との間に接続され
たリード／ライト回路２８はリード信号の処理とライト
信号の処理とを実行する周知の回路である。なお、この
リード／ライト回路２８はデータ記録のタイミングを決
定するためのカウンタ（図示せず）を含み、このカウン
タにクロックパルス発生器２９が接続されている。クロ
ックパルス発生器２９の電源制御端子にスリープ信号ラ
イン１７が接続されている。従って、フロッピーディス
ク装置がスリープ状態（不活動状態）の時にはクロック
パルス発生器２９の電源がオフになり、節電が達成され
る。A read / write circuit 28 connected between the host device 7 and the head 2 is a well-known circuit that executes read signal processing and write signal processing. The read / write circuit 28 includes a counter (not shown) for determining data recording timing, and a clock pulse generator 29 is connected to the counter. The sleep signal line 17 is connected to a power supply control terminal of the clock pulse generator 29. Therefore, when the floppy disk device is in the sleep state (inactive state), the power of the clock pulse generator 29 is turned off, and power saving is achieved.

【００１６】図２の（Ａ）と（Ｃ）の比較から明らかな
ように、外部ステップパルスの２倍の数の内部ステップ
パルスが得られる。即ち、図２（Ａ）の外部ステップパ
ルスに同期して内部ステップパルスが得られると共に、
外部ステップパルスの相互間にも内部ステップパルスが
得られる。この内部ステップパルスはクロックパルス発
生器２９の出力に無関係に決定されるので、クロックパ
ルス発生器２９の起動時間の不安定動作はヘッド２の送
りに悪影響を及ぼさない。ステッピングモータ９のステ
ップ動作は図２（Ｃ）に示されている周期Ｔ／２の内部
ステップパルスで決定される。従って、図２（Ａ）の外
部ステップパルスで駆動する場合の２倍のステップ動作
になる。As apparent from the comparison between FIGS. 2A and 2C, twice as many internal step pulses as the external step pulses are obtained. That is, an internal step pulse is obtained in synchronization with the external step pulse of FIG.
An internal step pulse is also obtained between the external step pulses. Since the internal step pulse is determined irrespective of the output of the clock pulse generator 29, the unstable operation of the clock pulse generator 29 during the startup time does not adversely affect the feed of the head 2. The step operation of the stepping motor 9 is determined by an internal step pulse having a period T / 2 shown in FIG. Therefore, the step operation is twice as large as the case of driving by the external step pulse shown in FIG.

【００１７】[0017]

【第２の実施例】次に、図３及び図４を参照して第２の
実施例に係わるフロッピーディスク装置を説明する。但
し、この実施例のフロッピーディスク装置の大部分は図
１と同一であるので、図３には変更された部分のみを示
し、共通する部分の説明を省略する。図１と同一のＮＯ
Ｒゲート１８の出力端子には図１と同一の第１のモノマ
ルチバイブレータ１９が接続されている。第１のモノマ
ルチバイブレータ１９に接続されたパルス発生回路２０
ａは第１のモノマルチバイブレータ１９に接続された後
縁検出回路２１ａとここに接続された第２のモノマルチ
バイブレータ２２とから成る。第１のモノマルチバイブ
レータ１９は図４（Ａ）の周期Ｔで発生する外部ステッ
プパルスに応答して時間幅Ｔ1 の図４（Ｂ）の第１のパ
ルスを発生する。後縁検出回路２１ａは図４（Ｂ）の第
１のパルスの後縁を示す図４（Ｃ）のパルスを発生す
る。第２のモノマルチバイブレータ２２は図４（Ｃ）の
パルスでトリガされて図４（Ｄ）の時間幅Ｔ2 の第２の
パルスを発生する。Second Embodiment Next, a floppy disk drive according to a second embodiment will be described with reference to FIGS. However, since most parts of the floppy disk device of this embodiment are the same as those in FIG. 1, only the changed parts are shown in FIG. 3, and the description of the common parts is omitted. NO same as FIG.
The output terminal of the R gate 18 is connected to the same first mono-multivibrator 19 as in FIG. Pulse generating circuit 20 connected to first monomultivibrator 19
a comprises a trailing edge detection circuit 21a connected to the first monomultivibrator 19 and a second monomultivibrator 22 connected thereto. The first mono-multivibrator 19 generates the first pulse of FIG. 4B having a time width T1 in response to an external step pulse generated in the cycle T of FIG. 4A. The trailing edge detection circuit 21a generates the pulse of FIG. 4C indicating the trailing edge of the first pulse of FIG. 4B. The second mono-multivibrator 22 is triggered by the pulse shown in FIG. 4C to generate a second pulse having a time width T2 shown in FIG. 4D.

【００１８】ＯＲゲート３０の一方の入力端子はＮＯＲ
ゲート１８に接続され、この他方の入力端子は第２のモ
ノマルチバイブレータに接続され、この出力端子は図１
の位相制御回路１４に接続される。従って、ＯＲゲート
３０は図４（Ａ）の外部ステップパルスに図４（Ｄ）の
内部ステップパルスを加えて図４（Ｅ）に示すパルス列
を図１の位相制御回路１４に供給する。図４（Ｅ）のパ
ルス列は図２（Ｃ）のパルス列と同一であるので、第２
の実施例は第１の実施例と実質的に同一の作用効果を有
する。One input terminal of the OR gate 30 is NOR
The other input terminal is connected to the second mono-multi vibrator, and the output terminal is connected to the gate 18 in FIG.
Is connected to the phase control circuit 14. Therefore, the OR gate 30 adds the internal step pulse of FIG. 4D to the external step pulse of FIG. 4A and supplies the pulse train shown in FIG. 4E to the phase control circuit 14 of FIG. The pulse train of FIG. 4E is the same as the pulse train of FIG.
This embodiment has substantially the same operation and effect as the first embodiment.

【００１９】[0019]

【第３の実施例】次に、図５及び図６を参照して第３の
実施例に係わるフロッピーディスク装置を説明する。但
し、図５において図１と同一の部分には同一の符号を付
してその説明を省略する。図５において新たに設けられ
た部分は、第１及び第２のカウンタ３１、３２と、第１
及び第２のセレクタ３３、３４と、第４のモノマルチバ
イブレータ（ＭＭＶ）３５と、第１及び第２のＤフリッ
プフロップ３６、３７と、ＮＯＴ回路３８のみである。Third Embodiment Next, a floppy disk drive according to a third embodiment will be described with reference to FIGS. However, in FIG. 5, the same portions as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 5, newly provided portions include first and second counters 31 and 32 and a first counter.
And second selectors 33 and 34, a fourth mono-multivibrator (MMV) 35, first and second D flip-flops 36 and 37, and a NOT circuit 38.

【００２０】第１のカウンタ３１の入力端子ＩＮはクロ
ックパルス発生器２９に接続され、セット端子ＳはＮＯ
Ｒゲート１８に接続され、図６（Ａ）の外部ステップパ
ルスでセットされてクロックパルス発生器２９のクロッ
クパルスの計数を開始し、図６（Ｈ）に示すように高レ
ベルの出力パルスを発生し、時間Ｔ1 ′に対応するクロ
ックパルスを計数した時に低レベル出力に戻る。ところ
で、クロックパルス発生器２９が図６（Ｃ）に示すスリ
ープ信号のｔ0 における解除に応答して起動しても安定
的出力が直ちに得られず、図６（Ｇ）に原理的に示すよ
うにｔ2 に至って安定する。カウンタ３１に不安定な起
動期間ｔ0 〜ｔ2 のクロックパルスが入力すると、正確
な計時が不可能になり、起動期間では目的とする時間幅
Ｔ1 ′よりも長いパルスが発生する。しかし、クロック
パルス発生器２９が安定したｔ2以後では、外部ステッ
プパルスに同期した正確な計時が達成され、目的とする
時間幅Ｔ1 ′をほぼ得ることができる。第１のカウンタ
３１は第１のモノマルチバイブレータ１９と同様な機能
を有するものであるが、クロックパルスが安定化した後
にはＣＲ時定数を使用するアナログ形式の第１のモノマ
ルチバイブレータ１９よりも高い精度で目的とする時間
幅Ｔ1 ′を得ることができる。The input terminal IN of the first counter 31 is connected to the clock pulse generator 29, and the set terminal S is set to NO.
It is connected to the R gate 18 and is set by the external step pulse shown in FIG. 6 (A) to start counting clock pulses of the clock pulse generator 29 to generate a high level output pulse as shown in FIG. 6 (H). When the clock pulse corresponding to the time T1 'is counted, the output returns to the low level. Incidentally, even if the clock pulse generator 29 is started in response to the release of the sleep signal at t0 shown in FIG. 6C, a stable output is not immediately obtained, and as shown in principle in FIG. It becomes stable at t2. When an unstable clock pulse of the starting period t0 to t2 is input to the counter 31, accurate time measurement becomes impossible, and a pulse longer than the target time width T1 'is generated in the starting period. However, after t2 when the clock pulse generator 29 becomes stable, accurate time measurement synchronized with the external step pulse is achieved, and the desired time width T1 'can be almost obtained. The first counter 31 has a function similar to that of the first monomultivibrator 19, but after the clock pulse is stabilized, the first counter 31 has a function similar to that of the first monomultivibrator 19 using the CR time constant. The desired time width T1 'can be obtained with high accuracy.

【００２１】第１のセレクタ３３は第１のモノマルチバ
イブレータ１９に接続された第１の入力端子Ａと、カウ
ンタ３１に接続された第２の入力端子Ｂと、共通の出力
端子Ｙと、制御端子Ｓとを有し、第１のモノマルチバイ
ブレータ１９の出力とカウンタ３１の出力とを択一的に
選択して出力する。The first selector 33 has a first input terminal A connected to the first monomultivibrator 19, a second input terminal B connected to the counter 31, a common output terminal Y, A terminal S for selectively selecting an output of the first monomultivibrator 19 and an output of the counter 31 and outputting the selected output;

【００２２】第１のセレクタ３３に与えるための図６
（Ｆ）の選択制御信号を形成するためにスリープ信号ラ
イン１７にＮＯＴ回路３８を介して接続された第４のモ
ノマルチバイブレータ３５は、図６（Ｃ）のスリープ信
号の立下りに同期して時間幅Ｔ4 の計測を開始し、図６
（Ｄ）のパルスをｔ0 〜ｔ4 区間に発生する。この時間
幅Ｔ4 はクロックパルス発生器２９の発振が安定化する
までの時間（起動時間）ｔ0 〜ｔ2 よりも少し長く設定
されている。FIG. 6 for giving to the first selector 33
The fourth monomultivibrator 35 connected to the sleep signal line 17 via the NOT circuit 38 to form the selection control signal of (F) is synchronized with the falling edge of the sleep signal of FIG. The measurement of the time width T4 is started, and FIG.
The pulse (D) is generated in the section from t0 to t4. This time width T4 is set slightly longer than the time (starting time) t0 to t2 until the oscillation of the clock pulse generator 29 is stabilized.

【００２３】クロック入力端子Ｃが第４のモノマルチバ
イブレータ３５に接続され、リセット端子ＲがＮＯＴ回
路３８に接続され、Ｄ入力端子が電源に接続されたＤ型
フリップフロップ３６は図６（Ｄ）の時間幅Ｔ4 のパル
スの後縁に同期して図６（Ｅ）に示すようにｔ4 時点で
高レベルに立上る出力を発生する。The D-type flip-flop 36 in which the clock input terminal C is connected to the fourth monomultivibrator 35, the reset terminal R is connected to the NOT circuit 38, and the D input terminal is connected to the power supply is shown in FIG. In synchronism with the trailing edge of the pulse having the time width T4, an output which rises to a high level at time t4 as shown in FIG.

【００２４】Ｄ入力端子が前段のフリップフロップ３６
の出力端子Ｑに接続され、クロック入力端子ＣがＮＯＲ
ゲート１８に接続されたＤ型フリップフロップ３７は図
６（Ｆ）に示すように図６（Ａ）の外部ステップパルス
に同期してｔ6 時点で高レベルに立上る出力（セレクタ
制御信号）を発生する。図６（Ｆ）のセレクタ制御信号
は低レベルの期間に第１及び第２のセレクタ３３、３４
の入力端子Ａを出力端子Ｙにそれぞれ接続し、高レベル
の期間に第１及び第２のセレクタ３３、３４の入力端子
Ｂを出力端子Ｙに接続する。ｔ6 はクロックパルス発生
器２９が十分に安定した後の時点であるので、セレクタ
３３は図６（Ｈ）に示すように目的とする時間幅Ｔ1 ′
を有するカウンタ３１の出力パルスを選択して次段のパ
ルス発生回路２０に送ることができる。The D input terminal is the flip-flop 36 of the preceding stage.
And the clock input terminal C is connected to the NOR terminal
The D-type flip-flop 37 connected to the gate 18 generates an output (selector control signal) which rises to a high level at time t6 in synchronization with the external step pulse shown in FIG. 6A, as shown in FIG. I do. The selector control signal shown in FIG. 6F has the first and second selectors 33 and 34 during the low level period.
Is connected to the output terminal Y, and the input terminals B of the first and second selectors 33 and 34 are connected to the output terminal Y during the high level period. Since t6 is a time point after the clock pulse generator 29 is sufficiently stabilized, the selector 33 sets the target time width T1 'as shown in FIG.
Can be selected and sent to the next-stage pulse generation circuit 20.

【００２５】パルス発生回路２０は図１で同一符号で示
すものと同じであり、入力するパルスの前縁と後縁に同
期して図６（Ｉ）に示す時間幅Ｔ2 の内部ステップパル
スを発生する。なお、ｔ0 〜ｔ5 においては図６（Ｂ）
のモノマルチバイブレータの出力パルスの前縁及び後縁
に同期して内部ステップパルスが発生し、ｔ6 以後にお
いては図６（Ｈ）のカウンタ３１の出力パルスの前縁及
び後縁に同期して内部ステップパルスが発生する。The pulse generating circuit 20 is the same as that shown in FIG. 1 with the same reference numerals, and generates an internal step pulse having a time width T2 shown in FIG. 6 (I) in synchronization with the leading edge and trailing edge of the input pulse. I do. Note that, from t0 to t5, FIG.
An internal step pulse is generated in synchronism with the leading edge and trailing edge of the output pulse of the mono-multivibrator, and after t6, the internal step pulse is synchronized with the leading edge and trailing edge of the output pulse of the counter 31 in FIG. A step pulse is generated.

【００２６】図５の第３のモノマルチバイブレータ２７
は図１で同一符号で示すものと同一であり、図２（Ｄ）
に示すような出力を発生する。ステッピングモータ駆動
回路１３の電源制御は第３のモノマルチバイブレータ２
７の出力のみで行ってもほぼ十分であるが、図５では時
間精度がより正確なカウンタ３２の出力を併用してい
る。カウンタ３２の入力端子ＩＮはクロックパルス発生
器２９に接続され、セット端子ＳはＮＯＲゲート１８に
接続されている。このカウンタ３２はクロックパルスが
安定している時には再トリガ可能な第３のモノマルチバ
イブレータ３２と同一のパルスを発生する。しかし、図
６（Ｇ）のｔ0 〜ｔ2 のクロックパルスの不安定期間に
は正常に動作しない。第２のセレクタ３４の第１の入力
端子Ａは第３のモノマルチバイブレータ２７に接続さ
れ、第２の入力端子Ｂはカウンタ３２に接続され、出力
端子Ｙは駆動回路１３に接続され、制御端子ＳはＤ型フ
リップフロップ３７に接続されているので、ｔ0 〜ｔ6
期間には第３のモノマルチバイブレータ２７の出力が駆
動回路１３に送られ、ｔ6 以後はカウンタ３２の出力が
駆動回路１３に送られる。The third monomultivibrator 27 shown in FIG.
Are the same as those indicated by the same reference numerals in FIG. 1, and FIG.
Produces the output shown in The power supply of the stepping motor drive circuit 13 is controlled by the third monomultivibrator 2.
Although it is almost sufficient to perform the output with only the output of the counter 7, the output of the counter 32, which has a more accurate time accuracy, is also used in FIG. The input terminal IN of the counter 32 is connected to the clock pulse generator 29, and the set terminal S is connected to the NOR gate 18. This counter 32 generates the same pulse as the third mono-multivibrator 32 that can be retriggered when the clock pulse is stable. However, it does not operate normally during the unstable period of the clock pulse from t0 to t2 in FIG. The first input terminal A of the second selector 34 is connected to the third monomultivibrator 27, the second input terminal B is connected to the counter 32, the output terminal Y is connected to the drive circuit 13, and the control terminal Since S is connected to the D-type flip-flop 37, t0 to t6
During the period, the output of the third mono-multi vibrator 27 is sent to the drive circuit 13, and after t6, the output of the counter 32 is sent to the drive circuit 13.

【００２７】本実施例では時間精度がカウンタ３１、３
２に比べて悪いモノマルチバイブレータ１９、２７はク
ロックパルス発生器２９の起動期間でのみ使用し、その
後はカウンタ３１、３２を使用するので、図１の実施例
に比べて精度の高いステッピングモータ９の制御が達成
される。In this embodiment, the time accuracy is determined by the counters 31, 3
2 are used only during the activation period of the clock pulse generator 29, and thereafter the counters 31 and 32 are used, so that the stepping motor 9 with higher accuracy than the embodiment of FIG. Is achieved.

【００２８】[0028]

【第４の実施例】次に、図７及び図８を参照して第４の
実施例を説明する。但し、この実施例のフロッピーディ
スク装置の大部分は図５と同一であるので、図７では図
５と共通する部分の多くを省き、主として変形された部
分を示す。Fourth Embodiment Next, a fourth embodiment will be described with reference to FIGS. However, since most parts of the floppy disk drive of this embodiment are the same as those in FIG. 5, many of the parts common to FIG. 5 are omitted in FIG. 7, and mainly modified parts are shown.

【００２９】図７の回路は図３の回路と同一の技術思想
に基づくものであり、図３と同一のパルス発生回路２０
ａを有している。要するに、図５のエッジ検出回路２１
を後縁検出回路２１ａとし、図８（Ｂ）の第１のモノマ
ルチバイブレータ１９の出力パルス又は図８（Ｃ）のカ
ウンタ３１の出力パルスである図８（Ｄ）に示すセレク
タ３３の出力パルスの後縁のみを検出し、第２のモノマ
ルチバイブレータ２２に送っている。この結果、第２の
モノマルチバイブレータ２２からは図８（Ｆ）に示すよ
うに図８（Ａ）の外部ステップパルスの中間に内部ステ
ップパルスが得られる。ＯＲゲート２０はＮＯＲゲート
１８と第２のモノマルチバイブレータ２２に接続されて
いるので、外部ステップパルスに内部ステップパルスを
加えて図８（Ｇ）のパルス列を形成し、図５の位相制御
回路１４に送る。図７の回路によっても図５と実質的に
同一のパルス列を得ることができるので、同一の作用効
果を有する。The circuit shown in FIG. 7 is based on the same technical concept as the circuit shown in FIG.
a. In short, the edge detection circuit 21 shown in FIG.
Is the trailing edge detection circuit 21a, and the output pulse of the selector 33 shown in FIG. 8D which is the output pulse of the first monomultivibrator 19 of FIG. 8B or the output pulse of the counter 31 of FIG. 8C. Is detected and sent to the second mono multivibrator 22. As a result, an internal step pulse is obtained from the second monomultivibrator 22 in the middle of the external step pulse of FIG. 8A as shown in FIG. 8F. Since the OR gate 20 is connected to the NOR gate 18 and the second monomultivibrator 22, the internal step pulse is added to the external step pulse to form the pulse train shown in FIG. 8G, and the phase control circuit 14 shown in FIG. Send to Since the pulse train substantially the same as that of FIG. 5 can be obtained by the circuit of FIG. 7, the same operation and effect can be obtained.

【００３０】[0030]

【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 図１及び図５において、クロックパルス発生器
２９の駆動制御をスリープ信号ライン１７で行う代り
に、破線４０で示すようにドライブセレクト信号ライン
１６を接続し、ドライブセレクト信号が駆動を示す時に
動作させてもよい。 （２） 図５において、ＮＯＴ回路３８の出力の代りに
破線４１で示すように第３のモノマルチバイブレータ２
７の出力を使用することができる。 （３） 図５及び図７において、パルス発生回路２０及
び２０ａをセレクタ３３の出力段に共通に設ける代り
に、モノマルチバイブレータ１９とカウンタ３１との出
力段に個別に設けることができる。 （４） フロッピーディスク装置に限ることなく、光デ
ィスク装置等の別の装置にも本発明を適用することがで
きる。[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) In FIG. 1 and FIG. 5, instead of controlling the drive of the clock pulse generator 29 by the sleep signal line 17, the drive select signal line 16 is connected as shown by a broken line 40, and the drive select signal indicates the drive. It may be operated at times. (2) In FIG. 5, instead of the output of the NOT circuit 38, the third monomultivibrator 2
7 outputs can be used. (3) In FIGS. 5 and 7, instead of providing the pulse generation circuits 20 and 20 a in common at the output stage of the selector 33, they can be provided individually at the output stages of the monomultivibrator 19 and the counter 31. (4) The present invention can be applied not only to a floppy disk device but also to another device such as an optical disk device.

【図面の簡単な説明】[Brief description of the drawings]

【図１】第１の実施例のフロッピーディスク装置を示す
ブロック図である。FIG. 1 is a block diagram illustrating a floppy disk device according to a first embodiment.

【図２】図１のＡ〜Ｄ点の状態を示す波形図である。FIG. 2 is a waveform diagram showing states at points A to D in FIG.

【図３】第２の実施例のフロッピーディスク装置の一部
を示すブロック図である。FIG. 3 is a block diagram showing a part of a floppy disk device according to a second embodiment.

【図４】図３のＡ〜Ｅ点の状態を示す波形図である。FIG. 4 is a waveform diagram showing a state at points A to E in FIG. 3;

【図５】第３の実施例のフロッピーディスク装置を示す
ブロック図である。FIG. 5 is a block diagram illustrating a floppy disk device according to a third embodiment.

【図６】図５のＡ〜Ｉ点の状態を示す波形図である。FIG. 6 is a waveform diagram showing a state at points A to I in FIG. 5;

【図７】第４の実施例のフロッピーディスク装置の一部
を示すブロック図である。FIG. 7 is a block diagram showing a part of a floppy disk device according to a fourth embodiment.

【図８】図７のＡ〜Ｇ点の状態を示す波形図である。FIG. 8 is a waveform chart showing states at points A to G in FIG. 7;

【符号の説明】[Explanation of symbols]

９ ステッピングモータ １９ モノマルチバイブレータ ２０ 内部ステップパルス発生回路 9 Stepping motor 19 Mono multivibrator 20 Internal step pulse generation circuit

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 外部装置から供給された外部ステップパ
ルスに基づいて内部ステップパルスを形成し、この内部
ステップパルス又はこの内部ステップパルスと外部ステ
ップパルスとの組み合せでステッピングモータを制御す
る装置であって、 外部ステップパルスを入力させるための入力手段と、 前記入力手段に接続されており、前記外部ステップパル
スに応答して所定時間幅の第１のパルスを発生するモノ
マルチバイブレータと、 前記モノマルチバイブレータに接続されており、前記第
１のパルスの少なくとも後縁に応答して前記第１のパル
スよりも幅狭の第２のパルスを発生するパルス発生手段
とを有し、前記第２のパルスを内部ステップパルスとす
ることを特徴とするステッピングモータ制御装置。An apparatus for forming an internal step pulse based on an external step pulse supplied from an external device and controlling a stepping motor by using the internal step pulse or a combination of the internal step pulse and the external step pulse. An input means for inputting an external step pulse; a mono-multivibrator connected to the input means for generating a first pulse having a predetermined time width in response to the external step pulse; Pulse generating means for generating a second pulse narrower than the first pulse in response to at least a trailing edge of the first pulse; A stepping motor control device comprising an internal step pulse. 【請求項２】 外部装置から所定の周期で供給された複
数の外部ステップパルスに基づいて前記外部ステップパ
ルスの周期の１／２の周期を有する複数の内部ステップ
パルスを形成し、この内部ステップパルスでステッピン
グモータを制御する装置であって、 外部ステップパルスを入力させるための入力手段と、 前記入力手段に接続されており、前記外部ステップパル
スの周期の１／２の時間幅を有する第１のパルスを発生
するモノマルチバイブレータと、 前記モノマルチバイブレータに接続され、前記第１のパ
ルスの前縁と後縁に同期して前記第１のパルスよりも時
間幅の短い第２のパルスを内部ステップパルスとして発
生するパルス発生手段とを有することを特徴とするステ
ッピングモータ制御装置。2. A method according to claim 1, further comprising: forming a plurality of internal step pulses based on a plurality of external step pulses supplied at a predetermined period from an external device, the plurality of internal step pulses having a period equal to half the period of the external step pulse. And an input means for inputting an external step pulse, wherein the input means is connected to the input means and has a time width of half the period of the external step pulse. A mono-multivibrator for generating a pulse; a second pulse connected to the mono-multivibrator and having a shorter time width than the first pulse in synchronization with a leading edge and a trailing edge of the first pulse; And a pulse generating means for generating a pulse. 【請求項３】 外部装置から所定の周期で供給された複
数の外部ステップパルスに基づいて複数の内部ステップ
パルスを形成し、前記外部ステップパルスと前記内部ス
テップパルスとの両方でステッピングモータを制御する
装置であって、 外部ステップパルスを入力させるため
の入力手段と、 前記入力手段に接続されており、前記外部ステップパル
スの周期の１／２の時間幅を有する第１のパルスを発生
するモノマルチバイブレータと、 前記モノマルチバイブレータに接続され、前記第１のパ
ルスの後縁に同期して前記第１のパルスよりも時間幅の
短い第２のパルスを内部ステップパルスとして発生する
パルス発生手段と、 前記入力手段と前記パルス発生手段とに接続され、前記
外部ステップパルスに前記内部ステップパルスを加えて
出力する手段とを有することを特徴とするステッピング
モータ制御装置。3. A stepping motor is formed by forming a plurality of internal step pulses based on a plurality of external step pulses supplied at a predetermined period from an external device, and using both the external step pulses and the internal step pulses. An input means for inputting an external step pulse, and a mono-multi which is connected to the input means and generates a first pulse having a time width of half the period of the external step pulse A pulse generator connected to the mono-multi vibrator and generating a second pulse having a shorter time width than the first pulse as an internal step pulse in synchronization with a trailing edge of the first pulse; Connected to the input means and the pulse generating means, and output by adding the internal step pulse to the external step pulse That the stepping motor control apparatus characterized by a means. 【請求項４】 外部装置から供給された外部ステップパ
ルスに基づいて前記外部ステップパルスの数よりも多い
数のパルスを含むパルス列を形成し、このパルス列によ
ってステッピングモータを制御する装置であって、 外部ステップパルスを入力させるための入力手段と、 前記入力手段に接続されており、前記外部ステップパル
スに応答して所定時間幅の第１のパルスを発生するモノ
マルチバイブレータと、 少なくとも前記外部ステップパルスの発生時点から所定
時間が経過するまでのステッピングモータ駆動期間は非
パワーセーブを示す信号を発生し、前記ステッピングモ
ータ駆動期間以外の一部又は全部においてパワーセーブ
を示す信号を発生するパワーセーブ信号発生手段と、 前記パワーセーブ信号発生手段に接続され、前記非パワ
ーセーブを示す信号に応答して前記パルス列におけるパ
ルスの周期よりも十分に短い周期でクロックパルスを発
生するクロックパルス発生器と、 前記入力手段と前記クロックパルス発生器とに接続され
ており、前記外部ステップパルスに応答して前記クロッ
クパルスの計数を開始することによって前記第１のパル
スの時間幅と実質的に同一の所定時間を計測するカウン
タと、 前記入力手段と前記パワーセーブ信号発生手段とに接続
されており、前記クロックパルス発生器の起動時点から
安定したクロックパルスが発生する時点までの起動期間
を示す信号を発生する起動期間信号発生手段と、 前記モノマルチバイブレータと前記カウンタと前記起動
期間信号発生手段とに接続されており、前記起動期間に
は前記第１のパルスの前縁と後縁にそれぞれ同期して前
記ステッピングモータを制御するパルスを発生し、前記
起動期間後には前記カウンタのセット時点と前記所定時
間の計測終了時点とにそれぞれ同期して前記ステッピン
グモータを制御するパルスを発生するパルス発生手段と
を有していることを特徴とするステッピングモータ制御
装置。4. An apparatus for forming a pulse train including a greater number of pulses than the number of external step pulses based on an external step pulse supplied from an external device, and controlling a stepping motor by the pulse train. Input means for inputting a step pulse, a mono-multivibrator connected to the input means and generating a first pulse having a predetermined time width in response to the external step pulse, A power save signal generating means for generating a signal indicating non-power save during a stepping motor driving period until a predetermined time elapses from the generation time, and generating a signal indicating power save during part or all of the stepping motor driving period. Connected to the power save signal generating means, A clock pulse generator configured to generate a clock pulse in a cycle sufficiently shorter than a cycle of a pulse in the pulse train in response to a signal indicating save, the clock pulse generator being connected to the input means and the clock pulse generator, A counter for measuring a predetermined time substantially equal to a time width of the first pulse by starting counting of the clock pulse in response to a step pulse; and the input means and the power save signal generating means. A start-up period signal generating means that is connected and generates a signal indicating a start-up period from a start-up time of the clock pulse generator to a time when a stable clock pulse is generated; the mono-multivibrator, the counter, and the start-up period Signal generating means, and the first pulse is connected to a leading edge and a trailing edge of the first pulse during the activation period. A pulse for controlling the stepping motor is generated in synchronization with each other, and after the start-up period, a pulse for controlling the stepping motor is generated in synchronization with the set time of the counter and the measurement end time of the predetermined time, respectively. A stepping motor control device comprising: a pulse generation unit. 【請求項５】 外部装置から供給された外部ステップパ
ルスに基づいて前記外部ステップパルスの数よりも多い
数のパルスを含むパルス列を形成し、このパルス列によ
ってステッピングモータを制御する装置であって、 外部ステップパルスを入力させるための入力手段と、 前記入力手段に接続されており、前記外部ステップパル
スに応答して所定時間幅の第１のパルスを発生するモノ
マルチバイブレータと、 少なくとも前記外部クロックパルスの発生時点から所定
時間が経過するまでのステッピングモータ駆動期間は非
パワーセーブを示す信号を発生し、前記ステッピングモ
ータ駆動期間以外の一部又は全部においてパワーセーブ
を示す信号を発生するパワーセーブ信号発生手段と、 前記パワーセーブ信号発生手段に接続され、前記非パワ
ーセーブを示す信号に応答して前記パルス列におけるパ
ルスの周期よりも十分に短い周期でクロックパルスを発
生するクロックパルス発生器と、 前記入力手段と前記クロックパルス発生器とに接続され
ており、前記外部ステップパルスに応答して前記クロッ
クパルスの計数を開始することによって前記第１のパル
スの時間幅と実質的に同一の所定時間を計測するカウン
タと、 前記入力手段と前記パワーセーブ信号発生手段とに接続
されており、前記クロックパルス発生器の起動時点から
安定したクロックパルスが発生する時点までの起動期間
を示す信号を発生する起動期間信号発生手段と、 前記モノマルチバイブレータと前記カウンタと前記起動
期間信号発生手段とに接続されており、前記起動期間に
は前記第１のパルスの後縁に同期して前記ステッピング
モータを制御するパルスを発生し、前記起動期間後には
前記カウンタの前記所定時間の計測終了時点に同期して
前記ステッピングモータを制御するパルスを発生するパ
ルス発生手段と、 前記入力手段と前記パルス発生手段とに接続されてお
り、前記外部ステップパルスに前記パルス発生手段から
発生したパルスを加えて出力する手段とを有することを
特徴とするステッピングモータ制御装置。5. An apparatus for forming a pulse train including a larger number of pulses than the number of external step pulses based on an external step pulse supplied from an external device, and controlling a stepping motor by the pulse train. An input means for inputting a step pulse; a mono-multivibrator connected to the input means for generating a first pulse having a predetermined time width in response to the external step pulse; A power save signal generating means for generating a signal indicating non-power save during a stepping motor driving period until a predetermined time elapses from the generation time, and generating a signal indicating power save during part or all of the stepping motor driving period. Connected to the power save signal generating means, A clock pulse generator configured to generate a clock pulse in a cycle sufficiently shorter than a cycle of a pulse in the pulse train in response to a signal indicating save, the clock pulse generator being connected to the input means and the clock pulse generator, A counter for measuring a predetermined time substantially equal to a time width of the first pulse by starting counting of the clock pulse in response to a step pulse; and the input means and the power save signal generating means. A start-up period signal generating means that is connected and generates a signal indicating a start-up period from a start-up time of the clock pulse generator to a time when a stable clock pulse is generated; the mono-multivibrator, the counter, and the start-up period A signal generating means, and during the start-up period, the first pulse is synchronized with a trailing edge of the first pulse. A pulse generating means for generating a pulse for controlling the stepping motor, and for generating a pulse for controlling the stepping motor in synchronization with the end of the measurement of the predetermined time of the counter after the start-up period; A stepping motor connected to the pulse generating means, and a means for adding a pulse generated from the pulse generating means to the external step pulse and outputting the added pulse.