JPH02264340A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH02264340A JPH02264340A JP1083896A JP8389689A JPH02264340A JP H02264340 A JPH02264340 A JP H02264340A JP 1083896 A JP1083896 A JP 1083896A JP 8389689 A JP8389689 A JP 8389689A JP H02264340 A JPH02264340 A JP H02264340A
- Authority
- JP
- Japan
- Prior art keywords
- program
- register
- upper limit
- lower limit
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 abstract description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 241001465754 Metazoa Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサを使用し危システムでのプ
ログラム開発においてデバッグを容易にする回路を組み
込んだマイクロプロセッサに関するものである。
ログラム開発においてデバッグを容易にする回路を組み
込んだマイクロプロセッサに関するものである。
通常、情報処理装置において、関預中のシステムをデバ
ッグするときは、プログラムの流れを１ステツプもしく
′は数ステップずつ順次実行させてハードウェアの動作
およびソフトウェアが意図した論理通りに動作している
かについて調査することＫよって行表っている。この場
合、ハードウェアが安定して動作を始めた後は、ソフト
ウェアの論理を追いかけて行くことにより、不具合を発
見することができるが、ハードウェアが安定していない
開発の初期の段階においては、ソフトウェアの意図した
通シには動作せず、実行途中からそのプログラムの動作
範囲外のメモリ領域でプログラムが実行されることがあ
る（以下プログラムの暴走と呼ぶ）。このプログラムの
暴走は、その原因を調査することは困難であり、従来で
は回路の各部での動作波形をとり、異常な動作波形を示
しているものがないか否かを調べることにより、原因の
追跡を行なっていた。
ッグするときは、プログラムの流れを１ステツプもしく
′は数ステップずつ順次実行させてハードウェアの動作
およびソフトウェアが意図した論理通りに動作している
かについて調査することＫよって行表っている。この場
合、ハードウェアが安定して動作を始めた後は、ソフト
ウェアの論理を追いかけて行くことにより、不具合を発
見することができるが、ハードウェアが安定していない
開発の初期の段階においては、ソフトウェアの意図した
通シには動作せず、実行途中からそのプログラムの動作
範囲外のメモリ領域でプログラムが実行されることがあ
る（以下プログラムの暴走と呼ぶ）。このプログラムの
暴走は、その原因を調査することは困難であり、従来で
は回路の各部での動作波形をとり、異常な動作波形を示
しているものがないか否かを調べることにより、原因の
追跡を行なっていた。
しかし表から、前述した従来の方法では、異常波形を捕
えることは偶然に近いことおよび小型システムで最近極
めて多く用いられるようになつ九マイクロプロセッサを
使用したシステムにおいてプロセッサの内部を調査する
ことができないため、前記プログラムの暴走の原因を突
き止めることは極めて困難であつ九。
えることは偶然に近いことおよび小型システムで最近極
めて多く用いられるようになつ九マイクロプロセッサを
使用したシステムにおいてプロセッサの内部を調査する
ことができないため、前記プログラムの暴走の原因を突
き止めることは極めて困難であつ九。
（課題を解決する九めの手段〕
このような課題を解決するために本発明は、内部にプロ
グラムの動作範囲の上限、下限を示す上限、下限境界レ
ジスタと、この上限、下限境界レジスタの内容とプログ
ラム実行アドレスを有するプログラムカウンタの内容と
を常時比較する比較回路と、プログラムの実行途中に上
限、下限境界レジスタで示された動作範囲を逸脱したと
きに外部にその状態を示す信号を出力する信号端子と、
動作範囲を逸脱したときにプログラムの実行を中止し予
め設定されているプログラムを実行する手段とを有して
いる。
グラムの動作範囲の上限、下限を示す上限、下限境界レ
ジスタと、この上限、下限境界レジスタの内容とプログ
ラム実行アドレスを有するプログラムカウンタの内容と
を常時比較する比較回路と、プログラムの実行途中に上
限、下限境界レジスタで示された動作範囲を逸脱したと
きに外部にその状態を示す信号を出力する信号端子と、
動作範囲を逸脱したときにプログラムの実行を中止し予
め設定されているプログラムを実行する手段とを有して
いる。
本発明においては、信号端子から信号が出力さ、れると
、プログラムの暴走が検出される。
、プログラムの暴走が検出される。
次に本発明にりいて図面を参照して説明する。
図は本発明の一実施例を示すブロック図である。
同図において、１はマイクロプロセッサ内での演算実行
などに使用される複数のレジスタから構成されるレジス
タファイル、２は演算を実行する演算回路、３はプログ
ラムの上限値を有する上限境界レジスタ、４はプログラ
ムの下限値を有する下限境界レジスタ、５はプログラム
実行アドレスを有するプログラムカウンタ、６はプログ
ラムカウンタ５の値と上限、下限境界レジスタ３，４の
値とを比較する比較回路、７はプログラムの実行順を制
御するシーケンサ、８はプログラムが境界を越したこと
を外部に通知する信号を出力する信号端子、１１はマイ
クロプロセッサ内でデータを伝送するローカルデータバ
スである。
などに使用される複数のレジスタから構成されるレジス
タファイル、２は演算を実行する演算回路、３はプログ
ラムの上限値を有する上限境界レジスタ、４はプログラ
ムの下限値を有する下限境界レジスタ、５はプログラム
実行アドレスを有するプログラムカウンタ、６はプログ
ラムカウンタ５の値と上限、下限境界レジスタ３，４の
値とを比較する比較回路、７はプログラムの実行順を制
御するシーケンサ、８はプログラムが境界を越したこと
を外部に通知する信号を出力する信号端子、１１はマイ
クロプロセッサ内でデータを伝送するローカルデータバ
スである。
次に仁のように構成されたマイクロプロセッサを使用し
てデバッグするときの手法について説明する。
てデバッグするときの手法について説明する。
まず、初期状態において、上限境界レジスタ３にはシス
テム内のメモリの最大値が、また下限境界レジスタ４に
はシステム内のメモリの最小値がそれぞれ書き込まれて
いる。さらに比較回路６は、プログラムカウンタ５の値
との比較を実行しないように設定されている。次に実行
を開始するとき、プログラムは最初に自己の動作する範
囲の上限を上限境界レジスタ３に、その下限を下限境界
レジスタ４にそれぞれ書き込んだ後、比較回路６による
比較機能を開始するように設定する。この設定が実施さ
れた後、比較回路６は常時プログラムカウンタ５と上限
、下限境界レジスタ３．４との内容を比較する。そして
、プログラムカウンタ５の値が上限、下限境界レジスタ
３，４の示す範囲を越えたとき、比較回路６は信号端子
８を通して外部に状況を知らせる信号を出力すると同時
にシーケンサＴにこの状況を知らせた後、比較回路６の
機能を停止させる。シーケンサＴは境界を越えたことが
通知されたとき、予め定められている特別な値をプログ
ラムカウンタ５に設定し、その後は特別なプログラムの
実行が開始される。
テム内のメモリの最大値が、また下限境界レジスタ４に
はシステム内のメモリの最小値がそれぞれ書き込まれて
いる。さらに比較回路６は、プログラムカウンタ５の値
との比較を実行しないように設定されている。次に実行
を開始するとき、プログラムは最初に自己の動作する範
囲の上限を上限境界レジスタ３に、その下限を下限境界
レジスタ４にそれぞれ書き込んだ後、比較回路６による
比較機能を開始するように設定する。この設定が実施さ
れた後、比較回路６は常時プログラムカウンタ５と上限
、下限境界レジスタ３．４との内容を比較する。そして
、プログラムカウンタ５の値が上限、下限境界レジスタ
３，４の示す範囲を越えたとき、比較回路６は信号端子
８を通して外部に状況を知らせる信号を出力すると同時
にシーケンサＴにこの状況を知らせた後、比較回路６の
機能を停止させる。シーケンサＴは境界を越えたことが
通知されたとき、予め定められている特別な値をプログ
ラムカウンタ５に設定し、その後は特別なプログラムの
実行が開始される。
以上説明したように本発明は、動作するプログラムの範
囲を示す上限、下限境界レジスタを設け、この上限、下
限境界レジスタの内容とプログラムカウンタの内容とを
常時比較するようＫＬ、プログラムの動作範囲が設定さ
れた範囲を越えたとき、外部から知ることができるよう
に構成したことにより、プログラムの暴走を知ることが
でき ７％ −ドクエアの動作とプログラムのデバッグ
とが容易にできるという極めて優れた効果が得られる。
囲を示す上限、下限境界レジスタを設け、この上限、下
限境界レジスタの内容とプログラムカウンタの内容とを
常時比較するようＫＬ、プログラムの動作範囲が設定さ
れた範囲を越えたとき、外部から知ることができるよう
に構成したことにより、プログラムの暴走を知ることが
でき ７％ −ドクエアの動作とプログラムのデバッグ
とが容易にできるという極めて優れた効果が得られる。
【図面の簡単な説明】
図は本発明の一実施例によるマイクロプロセッサの構成
を示すブロック図である。 １・・・・レジスタファイル、２・・・・演算回路、３
・・・・上限境界レジスタ、４・・・・下限境界レジス
タ、５・・・・プログラムカウンタ、 ・比較回路、 ・シーケンサ ・信号端子、 ０−カルデー タバス
を示すブロック図である。 １・・・・レジスタファイル、２・・・・演算回路、３
・・・・上限境界レジスタ、４・・・・下限境界レジス
タ、５・・・・プログラムカウンタ、 ・比較回路、 ・シーケンサ ・信号端子、 ０−カルデー タバス
Claims (1)
- プログラムの実行範囲の上限を示す上限境界レジスタと
、前記プログラムの実行範囲の下限を示す下限境界レジ
スタと、前記上限、下限境界レジスタの内容とプログラ
ム実行アドレスを有するプログラムカウンタの値とを比
較する比較回路と、前記プログラムの実行途中に上限、
下限境界レジスタで示された実行範囲を逸脱したときに
外部にその状態を示す信号を出力する信号端子と、前記
実行範囲を逸脱したときにプログラムの実行を中止し予
め設定されているプログラムを実行させる手段とを備え
たことを特徴とするマイクロプロセッサ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1083896A JPH02264340A (ja) | 1989-04-04 | 1989-04-04 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1083896A JPH02264340A (ja) | 1989-04-04 | 1989-04-04 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02264340A true JPH02264340A (ja) | 1990-10-29 |
Family
ID=13815394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1083896A Pending JPH02264340A (ja) | 1989-04-04 | 1989-04-04 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02264340A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123440U (ja) * | 1991-04-20 | 1992-11-09 | 日本電気アイシーマイコンシステム株式会社 | マイクロコンピユータ |
| JPH05173840A (ja) * | 1991-12-20 | 1993-07-13 | Nec Corp | マイクロコンピュータ |
| JPH06309192A (ja) * | 1993-04-23 | 1994-11-04 | Nec Corp | 周辺制御装置 |
-
1989
- 1989-04-04 JP JP1083896A patent/JPH02264340A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123440U (ja) * | 1991-04-20 | 1992-11-09 | 日本電気アイシーマイコンシステム株式会社 | マイクロコンピユータ |
| JPH05173840A (ja) * | 1991-12-20 | 1993-07-13 | Nec Corp | マイクロコンピュータ |
| JPH06309192A (ja) * | 1993-04-23 | 1994-11-04 | Nec Corp | 周辺制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0702297B1 (en) | A data processor with breakpoint circuit | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| JPH02264340A (ja) | マイクロプロセッサ | |
| JPH04262426A (ja) | マイクロプロセッサ | |
| JPH074669Y2 (ja) | 割込要求処理回路 | |
| JPH10240571A (ja) | アドレストレース回路 | |
| JP2760067B2 (ja) | エミュレーションシステム | |
| JPH02264339A (ja) | 情報処理装置 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPH03119449A (ja) | 計算装置 | |
| JPS63124143A (ja) | 情報処理装置 | |
| JPS62197834A (ja) | マイクロプログラム制御装置 | |
| JPH0272457A (ja) | データ転送装置 | |
| JPH04262430A (ja) | マイクロプロセッサ | |
| JPS6091458A (ja) | マイクロプロセツサのプログラムデバツグ装置 | |
| JPH04170687A (ja) | マイクロコンピュータ | |
| JPS62100845A (ja) | 情報処理装置の試験方式 | |
| JPH04107748A (ja) | マイクロコンピュータ | |
| JPS63143636A (ja) | ブレ−クポイント制御装置 | |
| JPS5835289B2 (ja) | 制御プログラム処理監視機能をもつデ−タ処理装置 | |
| JPH0782447B2 (ja) | Ｄｍａデータ転送制御装置 | |
| JPS63197247A (ja) | マイクロプログラム制御装置 | |
| JPH07152605A (ja) | エミュレータ | |
| JPH03127131A (ja) | シーケンサ診断制御方式 | |
| JPH0782407B2 (ja) | マイクロプロセッサのリセット処理方法 |