JPH02188025A

JPH02188025A - ラインドライバ

Info

Publication number: JPH02188025A
Application number: JP1008007A
Authority: JP
Inventors: Jun Ishii; 純石井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-01-17
Filing date: 1989-01-17
Publication date: 1990-07-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明はラインドライバに関するもので、特に３値ロジ
ツクレベルを有するＩ　ＳＤＮ（Ｉｎｔｅｇｒａｔｅｄ
　５ｅｒｖｉｃｅｓ　Ｄｉｇｉｔａｌ　Ｎｅｔｗｏｒｋ
）に使用されるものである。

（従来の技術）従来のｌ５ＤＮ用ラインドライバを第３図に示す。以下
、同図を参照しながらその動作について説明する。

最初に、トランジスタＱＩ　　Ｑ２及びＱ３のベース電
位ｖＭ、ｖＬ及びＶ□がロジック的にそれぞれ低レベル
（以下ｒＬＪと略記する。）、Ｌ及び高レベル（以下ｒ
ＨＪと略記する。）の場合、トランジスタＱ１、Ｑ２及
びＱ３からなる差動対のうちトランジスタＱ３のみが導
通する。トランジスタＱ３の導通によりトランジスタＱ
４　、Ｑ６及びＱ７が順次導通し、電源ＶＣＣからトラ
ンジスタＱ４及びＱ６を通して接地点ＧＮＤへ電流が流
れる。また、カレントミラーの作用によりトランジスタ
Ｑ７が電流を吸い込む。一方、トランジスタＱ９は非導
通であり、これに電流が流れることはないが、トランジ
スタＱ８にはトランジスタＱ７が吸い込む電流の一部が
流れる。また、トランジスタＱ７が吸い込む大部分の電
流はトランジスタＱ５に流れる。トランジスタＱ５とト
ランジスタＱ８との電流の割合いは負荷としてのライン
トランスＬによって変化し、このライントランスＬの一
次側には結果として電流ＩＬＩが流れる。

次に、ベース電位ＶＭ、ＶＬ及びＶ、がロジック的にそ
れぞれＨ，Ｌ及びＬの場合、トランジスタＱ１が導通し
、トランジスタＱ２及びＱ３が非導通となる。従って、
トランジスタＱ４及びＱ、は非導通となるので、ライン
トランスＬの一次側に電流が流れることはない。

最後に、ベース電位ＶＭ、Ｖ、及びＶ□がロジック的に
それぞれり、Ｈ及びＬの場合、トランジスタＱ２のみが
導通する。この場合は、最初に説明したベース電位Ｖ　
Ｍ　ｓ　Ｖ　Ｌ及びｖＨがロジック的にそれぞれり、Ｌ
及びＨのときと逆である。

具体的には、トランジスタＱ９の導通によりトランジス
タＱ１を及びＱｔｏが導通し、電源ＶＣＣからトランジ
スタＱ９及びＱｌｌを通して接地点ＧＮＤへ電流が流れ
る。また、カレントミラーの作用によりトランジスタＱ
１ｏが電流を吸い込む。

従って、ライントランスＬの一次側には最初の電流ＩＬ
Ｉと同じ量で方向が逆の電流ＩＬ２が流れる。

この結果、ライントランスＬの２次側の負荷ＲＬには第
４図に示すような３値論理波形が得られる。

しかしながら、このような回路には次のような欠点があ
る。

トランジスタＱ４及びＱ９はｐｎｐ型トランジスタであ
るため、周波数特性が悪く高速動作ができない。また、
トランジスタＱ４及びＱ９の電流増幅率βのバラツキに
より、並びに温度変化によるトランジスタＱ４及びＱ９
のベース・エミッタ間電圧ＶＢＨの変動により、ここを
流れる電流のバラツキや変動が生じる。従って、これら
電流のバラツキや変動は出力の振幅の変化となり、ｌ５
ＤＮの規格から外れる可能性があり不都合である。（こ
のような回路の例として“昭和６１年度電子通信学会総
合全国大会“　ｌ５ＤＮユーザ／網インタフエースにお
けるドライバ回路の一検討。

９−４２ページがある。）（発明が解決しようとする課題）このように、従来は、回路の構成にｐｎｐ型トランジス
タを使用していたため、周波数特性が悪く、また、この
トランジスタの電流のバラツキや変動が出力の振幅の変
化となり、ｌ５ＤＮの規格から外れる欠点があった。

よって、本発明の目的は、周波数特性の改善及び出力電
流のバラツキや温度変化によるＶ［ｌＨの変動の防止を
達成することのできるラインドライバを提供することで
ある。

［発明の構成］（課題を解決するための手段）上記目的を達成するために、本発明のラインドライバは
、各々エミッタが共通接続され差動対を構成する第１、
第２及び第３のｎｐｎ型トランジスタと、その接続点に
接続される前記差動対の共通定電流源と、エミッタが前
記第２のトランジスタのコレクタ及びライントランスの
一次巻線の一端に接続される第４のｎｐｎ型トランジス
タと、エミッタが前記第３のトランジスタのコレクタ及
びライントランスの一次巻線の他端に接続される第５の
ｎｐｎ型トランジスタと、前記第１のトランジスタのベ
ースに接続される第１の入力端子と、前記第２のトラン
ジスタのベース及び第１のインバータを介して前記第４
のトランジスタのベースに接続される第２の入力端子と
、前記第３のトランジスタのベース及び第２のインバー
タを介して前記第５のトランジスタのベースに接続され
る第３の入力端子と、前記第１、第４及び第５のトラン
ジスタのコレクタに接続される第１の電位供給源と、前
記共通定電流源に接続される第２の電位供給源とを有し
ている。

また、前記第１、第２及び第３の入力端子にロジック信
号を印加することにより、ロジックレベルが高レベル、
低レベル又は中間レベルに対応する出力をライントラン
スを介して得ることができる。

さらに、前記第１の入力端子に印加するロジック信号は
常に一定電位として、これを３値ロジツクレベルの中間
レベルに対応させてもよい。

（作　用）このような回路構成によれば、ｎｐｎ型トランジスタの
みを使用することにより、周波数特性の改善が達成でき
る。また、トランジスタの出力電流のバラツキや温度変
化による電流変化も少なくなる。

（実施例）以下、図面を参照して本発明の一実施例を詳細に説明す
る。

第１図は本発明ラインドライバを示すものである。ｎｐ
ｎ型トランジスタ　１．２及び３は差動対を構成してお
り、その動作電流はトランジスタ１、　２及び３のエミ
ッタに共通して接続された定電流源４で決定する。トラ
ンジスタ　２のコレクタはｎｐｎ型トランジスタ　５の
エミッタに接続され、その接続点はライントランスＬの
一次巻線６の一端に接続されている。トランジスタ　３
のコレクタはｎｐｎ型トランジスタ　７のエミッタに接
続され、その接続点はライントランスＬの一次巻線Ｂの
他端に接続されている。ライントランスＬの二次巻線８
には回線とこれに接続される端末とを擬したいわゆるダ
ミーロードとしての抵抗９が接続されている。そして、
入力端子１０がトランジスタ　ｌのベースに接続されて
いる。また、入力端子１１がトランジスタ　３のベース
及びインバータ１２を介してトランジスタ　７のベース
に接続されている。さらに、入力端子１３がトランジス
タ　２のベース及びインバータ１４を介してトランジス
タ　５のベースに接続されている。トランジスタ　１．
　５及び７のコレクタは電１１Ｖｃｃに接続されている
。定電流［４の他端は接地点ＧＮＤに接続されている。

なお、インバータ１２及び１４の構成はバイポーラでも
ＣＭＯ８でも構わないが、高速動作の必要がある。例え
ば、ｎｐｎ型トランジスター段によるインバータで充分
である。また、トランジスタ５及び７はそれぞれインバ
ータ１４及び１２で駆動されており、動作としてはエミ
ッタフォロアである。

さらに、出力の３値ロジツクレベルに対応するロジック
信号として、入力端子１Ｏ１１１及び１３のベースにそ
れぞれｖＭ、Ｖし及びＶ　ＩＩが印加される。

次に、前記ラインドライバの動作について同図を参照し
ながら説明する。なお、トランジスタ！、２及び３のベ
ース電位はそれぞれｖＭｌＶＬ及びｖＨとする。

最初に、ベース電位ｖＭ％ｖＬ及びｖＨがロジック的に
各々Ｌ、Ｌ及びＨの場合、トランジスタ　２がオンして
トランジスタ　ｌ及び３はオフとなる。故に、トランジ
スタ　２には電流ｉｏが流れる。

一方、インバータ１４及び１２の出力レベルはロジック
的に各々Ｌ及びＨであるため、トランジスタ５はオフ、
トランジスタ　７はオンとなる。従って、トランジスタ
　２が吸い込む電流１ｏは、電源ＶＣＣからトランジス
タ　７を経由してライントランスＬの一次巻線Ｂから得
られる。すなわち、この電流Ｉ。がライントランスＬの
一次巻線６を流れる電流ｌＬとなる。

次に、ベース電位ｖＭ、■Ｌ及びＶ。がロジック的に各
々Ｈ，Ｌ及びＬの場合、トランジスタＩがオンしてトラ
ンジスタ　２及び３はオフとなる。

故に、電源ＶＣＣからトランジスタ　ｌを介して接地点
ＧＮＤへ電流ＩＯが流れるため、ライントランスＬの一
次巻線６に電流が流れることはない。

最後に、ベース電位Ｖ　Ｍ　ｓ　Ｖ　Ｌ及びＶ。がロジ
ック的に各々ＬＳＩ及びＬの場合、トランジスタ　３が
オンしてトランジスタ　ｌ及び２はオフとなる。故に、
トランジスタ　３には電流ＩＯが流れる。

一方、インバータ１４及び１２の出力レベルはロジック
的に各々Ｈ及びＬであるため、トランジスタ５はオン、
トランジスタ　７はオフとなる。従って、トランジスタ
　３が吸い込む電流！０は、電源Ｖｔ？Ｃからトランジ
スタ　５を経由してライントランスＬの一次巻線Ｂから
得られる。すなわち、ライントランスＬの一次巻線６を
流れる電流ＩＬは、最初の場合と同じ量の電流ＩＯで、
これと方向が逆の電流となる。

この結果、ライントランスＬの２次側の負荷ＲＬには、
従来と同様の第４図に示すような３値論理波形が得られ
る。

第２図は、前記ラインドライバのインバータ１４及び１
２を具体的に実現したものである。以下、同図を参照し
ながら説明する。

インバータ１４及び１２はそれぞれｎｐｎ型）ランジス
タｌＢ及び１７で構成されており、回路動作の高速性を
達成している。ｎｐｎ型トランジスタ１Ｂ。

１７及び１８で差動対が構成されており、その動作電流
はトランジスタ１８．１７及び１８のエミッタに共通し
て接続された定電流源１９で決定する。定電流源１９の
他端は接地点ＧＮＤに接続されている。トランジスタ１
Ｂ及び１７のコレクタはそれぞれ抵抗２０及び２１を介
して電源ＶＣＣに接続されている。なお、トランジスタ
１６及び１７のベースが入力となリコレクタが出力とな
っている。また、トランジスタ１８のベースには定電圧
源２２が接続されている。

ところで、前記ラインドライバにおいて、トランジスタ
　ｌのベースには常に一定電位を与えて、これを出力の
中間レベルに対応させることができる。この場合は、出
力の３値ロジツクレベルのうち高レベル又は低レベルに
対応するロジック信号を各々トランジスタ　２及び３の
ベースに印加すればよい。

［発明の効果］以上、説明したように本発明のラインドライバによれば
次のような効果を奏する。

全てｎｐｎ型トランジスタにょリロ路を構成しているの
で高速性を損うことがなく、周波数特性を敗訴すること
ができる。また、ｎｐｎ型トランジスタの電流増幅率β
の絶対値が高いため、そのバラツキが問題となることが
ない。さらに、本質的にスイッチである各々のトランジ
スタは温度特性をもたない。

【図面の簡単な説明】

第１図は本発明の一実施例に係わるラインドライバを示
す回路図、第２図は前記第１図におけるインバータの一
例を示す回路図、第３図は従来のラインドライバを示す
回路図、第４図は前記第３図のラインドライバの動作を
示すタイミング図である。１〜３．　５．　７・・・ｎｐｎ型トランジスタ、４・
・・定電流源、１２．１４・・・インバータ、Ｇ・・・
−次巻線、８・・・二次巻線、９・・・抵抗、１０．１
１．１３・・・入力端子、ＶＣＣ・・・？８源、ＧＮＤ
・・・接地点。出願人代理人　弁理士　鈴江武彦第図第３図

Claims

【特許請求の範囲】

（１）ライントランスを介して回線をドライブするライ
ンドライバにおいて、各々エミッタが共通接続され差動
対を構成する第１、第２及び第３のｎｐｎ型トランジス
タと、その接続点に接続される前記差動対の共通定電流
源と、エミッタが前記第２のトランジスタのコレクタ及
びライントランスの一次巻線の一端に接続される第４の
ｎｐｎ型トランジスタと、エミッタが前記第３のトラン
ジスタのコレクタ及びライントランスの一次巻線の他端
に接続される、第５のｎｐｎ型トランジスタと、前記第
１のトランジスタのベースに接続される第１の入力端子
と、前記第２のトランジスタのベース及び第１のインバ
ータを介して前記第４のトランジスタのベースに接続さ
れる第２の入力端子と、前記第３のトランジスタのベー
ス及び第２のインバータを介して前記第５のトランジス
タのベースに接続される第３の入力端子と、前記第１、
第４及び第５のトランジスタのコレクタに接続される第
１の電位供給源と、前記共通定電流源に接続される第２
の電位供給源とを具備することを特徴とするラインドラ
イバ。
（２）前記第１、第２及び第３の入力端子に出力のロジ
ックレベルが高レベル、低レベル又は中間レベルに対応
するロジック信号を印加することを特徴とする請求項１
記載のラインドライバ。
（３）前記第１の入力端子に出力のロジックレベルが中
間レベルに対応する一定電位を与え、前記第２及び第３
の入力端子に出力のロジックレベルが高レベル又は低レ
ベルに対応するロジック信号を印加することを特徴とす
る請求項１記載のラインドライバ。