JPH04127602A - オペアンプの出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、過電流保護回路を有するオペアンプの出力回
路に関し、特にその特性を改善したオペアンプの出力回
路に関する。

（従来の技術） オペアンプはアナロク電子計算機の演算要素として用い
られる増幅器である。二のオペアンプに動作中に過電流
か流れて破壊するのを防止するために、過電流保護回路
を設けている。第３図は従来用いられている過電流保護
回路を付加したオペアンプの出力回路の一例を示す図で
ある。図において、ＮＰＮ　トランジスタＱ１のエミッ
タとＮＰＮ　ｈランジスタＱ２のコレクタとは抵抗Ｒ１
を介して接続されており、トランジスタＱ２のエミッタ
は抵抗Ｒ２を介して電源Ｖ。に接続されている。

又、エミッタか抵抗Ｒ３を介して電源Ｖ。Ｃに接続され
ているＰＮＰ　トランジスタＱ３のコレクタは抵抗Ｒ４
を介してＰＮＰトランジスタＱ４のエミッタに接続され
ており、トランジスタＱ４のコレクタはＶＥＥに接続さ
れいる。電圧Ｖ１１Ｖ２は定電流源トランジスタＱ１１
Ｑ２のバイアス電圧としてベースに供給されている。又
、入力端子１はトランジスタＱ１１Ｑ４のベースに接続
されている。

ＮＰＮ　ｌ−ランジスタＱ、のコレクタはＶＣＣに接続
され、エミッタは抵抗Ｒ９を介して出力端子２に接続さ
れ、ＰＮＰトランンスタＱ６のエミッタは抵抗Ｒ６を介
して出力端子２に接続され、コレクタは■５Ｅに接続さ
れいる。又、トランジスタＱ３のコレクタとトランジス
タＱ５のベースとは接続されており、トランジスタＱ２
のコレクタとトランジスタＱ６のベースとは接続されて
いる。

ＮＰＮ　Ｉ−ランジスタＱ７のコレクタはトランジスタ
Ｑ３のコレクタとトランジスタＱ５のベースに、エミッ
タは出力端子２に、ベースはトランジスタＱ、のエミッ
タに接続されている。トランジスタＱ８のエミッタは出
力端子２に、ベースはトランジスタＱ６のエミッタに、
コレクタはトランジスタＱ６のベースと、トランジスタ
Ｑ２のコレクタに接続されている。トランジスタＱ＋”
Ｑ６及び抵抗Ｒ４〜Ｒ６はプッンユプル増幅器としての
オペアンプを構成しており、トランジスタＱ７Ｑ８と抵
抗Ｒ１，Ｒ６は過電流保護回路として動作している。

次に、このオペアンプの動作を説明する。入力端子１に
入力信号が無いときにトランジスタＱ３とトランジスタ
Ｑ２はベースに人力されているバイアス電圧■１とＶ２
によりオンになっている。

トランジスタＱ３のコレクタ電流ＩＣ３はトランジスタ
Ｑ４のエミッタ電流を供給すると共に、トランジスタＱ
、のベース電流として人力され、トランジスタＱ、のエ
ミッタ電流ＩＥ’ｉを流すことにより抵抗Ｒ５に電流■
。を流す。トランジスタＱ２も同様にコレクタ電１ｙｌ
ｔｌｃ２はトランジスタＱ１のエミッタ電流を供給する
と共に、トランジスタＱ６のベース電流として入力され
、トランジスタＱ６のエミッタ電流ＩＥ６を流すことに
より抵抗Ｒ６に電流■。を流す。この時点ては抵抗Ｒ５
，Ｒ６を流れる電流は等しく出力端子２における出力電
流は０である。

次に、入力端子１に信号か人力された場合について説明
する。トランジスタＱ１１Ｑ４はトランジスタＱ２．Ｑ
Ｂによって一定電流でバイアスされているのでそのペー
スエミッタ間電圧ＶＢＥは一定（０，７Ｖ）である。更
に、トランジスタＱ、。

Ｑ６のどちらかには必ずコレクタ電流が流れるため、ト
ランジスタＱ９．Ｑ６のどちらかのベースエミッタ間電
圧ＶＢＥはほぼ０．　７Ｖ　（ＶＢＨの典型値）になる
。従って入力端子１と出力端子２はほぼ同電位となり、
出力端子２の電位と負荷に応した電流が出力端子２に現
れる。

今、入力信号の正のサイクルにおいて、過電流か流れる
と、Ｒ９を流れる電流Ｉ。が大きくなり、ＩｏＲ１≧０
，４■になるとトランジスタＱ７のベース−エミッタ電
圧が高くなるため、トランジスタＱ７かオンとなり、ト
ランジスタＱ、のべ−スミ流をトランジスタＱ７のコレ
クタ電流が引き抜くようになり、トランジスタＱ５のエ
ミッタ電流か減少しＩ。の増加を妨げる。Ｉｏか増えて
、ＩｏＲ１＝０．７Ｖ　（トランジスタのペースエミッ
タ間電圧ＶＢ。の典型値）を満足する値となると、トラ
ンジスタＱ７は完全なオン状態となり、トランジスタＱ
５のベース電流が最小値となってトランジスタＱ、のエ
ミッタ電流は最小値となり、出力電流がこの値に制限さ
れる。人力信号の負のサイクルにも同様に動作する。

（発明が解決しようとする課題） ところで、過電流保護回路はトランジスタＱ７゜Ｑ８の
ＶＢＢを基準にして最大電流を設定するので、最大電流
の温度依存性が−０，３％／℃程度となり大きいという
問題点かある。又、過電流保護機能か働き始めてから完
全に制限するまでの遷移区間が大きい。この状態を第４
図に示しである。図は負荷抵抗と出力電流の関係曲線で
ある。図で明らかなように温度変化による出力電流の変
動は大きく、又、遷移区間か長い。遷移区間では増幅器
の出力インピーダンスか増大しており、周波数特性やり
ニアリティの劣化を牛しる。又、抵抗Ｒ９Ｒ６の抵抗値
か大きいと、出力電流■。の僅かな増加によりトランジ
スタＱ７．Ｑ８のベース電圧か上昇して過電流保護機能
か動作するので、抵抗Ｒ６，Ｒ６を大きくすることがで
きず、１００Ω以下にする必要か生し、低抵抗の使えな
いプロセスではこの保護回路は使えない。

本発明は上記の点に鑑みてなされたちのて、その目的は
、設定最大電流まで出力インピーダンスの低いオペアン
プの出力回路を実現することにある。

又、他の目的は、設定された最大電流における温度係数
の小さいオペアンプの出力回路を実現することにある。

更に他の目的は低抵抗の使用ができないプロセスでも過
電流保護機能を有するオペアンプの出力回路を実現する
ことにある。

（課題を解決するための手段） 前記の課題を解決する本発明は、入力信号用トランジス
タとして働く第１のトランジスタと第２のトランジスタ
と、一定のバイアス電圧かベースに与えられていて定電
流源用トランジスタとして働く第３のトランジスタと第
４のトランジスタと、出力用トランジスタである第５の
トランジスタと第６のトランジスタとを具備するオペア
ンプの出力回路において、前記第３のトランジスタのエ
ミッタとそのエミッタが並列に接続され、前記第３のト
ランジスタとカレントスイッチを構成する第７のトラン
ジスタと、前記第４のトランジスタのエミッタとそのエ
ミッタが並列に接続され、前記′！Ｊ４のトランジスタ
とカレントスイッチを構成する第８のトランジスタと、
前記第３のトランジスタのコレクタ及び前記第２のトラ
ンジスタのエミッタの接続部にそのベースが接続され、
コレクタが前記第７のトランジスタのベースに接続され
ると共に出力電流検出用抵抗を経てＶＣＣに接続され、
そのベースとエミッタが出力用トランジスタである前記
第５のトランジスタと並列に接続され、エミッタが出力
端子に接続されていて、前記第５のトランジスタのＩｓ
よりも小さな値のＩＳ値を有する出力電流検出用の第９
のトランジスタと、前記第４のトランジスタのコレクタ
及び第１のトランジスタのエミッタの接続部にそのベー
スが接続され、コレクタが前記第８のトランジスタのベ
ースと出力電流検出用抵抗を経てＶＥ巳に接続され、そ
のベースとエミッタか出力トランジスタである前記第６
のトランジスタと並列に接続され、エミッタが出力端子
に接続されていて、前記第６のトランジスタの１５より
も小さな値の１５値を有する出力電流検出用の第１０の
トランジスタとを具備することを特徴とするものである
。

（作用） 入力信号の正のサイクルにおいて、出力電流が第５のト
ランジスタにより供給される。出力電流が過電流になる
と第９のトランジスタのコレクタ電流が増加してコレク
タ電圧が低下する。そのため第７のトランジスタのベー
ス電圧が下って第３のトランジスタと切り替って第３の
トランジスタをオフとし、第５のトランジスタに供給し
ているベース電流を断って、出力用トランジスタである
第５のトランジスタをオフにして過電流を防１に、する
。

（実施例） 以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図は本発明の一実施例の回路図である。図において
、第３図と同等の部分には同一の符号を付しである。従
ってトランジスタＱ１〜Ｑ６及び抵抗Ｒ２，Ｒ３は従来
のプッシュプル増幅器としてのオペアンプである。図中
Ｑ、はそのベースとエミッタを出力用トランジスタであ
るＮＰＮ　ｌ−ランジスタＱ、のベースとエミッタに並
列に接続した出力電流検出用ＮＰＮ　トランジスタ、Ｑ
　ｔｏはそのベースとエミッタを出力用トランジスタで
あるＰＮＰ　トランジスタＱ６のベースとエミッタに並
列に接続した出力電流検出用であるＰＮＰ　トランジス
タである。トランジスタＱ、とトランジスタＱ、のベー
スはトランジスタＱ３のコレクタとトランジスタＱ４の
エミッタに接続され、トランジスタＱ６とトランジスタ
Ｑｌｌ’ｌのベースはトラン７スタＱ２のコレクタとト
ランジスタＱ１のエミッタに接続されている。又、トラ
ンジスタＱ９とＱｌｏのＩ、はトランジスタＱ、とＱｌ
、のＩｓよりも小さいものとする。トランジスタＱ１１
はエミッタかトランジスタＱ４の定電流源として動作す
るトランジスタＱ３のエミッタに接続され、抵抗Ｒ３を
介してＶＣＣに接続されており、コレクタかＶＥＥに接
続され、ベースかトランジスタＱ、のコレクタに接続さ
れているトラン７スタて、そのベースは抵抗Ｒ７を介し
てＶ。Ｃに接続されている。

トランジスタＱ　１２はエミッタがトランジスタＱの定
電流源として動作するトランジスタＱ２のエミッタに接
続され抵抗Ｒ２を介してＶＥＲに接続されており、コレ
クタがＶｃｃに、ベースがトランジスタＱ　ｔｏのコレ
クタに接続されているトランジスタて、そのベースは抵
抗Ｒ８を介してＶＥＲに接続されている。

次に上記のように構成された実施例の動作を説明する。

第１図の実施例は入力信号の正のサイクルと負のサイク
ルにおいてその動作は相補的に行われるので正のサイク
ルのみについて説明する。従来例の第３図で説明した部
分の動作は同じなので省略して、本実施例に特異な部分
の動作のみを説明する。

入力端子］に入力される信号の正のサイクルにおいて、
出力端子２から正電流が出力される場合、トランジスタ
Ｑ、のコレクタ電流がある設定値を超えないように設計
されている。今、トランジスタＱ、の飽和電流ＩＳ５と
トランジスタＱ９の飽和電流ＩＳ９の比をａ（ａ）］５
）とする。

］ＩＳ．−ａＩｓ９　　　　　　　　　　−　（１）ト
ランジスタＱ、とトランジスタＱ５はＶＢＥか同しなの
て、コレクタ電流ＩＣ９とＩＣ９の比はａになる。即ち
、 Ｉ　ｃｑ−ａ　Ｉ　ｃ９　　　　　　　　　　　−　（
２）トランジスタＱ、のコレクタ電位Ｖ３は次式で与え
られる。

・・・　（３） （３）式から明らかなように１゜、か大きくなるとＶ３
は小さくなる。

トランジスタＱ３とトランジスタＱｚから成るカレント
スイッチにおいて、そのスレショルドはバイアス電圧■
１てあって、通常の状態ではトランジスタＱ３かオンで
トランジスタＣｈ＋かオフになっているが、（３）式で
分るようにＩＣ’ｉか増えると■、か低下し、次式のよ
うな関係になる。

Ｖ３−Ｖ、　　　　　　　　　　　　　・・・（４）（
３）式、（４）式から Ｖ　　＝Ｖｃｃ　　　　　　ＩＣ５−（５）■　が（５
）式の電圧値になった時、トランジスタＱ３とトランジ
スタＱ　＋１から成るカレントスイッチか切り替わり、
トランジスタＱ３がオフ、トランジスタＱ　＋＋かオン
になる。トランジスタＱ１はエミッタフォロワ用トラン
ジスタＱ、の定電流源として働いていたちのであるか、
トランジスタＱ、かオフになったため、トランジスタＱ
４もオフとなって、トランジスタＱ５のベース電流かな
くなり、トランジスタＱ、もオフとなり、出力電流は０
となる。但し、実際にはトランジスタＱヨＱ４は完全に
０にはならない所でバランスか取れて、トランジスタＱ
、のエミッタ電流もＯになることはなく、従って、出力
電流の最大値は次式のようになる。

ＩＣ５−（ＶＣＣＶ５）　　　　　　・＝　　（６）（
６）式のＩ。、か最大電流であって、この値を超すと過
電流保護回路か動作することになる。

以上説明したように本実施例によれば以下に示す効果か
ある。

（イ）電流検出用トランジスタとして出力トランジスタ
Ｑ１１Ｑ６のＩｓの１／ａのＩｓ値のトランジスタＱ９
．Ｑ、。を並列に接続しているため’　Ｃ９＋　　’　
ＣＩＯもＩＳ、　／　ａとなり、従ッテ、電流電圧変換
用抵抗Ｒ７，Ｒ，に従来の回路のＲｑ　、　Ｒ６に比し
て高抵抗値の抵抗を使用することかできる。

（ロ）出力トランジスタＱ、　Ｑ６のエミッタに直列に
抵抗か挿入されていないため、出力インピーダンスが低
くなり、高速、高精度のオペアンプに適する。

（ハ）過電流保護動作の際にカレントスイッチでバイア
ス電流を切り替える動作をするので、従来のトランジス
タのＶＢＥを用いて切り替える方式に比べて遷移区間か
小さくてすむ。第２図に本実施例の出力電流特性を示す
。第４図の従来の特性に比へると明らかに小さくプよっ
ていることか分る。

（ニ）２個の同一特性のトランジスタて構成されるカレ
ントスイッチを切り替えることにより過電流保護をして
いるため、そのＶＢｌ、：が温度によって変化し−でも
２個のトランジスタか同一方向に変化するので、結局Ｖ
１とＶ３の関係、■２とｖ４の関係は常に同一で、温度
係数による変動は理論的には受けない。その値は従来方
式では−０，３％／℃に対し、本方式では、−０，０１
７％／℃程度になる。

（スレショルド２．　５Ｖ、遷移区間±５ＶＴＶＴ−ｋ
Ｔ／ｑ） （ホ）本実施例の回路は従来の回路に比べてトランジス
タが２個増えるたけで、複雑な回路を必要としない。

（発明の効果） 以上詳細に説明したように本発明によれば、出力電流回
路に直列抵抗がないため、過電流保護機能の動作する設
定最大電流以下の出力電流の範囲では出力インピーダン
スの低いオペアンプを実現することができる。又、設定
最大電流の検出は特性の等しい２個のトランジスタで構
成されるカレントスイッチによるため、温度には本質的
に無関係となり、最大電流における温度係数の小さなオ
ペアンプの出力回路を実現できる。更に、電流電圧変換
抵抗に高抵抗を用いることかできて、高抵抗を使用して
も過電流保護機能を有するオペアンプの出力回路を実現
することかでき、実用上の効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、 第２図は実施例の出力電流特性図、 第３図は従来の装置の回路図、 第４図は第３図の回路の出力電流特性図である。 １・・入力端子　　　　　２・・出力端子Ｑ１１Ｑ４　
人力用トランジスタ Ｑ２．Ｑ３・定電流用トランジスタ Ｑ６．Ｑ６　・・出力用トランジスタ Ｑ１１Ｑ、ｏ・出力電流検出用トランジスタＱｌｌｌＱ
１２・カレントスイッチ用トランジスタＲ１〜Ｒ８・・
抵　抗

Claims (1)

1. 【特許請求の範囲】 入力信号用トランジスタとして働く第１のトランジスタ
   （Ｑ＿１）と第２のトランジスタ（Ｑ＿４）と、一定の
   バイアス電圧がベースに与えられていて定電流源用トラ
   ンジスタとして働く第３のトランジスタ（Ｑ＿３）と第
   ４のトランジスタ（Ｑ＿２）と、出力用トランジスタで
   ある第５のトランジスタ（Ｑ＿５）と第６のトランジス
   タ（Ｑ＿６）とを具備するオペアンプの出力回路におい
   て、 前記第３のトランジスタ（Ｑ＿３）のエミッタとそのエ
   ミッタが並列に接続され、前記第３のトランジスタ（Ｑ
   ＿３）とカレントスイッチを構成する第７のトランジス
   タ（Ｑ＿１＿１）と、 前記第４のトランジスタ（Ｑ＿２）のエミッタとそのエ
   ミッタが並列に接続され、前記第４のトランジスタ（Ｑ
   ＿２）とカレントスイッチを構成する第８のトランジス
   タ（Ｑ＿１＿２）と、 前記第３のトランジスタ（Ｑ＿３）のコレクタ及び前記
   第２のトランジスタ（Ｑ＿４）のエミッタの接続部にそ
   のベースが接続され、コレクタが前記第７のトランジス
   タ（Ｑ＿１＿１）のベースに接続されると共に出力電流
   検出用抵抗（Ｒ＿７）を経てＶ＿Ｃ＿Ｃに接続され、そ
   のベースとエミッタが出力用トランジスタである前記第
   ５のトランジスタ（Ｑ＿５）と並列に接続され、エミッ
   タが出力端子（２）に接続されていて、前記第５のトラ
   ンジスタ（Ｑ＿５）のＩ＿Ｓよりも小さな値のＩ＿Ｓ値
   を有する出力電流検出用の第９のトランジスタ（Ｑ＿９
   ）と、前記第４のトランジスタ（Ｑ＿２）のコレクタ及
   び第１のトランジスタ（Ｑ＿１）のエミッタの接続部に
   そのベースが接続され、コレクタが前記第８のトランジ
   スタ（Ｑ＿１＿２）のベースと出力電流検出用抵抗（Ｒ
   ＿８）を経てＶ＿Ｅ＿Ｅに接続され、そのベースとエミ
   ッタが出力トランジスタである前記第６のトランジスタ
   （Ｑ＿６）と並列に接続され、エミッタが出力端子（２
   ）に接続されていて、前記第６のトランジスタ（Ｑ＿６
   ）のＩ＿Ｓよりも小さな値のＩ＿Ｓ値を有する出力電流
   検出用の第１０のトランジスタ（Ｑ＿１＿０）とを具備
   することを特徴とするオペアンプの出力回路。