JPH02184076A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH02184076A JPH02184076A JP404789A JP404789A JPH02184076A JP H02184076 A JPH02184076 A JP H02184076A JP 404789 A JP404789 A JP 404789A JP 404789 A JP404789 A JP 404789A JP H02184076 A JPH02184076 A JP H02184076A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- polycrystalline silicon
- amorphous silicon
- film
- thermal oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 238000000137 annealing Methods 0.000 abstract description 11
- 239000007790 solid phase Substances 0.000 abstract description 11
- 239000010453 quartz Substances 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 2
- 229910001882 dioxygen Inorganic materials 0.000 abstract description 2
- 238000000059 patterning Methods 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 238000005530 etching Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、等倍イメージセンサや液晶装置等に使用され
る薄膜トランジスタの製造方法に関する。
る薄膜トランジスタの製造方法に関する。
[従来の技術]
絶縁基体、例えば、石英基板を基体として薄膜トランジ
スタを製造する場合、石英基板上に非晶質シリコン膜を
堆積し、その後、この非晶質シリコン膜を多結晶シリコ
ン膜化することが行われる。
スタを製造する場合、石英基板上に非晶質シリコン膜を
堆積し、その後、この非晶質シリコン膜を多結晶シリコ
ン膜化することが行われる。
ここに、従来、非晶質シリコン膜を多結晶シリコン膜化
する方法として、溶融再結晶化法、即ち、非晶質シリコ
ン膜を加熱・溶融して再結晶化させる方法やアニール固
相成長法、即ち、アニールによって固相成長させる方法
が用いられていた。
する方法として、溶融再結晶化法、即ち、非晶質シリコ
ン膜を加熱・溶融して再結晶化させる方法やアニール固
相成長法、即ち、アニールによって固相成長させる方法
が用いられていた。
[発明が解決しようとする課題]
しかしながら、溶融再結晶化法による場合には、シリコ
ンの粒径を比較的大きくすることが可能であるが、大面
積を均一に処理することが難しく、均一特性を有する薄
膜トランジスタを製造することができないという問題点
があった。
ンの粒径を比較的大きくすることが可能であるが、大面
積を均一に処理することが難しく、均一特性を有する薄
膜トランジスタを製造することができないという問題点
があった。
また、アニール固相成長法による場合には、大面積と均
一に処理することが可能であるが、処理に長時間を要す
るという問題点があった。特に、例えば、等倍イメージ
センサ駆動用の薄膜トランジスタにあっては、シリコン
の粒径を3 、0OOAとする多結晶シリコン膜を形成
すれば足りるにも拘らず、このアニール固相成長法によ
る場合には、シリコン粒径を3,0OOAとするのに4
0時間もかかり、このことがスループットを低下させる
要因になっていた。
一に処理することが可能であるが、処理に長時間を要す
るという問題点があった。特に、例えば、等倍イメージ
センサ駆動用の薄膜トランジスタにあっては、シリコン
の粒径を3 、0OOAとする多結晶シリコン膜を形成
すれば足りるにも拘らず、このアニール固相成長法によ
る場合には、シリコン粒径を3,0OOAとするのに4
0時間もかかり、このことがスループットを低下させる
要因になっていた。
本発明は、かかる点に鑑み、多結晶シリコン膜を半導体
材料とする薄膜トランジスタをスルーブット良く製造で
きるようにすることを目的とする。
材料とする薄膜トランジスタをスルーブット良く製造で
きるようにすることを目的とする。
[課題を解決するための手段]
本発明による薄膜トランジスタの製造方法は、その構成
要素を実施例図面に対応させて説明すると、絶縁基体1
上に非晶質シリコン膜2を形成した後、熱酸化を施して
、非晶質シリコン膜2を多結晶シリコン膜3と成す工程
を含むものである。
要素を実施例図面に対応させて説明すると、絶縁基体1
上に非晶質シリコン膜2を形成した後、熱酸化を施して
、非晶質シリコン膜2を多結晶シリコン膜3と成す工程
を含むものである。
[作用]
非晶質シリコン膜2に熱酸化を施すことによって固相成
長を進行させることができるが、この熱酸化による固相
成長によって非晶質シリコンJII2を多結晶シリコン
膜3と成す場合には、アニール固相成長法による場合に
比較して、非常に短い時間で非晶質シリコン膜2の多結
晶シリコン膜化を達成することができる。
長を進行させることができるが、この熱酸化による固相
成長によって非晶質シリコンJII2を多結晶シリコン
膜3と成す場合には、アニール固相成長法による場合に
比較して、非常に短い時間で非晶質シリコン膜2の多結
晶シリコン膜化を達成することができる。
また、熱酸化の際、多結晶シリコン1113の表面に熱
酸化膜4が形成されるが、この熱酸化膜4はゲート酸化
膜6を形成するのに利用することができる。
酸化膜4が形成されるが、この熱酸化膜4はゲート酸化
膜6を形成するのに利用することができる。
[実施例コ
以下、第1図及び第2図を参照して、本発明の一実施例
につき説明する。
につき説明する。
先ず、第1図Aに示すように、石英基板1を用意し、表
−1に示す条件の下に、減圧CVDを実行して、石英基
板1の表面に非晶質シリコンIf!2を堆積する。
−1に示す条件の下に、減圧CVDを実行して、石英基
板1の表面に非晶質シリコンIf!2を堆積する。
表−1
次に、非晶質シリコン膜2を所定形状にパターニングし
た後、流速1051m 、1000℃の乾燥酸素ガス雰
囲気中で2時間かけて熱酸化を行う。このようにすると
、非晶質シリコン膜2の多結晶シリコン膜化が進行して
、第1図Bに示すように、多結晶シリコン膜3が形成さ
れると共に多結晶シリコン膜3の表面に5i02層4が
形成される。ここに、多結晶シリコン膜3中のシリコン
の粒径は、第2図に示すように、非晶質シリコン膜2の
成膜温度に応じて1,000〜3.000A程度となる
。
た後、流速1051m 、1000℃の乾燥酸素ガス雰
囲気中で2時間かけて熱酸化を行う。このようにすると
、非晶質シリコン膜2の多結晶シリコン膜化が進行して
、第1図Bに示すように、多結晶シリコン膜3が形成さ
れると共に多結晶シリコン膜3の表面に5i02層4が
形成される。ここに、多結晶シリコン膜3中のシリコン
の粒径は、第2図に示すように、非晶質シリコン膜2の
成膜温度に応じて1,000〜3.000A程度となる
。
ちなみに、アニール固相成長法によって同様の大きさの
粒径を得ようとすると、非晶質シリコン膜2を600℃
の窒素ガス雰囲気中で30時間、その後、更に続けて、
1000℃の窒素ガス雰囲気中で10時間のアニールを
実行しなければならない。
粒径を得ようとすると、非晶質シリコン膜2を600℃
の窒素ガス雰囲気中で30時間、その後、更に続けて、
1000℃の窒素ガス雰囲気中で10時間のアニールを
実行しなければならない。
次に、第1図Cに示すように、5i02層4上にゲート
電極形成用の多結晶シリコン膜5を形成した後、この多
結晶シリコン膜5にn型不純物をドープして低抵抗化し
、その後、多結晶シリコン膜5及び5i02層4に対し
、順次に選択的エツチングを行い、ゲート酸化膜6及び
ゲート電極7を形成する。
電極形成用の多結晶シリコン膜5を形成した後、この多
結晶シリコン膜5にn型不純物をドープして低抵抗化し
、その後、多結晶シリコン膜5及び5i02層4に対し
、順次に選択的エツチングを行い、ゲート酸化膜6及び
ゲート電極7を形成する。
次に、第1図りに示すように、表面全域にボロンガラス
(BSG)膜8を形成し、950℃で30分間加熱して
、ボロンBを多結晶シリコン膜3に熱拡散させてソース
・ドレンン拡散層9及び10を形成する。
(BSG)膜8を形成し、950℃で30分間加熱して
、ボロンBを多結晶シリコン膜3に熱拡散させてソース
・ドレンン拡散層9及び10を形成する。
次に、第1図Eに示すように、BSGII!8を除去し
た後、925°Cの酸素雰囲気中で25分間の加熱を行
い、熱酸化による5i02膜11を形成し、続いて、表
面全域に層間絶縁膜12を形成する。
た後、925°Cの酸素雰囲気中で25分間の加熱を行
い、熱酸化による5i02膜11を形成し、続いて、表
面全域に層間絶縁膜12を形成する。
次に、第1図Fに示すように、層間絶縁膜12から5i
02膜11に互ってコンタクトホール13及び14を形
成し、これらコンタクトホール13及び14を介してア
ルミニウム電極層15及び16を形成した後、シンター
処理を行い、続いて、温度:300°C5圧カニ 0.
5torr 、出カニ IKIII 、時間:40分の
条件の下にプラズマ水素処理を実行する。
02膜11に互ってコンタクトホール13及び14を形
成し、これらコンタクトホール13及び14を介してア
ルミニウム電極層15及び16を形成した後、シンター
処理を行い、続いて、温度:300°C5圧カニ 0.
5torr 、出カニ IKIII 、時間:40分の
条件の下にプラズマ水素処理を実行する。
ここに、Pチャネルの薄膜トランジスタを得ることがで
きる。
きる。
表−2は、本実施例により製造した薄膜トランジスタの
特性を比較例とともに示すものである。
特性を比較例とともに示すものである。
表−2
この比較例は、非晶質シリコン膜2を600℃の窒素ガ
ス雰囲気中で30時間、その後、更に続けて、1000
℃の窒素ガス雰囲気中で10時間のアニールを実行した
後、本実施例と同様な工程を経て製造した薄膜トランジ
スタである。尚、表−2において、rosは、ドレイン
・ソース間電圧VOgを−5[V] 、ゲート電圧■。
ス雰囲気中で30時間、その後、更に続けて、1000
℃の窒素ガス雰囲気中で10時間のアニールを実行した
後、本実施例と同様な工程を経て製造した薄膜トランジ
スタである。尚、表−2において、rosは、ドレイン
・ソース間電圧VOgを−5[V] 、ゲート電圧■。
を−17[V]とした場合のドレイン・ソース間電流で
あり、また、I OFFは、トレイン・ソース間電圧■
Dsを−5[V]、ゲート電圧VGを0[■]とした場
合のドレイン・ソース間電流である。
あり、また、I OFFは、トレイン・ソース間電圧■
Dsを−5[V]、ゲート電圧VGを0[■]とした場
合のドレイン・ソース間電流である。
この表−2から明らかなように、本実施例においても、
アニール固相成長法によって多結晶シリコン膜を形成し
、この多結晶シリコン膜を半導体材料として製造した薄
膜トランジスタとほぼ同一特性を有する薄膜トランジス
タを得ることができる。そして、本実施例によれば、非
晶質シリコンWA2の多結晶シリコン膜化を図るのに、
2時間の熱酸化を行えば足りる。
アニール固相成長法によって多結晶シリコン膜を形成し
、この多結晶シリコン膜を半導体材料として製造した薄
膜トランジスタとほぼ同一特性を有する薄膜トランジス
タを得ることができる。そして、本実施例によれば、非
晶質シリコンWA2の多結晶シリコン膜化を図るのに、
2時間の熱酸化を行えば足りる。
また、本実施例によれば、ゲート酸化膜6は、多結晶シ
リコン膜3を形成する際の熱酸化により形成された5i
02層4を利用して形成できるので、その分、製造工程
数を低減化することもできる。
リコン膜3を形成する際の熱酸化により形成された5i
02層4を利用して形成できるので、その分、製造工程
数を低減化することもできる。
したがって、本実施例によれば、スループットが向上し
、その価格の低減化を図ることができるという効果が得
られる。
、その価格の低減化を図ることができるという効果が得
られる。
[発明の効果]
本発明によれば、絶縁基体上に非晶質シリコン膜を形成
した後、熱酸化を施して、非晶質シリコン膜を多結晶シ
リコン膜と成す工程を採用したことにより、アニールに
よる固相成長法による場合に比較して、非常に短い時間
で非晶質シリコン膜の多結晶シリコン脱化を達成するこ
とができると共に多結晶シリコン膜を形成する際に形成
される熱酸化膜を利用してゲート酸化膜を形成できるの
で、スループットが向上し、価格の低減化を図ることが
できるという効果が得られる。
した後、熱酸化を施して、非晶質シリコン膜を多結晶シ
リコン膜と成す工程を採用したことにより、アニールに
よる固相成長法による場合に比較して、非常に短い時間
で非晶質シリコン膜の多結晶シリコン脱化を達成するこ
とができると共に多結晶シリコン膜を形成する際に形成
される熱酸化膜を利用してゲート酸化膜を形成できるの
で、スループットが向上し、価格の低減化を図ることが
できるという効果が得られる。
第1図は本発明による薄膜トランジスタの製造方法の一
実施例を示す断面図、第2図は非晶質シリコン膜の成膜
温度と多結晶シリコン膜中のシリコンの粒径との関係を
示す図である。 1・・・石英基板 2・・・非晶質シリコン膜 3・・・多結晶シリコン膜 第1図
実施例を示す断面図、第2図は非晶質シリコン膜の成膜
温度と多結晶シリコン膜中のシリコンの粒径との関係を
示す図である。 1・・・石英基板 2・・・非晶質シリコン膜 3・・・多結晶シリコン膜 第1図
Claims (1)
- 絶縁基体上に非晶質シリコン膜を形成した後、熱酸化を
施して、上記非晶質シリコン膜を多結晶シリコン膜と成
す工程を含む薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP404789A JPH02184076A (ja) | 1989-01-11 | 1989-01-11 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP404789A JPH02184076A (ja) | 1989-01-11 | 1989-01-11 | 薄膜トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02184076A true JPH02184076A (ja) | 1990-07-18 |
Family
ID=11574003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP404789A Pending JPH02184076A (ja) | 1989-01-11 | 1989-01-11 | 薄膜トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02184076A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283415A (ja) * | 1994-04-12 | 1995-10-27 | Kodo Eizo Gijutsu Kenkyusho:Kk | 薄膜トランジスタとその製造方法 |
JPH0936373A (ja) * | 1995-07-18 | 1997-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US5733793A (en) * | 1994-12-19 | 1998-03-31 | Electronics And Telecommunications Research Institute | Process formation of a thin film transistor |
WO1998024120A1 (en) * | 1996-11-26 | 1998-06-04 | Advanced Micro Devices, Inc. | Oxidized oxygen-doped amorphous silicon ultrathin gate oxide structures |
-
1989
- 1989-01-11 JP JP404789A patent/JPH02184076A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07283415A (ja) * | 1994-04-12 | 1995-10-27 | Kodo Eizo Gijutsu Kenkyusho:Kk | 薄膜トランジスタとその製造方法 |
US5733793A (en) * | 1994-12-19 | 1998-03-31 | Electronics And Telecommunications Research Institute | Process formation of a thin film transistor |
JPH0936373A (ja) * | 1995-07-18 | 1997-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
WO1998024120A1 (en) * | 1996-11-26 | 1998-06-04 | Advanced Micro Devices, Inc. | Oxidized oxygen-doped amorphous silicon ultrathin gate oxide structures |
US5930658A (en) * | 1996-11-26 | 1999-07-27 | Advanced Micro Devices, Inc. | Oxidized oxygen-doped amorphous silicon ultrathin gate oxide structures |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4307371B2 (ja) | 薄膜トランジスタ製造方法 | |
JPH02184076A (ja) | 薄膜トランジスタの製造方法 | |
JPH0523056B2 (ja) | ||
JPS63119268A (ja) | 半導体装置の製造方法 | |
JPH06260644A (ja) | 半導体装置の製造方法 | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
JPH05175506A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH03292719A (ja) | シリコン半導体層の形成方法 | |
JPS60193379A (ja) | 低抵抗単結晶領域形成方法 | |
JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH05291220A (ja) | 半導体装置の製造方法 | |
JPH01276616A (ja) | 半導体装置の製造方法 | |
KR19990006994A (ko) | 다결정 실리콘막의 성장방법 및 cvd 장치 | |
JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
JPH0319340A (ja) | 半導体装置の製造方法 | |
JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
JP3684909B2 (ja) | 薄膜トランジスタ作成方法 | |
JPH06296016A (ja) | 半導体装置 | |
JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
JP2002237598A (ja) | 薄膜トランジスタの製造方法 | |
JPS62104078A (ja) | 半導体集積回路装置の製造方法 |