JPH02180036A - 電極の形成方法 - Google Patents

電極の形成方法

Info

Publication number
JPH02180036A
JPH02180036A JP63334226A JP33422688A JPH02180036A JP H02180036 A JPH02180036 A JP H02180036A JP 63334226 A JP63334226 A JP 63334226A JP 33422688 A JP33422688 A JP 33422688A JP H02180036 A JPH02180036 A JP H02180036A
Authority
JP
Japan
Prior art keywords
electrode
elastic
wiring board
electrodes
conductive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63334226A
Other languages
English (en)
Other versions
JPH0793342B2 (ja
Inventor
Koji Matsubara
浩司 松原
Keiji Yamamura
山村 圭司
Hisashi Shin
新 久司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63334226A priority Critical patent/JPH0793342B2/ja
Publication of JPH02180036A publication Critical patent/JPH02180036A/ja
Publication of JPH0793342B2 publication Critical patent/JPH0793342B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば半導体素子などが形成された集積回
路基板と、プリント基板、フレキシブル基板、あるいは
セラミック基板などの回路基板とを電気的に接続するた
めに好適に実施される電極の形成方法に関する。
従来の技術 従来、半導体素子が形成されたIC( Integrated C1rcuit )基板の電極
と他の回路基板の電極とを相互に圧接して電気的に接続
する方法としては、主として、特公昭59−2179ま
たは特公昭62 6652などに開示された異方性導電
シートを用いる方法(以後、「第1従来例」と称する)
、特開昭63−13337に開示された金属の突起電極
を用いる方法(以後、「第2 fft−来例」と称する
)、ならびに特開昭61 242041、特開昭61 
259548、および特開昭63 150930に開示
された弾性突起電極を用いる方法(以後、「第3従来例
Jと称する)などが知られている。
第1従来例では、き成樹脂などから成る接着剤中に導電
性の微粒子を分散した異方性導電シートを用いて、この
異方性導電シートがこのシードに加えられる圧力方向に
対してのみ導電性を示し、それ以外の方向に対しては非
導電性であるという異方性を利用している。すなわち、
接続したい電極間にこの異方性導電シートを介在させ、
この電極間に介在したシー■一部分をシート厚み方向に
亘って加圧することによって各電極間の電気的接続を行
うものである。しかしこの異方性導電シートでは、接続
する電極のピッチ幅が150μrl’1程度以下の微細
ピッチにおいては、シート中に分ti’l した導電性
微粒子のために隣、接する電極端子間が導通可能状態と
なってしまい短絡の原因となっていた。
第2従□来例は、上述した第1従来例の問題点を解消す
るために、接続される回路基板の一方の電極表面上に金
属材料から成る突起電極を設けて、対応する電極に圧接
して電気的接続を行うものである。この第2従来例によ
れば、微小ピッチ幅を有する電極の接続は可能であるけ
れども、突起電極の高さが不揃いであるために圧接時の
接続抵抗に不均一性が現われ、接続の信頼性が劣るとい
う問題点があった。
第3従来例は、上述した第2従来例の問題点を解消する
ために、突起電極を、弾性を有するとともに導電性を有
する部材がら構成し、この突起電極の高さの不揃いを圧
接時における突起電極の弾性変形で吸収するようにして
いる。
発明が解決しようとする課題 第3従来例の中でも特に、特開昭61−242041お
よび特開昭61−259548においては、突起電極を
形成するためにスクリーン印刷などの印刷法を用いてい
る。しかし印刷法では、微小なピッチ幅を有する電極に
対応して微小な突起電極を形成することが困難であり、
微小ピッチ幅を有する電極間相互を短絡なく接続するこ
とができない。
また第3従来例中グ)特開昭63 150 ”) 30
においては、突起電極を形成する際に用いる導電性イン
クを選択的に硬化させるために、マスク板を介して赤外
線あるいは紫外線などを照射して導電性インクを硬化さ
せている。しかし赤外線照射などを用いた熱硬化による
方法では、導電性イ〉りの熱碑化には数分〜数十分の時
間を必要とする。
したがってマスク板l)開口部周辺の導電性インクもま
た、開口部を通して照射された赤外線によ−)で加熱さ
れた導電性インクからの熱伝導によって加熱されて硬化
し、微小ピッチ幅て・のパターン形成性が悪く不鮮明と
なってしまう。また紫外線照射などを用いた光硬化によ
る方法では、導電性を得るためにインク中に添加されて
いる金属粉、自金粉、導電粉、あるいは金属め−)きし
たガラスビ−ズなどが不透明であるために、照射される
紫外線が導電性インク全体に照射されず光硬化が不充分
となる。したがってパターン形成性が悪いという問題点
があった。
さらに、特開昭61−242041および特開昭63 
150930においては、弾性を有する突起電極の材料
として、樹脂中に導電性賦与剤として各種の導電性粉末
を混入した導電性、樹脂を使用している。このような導
電性樹脂においては、充分な弾性を保つためには導電性
粉末の量を少量に抑える必要がある。しかしながら導電
性粉末の量が少ないと逆に導電性樹脂の導電性が悪く、
この導電性樹脂を用いた突起電極の接続抵抗が高くなっ
てしまうという問題点があった。
本発明の目的は、上述した問題点を解決して、相互に接
続される配線基板の電極の微細化に対応できるとともに
、低電気抵抗の接続が可能であって、相互の電極を高い
信頼性で電気的に接続するために用いることができる電
極の形成方法を提供することである。
課題を解決するための手段 本発明は、弾性および導電性を有する介在体を配線基板
の電極上に合金接合によって固定するようにしたことを
特徴とする電極の形成方法である。
作  用 本発明の電極の形成方法においては、弾性を有するとと
もに導電性をも有する介在体が用いられる。この介在体
は配線基板の電極上にき合接6によって固定され、これ
によって配線基板上に突起した電極が形成される。
したがって、たとえば半導体装置を回路基板上に実装す
る場合に、この半導体装置上に前記突起した電極を形成
すれば、前記回路基板に半導体装置が圧接などの方法に
よって高い信頼性で接続される。
また、前記突起した電極を用いて圧接する場きに、回路
基板相互の接合に光硬化性あるいは自然硬化性の接着剤
などを使用することによ−)で、広い面積を低温で接着
することができるととも(こ、電気的な接続部が樹脂に
よ−tて封止されるために電気的接続の信頼性がさらに
向上される。
実施例 第1図は本発明の電極の形成方法に従って突起した電極
13(以下単に、「突起電極13」という)が形成され
た半導体装置1を後述の液晶□表示装置2に実装した場
合の拡大断面図であり、第2図はその半導体装置1が実
装された液晶表示装置2の断面図である。第2図を参照
して、表面に電極3および対向電極4がそれぞれ形成さ
れた一対の液晶表示板5.6は、シール樹脂7を介して
貼自わされており、その間に液晶8が封止されている。
液晶表示装置2において、電極3は液晶表示板5上を図
面右方に延び、液晶表示装置2の表示駆動を行うために
実装された半導体装置1の突起電極13と接続されてい
る。
半導体装置1は、シリコンあるいはガリウムヒ素などの
ウェハ上に拡散層が形成され、これによって多数のトラ
ンジスタやダイオードなどが構成されて、液晶表示装置
2の表示駆動を行う機能を有する。第1図を参照して、
半導体装置1は、配線基板である基板10と、基板10
の最上層に形成された電極11と、たとえばSiN、S
iO2あるいはポリイミドなどから成る表面保護層12
とを含む。電極11は、たとえばAl−5tなどから成
る。
この半導体装置1の電極11上には、後述される本発明
の電極の形成方法に従−)て突起電極13が形成される
一方、液晶表示板5の電極3は、たとえばソーダガラス
などの表面上に形成された錫添加酸化インジウム(In
diu+* Tin 0xide、以下rlTo、と略
記する)またはニラゲルでめっきされたITOであって
、通常厚みは100〜200 rIrr+程度である。
半導体装置1と液晶表示板5とは、電極3.11間が所
定の間隔11となるように、突起型%13と電極3とを
対向して圧接し、この状態で予め基板5,10間に充填
された接着剤層14を硬化して接合する。接着剤層14
としては、たとえば反応硬化性、嫌気硬化性、熱硬化性
、光硬化性などの各種接着剤を使用することができる。
特に本実施例では、液晶表示板5が透光性材料であるガ
ラスから成るので、接着剤層14には高速接自可能な光
硬化性接着剤を使用することができる。
第3図に、上述の第1図に示した突起電極13に使用さ
れる弾性導電粒子15の一例の断面口を示す。弾性導電
粒子15は、高分子材料から成る弾性ビーズ16表面上
に、金属材料から成る導電性の被覆層17が被覆されて
構成される。弾性ビーズ16としては、ポリイミド樹脂
、エポキシ樹脂、アクリル樹脂などの自戒樹脂およびシ
リコーンゴl−、ウレタンゴムなどの自戒ゴムが使用で
きる。
被覆層17の導電性材料としては、半田付性、延性の点
からAuが好ましいけれども、pt、P(量、Ni、C
u、In、Sr1.Pb、CC01Aなどの金属および
これらのき金を、弾性ビーズ16表面上に一層もしくは
二層以上で被覆してもよい。二層以上で被覆する場きに
は、弾性ビーズ161・、の密着性に優れるたとえばN
iなどの金属層を先に形成し、さらにそれら金属層の酸
化を防止するためにAuなどの金属層を被覆する。被覆
の方法としては、スパッタリング法あるいはエレクトロ
ンビーム蒸着法、および無電解め−)きなどの方法を用
いることができる。
第4図は、半田金属を用いて本発明の電極の形成方法を
実施する場合の製造工程を順次的に示す断面図である。
半導体装置1の電極11としては、通常Al−3iが使
用されている。したか−)てこの電極11上に金属の拡
散を防止するためのバリアメタル層18、親半、田層1
9、および半田層20をこの順に、蒸着法、フォトリン
グラフィ法、めっき法などの周知の方法によって形成し
、第4図(1)に示される構造を有した接続領域を電極
11上に形成する。バリアメタル層18としては、Ti
、W、Orなどの金属およびそれらのき金が使用できる
。親半田層1つとしては、Cu 、N i、Au、Ag
、Ptなとの金属およびそれらの6金が使用できる。半
田層20としては、比較的低融点のp b −S rr
系(融点m 、 p  矢183 ”(:、 )、I 
基−8n系(lT1.P、”F116℃)などが使用で
きる。
第4図(1)に示される構造を有した接続領域が形成さ
れた半導体装置1上に、スビンコーl−あるいはロール
コートなどの方法によって7ラツクス21を塗布する。
このフラックスを塗布する目的は、半田付性を向上する
とともに、弾性導電粒子15を基板10上に付着させる
ためである。したがってこのフラックス21としては、
非揮発性を有するとともに所定の粘性を有するものが用
いられる。
次に第4図(2)に示されるように、第3図に示された
弾性導電粒子15を基板10上に配置する。したがって
7ラツクス21の厚みとしては、弾性導電粒子15の直
径の1/2〜115程度であることが好ましい。この後
、基板10を220〜250℃に加熱して半田層20を
再溶融し、弾性導電粒子15表面に形成された被覆層1
7と半田接合させる。
半田接合後に、基板10および接合された弾性導電粒子
15を冷却し、表面に塗布されたフラックス21および
不要な弾性導電粒子15を除去するためにア七トンなど
の有機溶剤で洗浄する。これによって第4図(3〉に示
されるように、弾性導電粒子15から成る突起電極13
が形成された半導体装置1を得ることができる。第4図
(3)においては、1つの電極11の接続領域に対して
1個の弾性導電粒子15が配置しているけれども、1つ
の電極11の接続領域に対して複数個の弾性導電粒子1
5を配置して突起電極13を形成するようにしてもよい
以上説明した手順に従−)て形成された弾性導電粒子1
5から成る突起電極13を有する半導体装置1は、先に
説明した第2図の液晶表示装置2のように、他の回路基
板に圧接した状態で予め回路基板間に充填された接着剤
を硬化して回路基板相互を接合し、実装することができ
る。
第5図は、本発明の他の実施例を説明するための断面図
である。なお第4図に示した実施例と対応する部分には
同一の参照符号を用いる。第5121に示す電極の形成
方法においては、2つの金属層が加圧加熱された状態で
、これら2つの金属層の界面において金属が固相状態で
相互に拡散して合合接きが行われることを利用する。し
たがって本実施例においては弾性導電粒子15として、
その被覆層17が特にAu、3n、またはA u −S
 n合金を主成分とする金属材料から形成されたものを
使用することが好ましい。
第5図(1)は、本実施例に用いられる半導体装置24
の基板10土の電極構造を示す断面口である。基板10
上のたとえばAt−3iから成る電極11には、バリア
メタル層18および拡散によって接合される拡散用金属
層22が、蒸着法、フォl−リソグラフィ法、めっき法
など周知の方法によって予め形成される。バリアメタル
層18としては、T i 、 W 、 Crなとの金属
およびそれらの合金が使用できる。拡散用金属層22と
しては、第3図に示した弾性導電粒子15の被覆層17
と同じ金属材IIを用いることができるけれども、好ま
しくはA u 、 S r+ 、またはA u −S 
n合金を主成分とするものが使用される。
第5図(2)に示されるように、予め粘着剤26が塗布
された仮基板23上に弾性導電粒子15を一様に並んだ
状態で付着させる。この弾性導電粒子15が表面に担持
された仮基板23を、第5図(1)に示した電極11上
に拡散用金属層22が形成された半導体装置24に対し
て対向させ、矢符25で示される方向に1 k g /
 m rn ’程度の加圧を行うとともに300〜35
0℃の加熱を行う。これによって弾性導電粒子15の金
属材料から成る被覆層17と電極11上に形成された拡
散用金属層22との界面で金属が相互に拡散して合金接
合が行われ、弾性導電粒子15を含む突起電極13が基
板10上の電極11に対応した位置に形成される。なお
上述の加圧および加熱時に、接合部に対して超音波を加
える方法を併用することによって、電極11上にバリア
メタル層18および拡散用金属層22を設けることなく
、直接に弾性導電粒子15を電極11に対して接きする
ことができる。
弾性導電粒子15を仮基板23上に一様に担持させる方
法としては、仮基板23上に粘着剤26をスピンコード
、ロールコーI・あるいは印刷などの方法によって塗布
し、この粘着剤26に弾性導電粒子]5を付着させるこ
とによ−)て行うことができる。用いられる粘着剤26
としては、シリコン系、ポリイミド系などのき成樹脂類
、および高粘度を有するオイルやグリースなどのゾル状
の!i!ff質を使用することができる。この仮基板2
3上に塗布される粘着剤26の厚みとしては、弾性導電
粒子15の直径の1772〜1/1o程度が好ましい。
粘着剤26が前記の値よりも厚いと、弾性導電粒子15
が仮基板23上に複数個以上で重層して付着し、薄い場
合には粘着性が低く弾性導電粒子15が均一にf土着し
た付着層を形成することができない。
また電ill上にバリアメタル層18などを介して予め
形成される拡散用金属層22の層厚としては、加圧加熱
時に圧力を集中させるとともに電極11上の接続領域以
外の部分I\弾性導電粒子15が圧着する事態を防止す
るために、弾性導電粒子15の直径の17′2程度で形
成されることが好ましい。拡散用金属層22が前記の値
よりも厚いと、その層厚に弾性導電粒子15の直径を加
えた値の不揃いが大きくなる。したかつて正続特番こ大
きな加圧力を必要とするとともに、弾性導電粒子15の
変形量がむやみに増大してしまう。また薄い場6には、
表面保護層12などの不要な部分にまで弾性導電粒子1
5がfす着する不所望な事態を招いてしまう。さらに本
実施例においても、先の第4図に示した実施例と同様に
、1つの電極11に対して複数個の弾性導電粒子15が
扱きされて突起電極13が形成されるようにしてもよい
以上のようはして、電極11」二に弾性導電粒子15か
ら成る突起電極13が形成された半導体装置24はまた
、第20に示されるように、液晶表示装置2などの他の
回路基板に圧接などの方法によ−)て実装することが可
能である。
以上の実施例においては、半導体装置1,24の基板1
0上に突起電極13を形成するP@合に−)いて説明し
たけれども、半導体装置に関連して電極を形成する場合
に限定する必要はなく、たとえば他の回路基板上に電極
を形成する場合についても本発明は実施することができ
る。
発明の詳細 な説明したように本発明によれば、簡単な方法によって
配線基板の電極上に突起した電極を微細に形成すること
ができる。この突起した電極は、弾性および導電性を有
する介在体が配線基板の電極上にき合接自によって固定
されて成る。このために、その接続は機械的仁高い強度
を有するとともに、電気的にも低抵抗である。また、相
互に接続される配線基板の電極の微細化に対応すること
が可能となる。したが−ノで、たとえばこの突起した電
極が形成された配線基板と他の配線基板とを圧接によっ
て電気的に接続する場きに、接続の信頼性が格段に向上
される。
【図面の簡単な説明】
第1図は本発明に従って半導体装置1が液晶表示装置2
に実装された接合部を示す拡大断面図、第2図は液晶表
示装置2の断面図、第3図は弾性導電粒子15の断面図
、第4図は本発明の一実施例である電極の形成方法を示
す断面図、第5121は本発明の他の実施例である電極
の形成方法を示す断面図である。 1.24・・・半導体装置、2・一液晶表示装置、3゜
4.11−・・電極、5,6・・・液晶表示板、10・
・・基板、12・・・表面保護層、13・・・突起電極
、14・接着剤層、15・・・弾性導電粒子、18・−
バリアメタル層、1つ・−・親半田層、20・・・半田
層、22・−・拡散用金属層 代理人  弁理士 画数 圭一部

Claims (1)

    【特許請求の範囲】
  1. 弾性および導電性を有する介在体を配線基板の電極上に
    合金接合によって固定するようにしたことを特徴とする
    電極の形成方法。
JP63334226A 1988-12-29 1988-12-29 電極の形成方法 Expired - Fee Related JPH0793342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63334226A JPH0793342B2 (ja) 1988-12-29 1988-12-29 電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63334226A JPH0793342B2 (ja) 1988-12-29 1988-12-29 電極の形成方法

Publications (2)

Publication Number Publication Date
JPH02180036A true JPH02180036A (ja) 1990-07-12
JPH0793342B2 JPH0793342B2 (ja) 1995-10-09

Family

ID=18274961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63334226A Expired - Fee Related JPH0793342B2 (ja) 1988-12-29 1988-12-29 電極の形成方法

Country Status (1)

Country Link
JP (1) JPH0793342B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4223280A1 (de) * 1991-07-16 1993-01-21 Sharp Kk Schaltkreistraeger-baueinheit und verfahren zu deren herstellung
DE19525388A1 (de) * 1994-07-12 1996-01-25 Mitsubishi Electric Corp Elektronikbauteil und Verfahren zu dessen Herstellung
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
JPH11214420A (ja) * 1998-01-28 1999-08-06 Citizen Watch Co Ltd 半導体装置とその製造方法およびその実装構造
US6002180A (en) * 1996-07-30 1999-12-14 Micron Technology, Inc. Multi chip module with conductive adhesive layer
DE19841996A1 (de) * 1998-09-04 2000-03-16 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
US6084301A (en) * 1995-02-13 2000-07-04 Industrial Technology Industrial Research Composite bump structures
US6087201A (en) * 1994-07-12 2000-07-11 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing ball grid array electronic component
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
JP2001501366A (ja) * 1996-08-27 2001-01-30 新日本製鐵株式会社 低融点金属のバンプを備えた半導体装置及びその製造方法
US6249051B1 (en) * 1994-05-06 2001-06-19 Industrial Technology Research Institute Composite bump flip chip bonding
US6365500B1 (en) * 1994-05-06 2002-04-02 Industrial Technology Research Institute Composite bump bonding
DE10135393A1 (de) * 2001-07-25 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
JP2004149923A (ja) * 2003-10-23 2004-05-27 Sekisui Chem Co Ltd 導電性微粒子及び基板
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62266842A (ja) * 1986-05-15 1987-11-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPS6347943A (ja) * 1986-08-18 1988-02-29 Fuji Xerox Co Ltd 電子部品の接続方法
JPS6354796A (ja) * 1986-08-25 1988-03-09 富士ゼロックス株式会社 異方導電マイクロカプセルを用いた接続方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62266842A (ja) * 1986-05-15 1987-11-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JPS6347943A (ja) * 1986-08-18 1988-02-29 Fuji Xerox Co Ltd 電子部品の接続方法
JPS6354796A (ja) * 1986-08-25 1988-03-09 富士ゼロックス株式会社 異方導電マイクロカプセルを用いた接続方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4223280A1 (de) * 1991-07-16 1993-01-21 Sharp Kk Schaltkreistraeger-baueinheit und verfahren zu deren herstellung
US6249051B1 (en) * 1994-05-06 2001-06-19 Industrial Technology Research Institute Composite bump flip chip bonding
US6365500B1 (en) * 1994-05-06 2002-04-02 Industrial Technology Research Institute Composite bump bonding
US6268647B1 (en) 1994-07-12 2001-07-31 Mitsubishi Denki Kabushiki Kaisha Electronic component with an insulating coating
DE19525388B4 (de) * 1994-07-12 2005-06-02 Mitsubishi Denki K.K. Elektronikbauteil mit anodisch gebondetem Leiterrahmen
US6087201A (en) * 1994-07-12 2000-07-11 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing ball grid array electronic component
DE19525388A1 (de) * 1994-07-12 1996-01-25 Mitsubishi Electric Corp Elektronikbauteil und Verfahren zu dessen Herstellung
US6133069A (en) * 1994-07-12 2000-10-17 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing the electronic using the anode junction method
US6181009B1 (en) 1994-07-12 2001-01-30 Mitsubishi Denki Kabushiki Kaisha Electronic component with a lead frame and insulating coating
US6310395B1 (en) 1994-07-12 2001-10-30 Mitsubishi Denki Kabushiki Kaisha Electronic component with anodically bonded contact
US6084301A (en) * 1995-02-13 2000-07-04 Industrial Technology Industrial Research Composite bump structures
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
US6881611B1 (en) 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
US6002180A (en) * 1996-07-30 1999-12-14 Micron Technology, Inc. Multi chip module with conductive adhesive layer
JP2001501366A (ja) * 1996-08-27 2001-01-30 新日本製鐵株式会社 低融点金属のバンプを備えた半導体装置及びその製造方法
US7045389B1 (en) 1996-08-27 2006-05-16 Nippon Steel Corporation Method for fabricating a semiconductor devices provided with low melting point metal bumps
US7045388B2 (en) 1996-08-27 2006-05-16 Nippon Steel Corporation Semiconductor device provided with low melting point metal bumps
US6121689A (en) * 1997-07-21 2000-09-19 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6518677B1 (en) 1997-07-21 2003-02-11 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6566234B1 (en) 1997-07-21 2003-05-20 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
JPH11214420A (ja) * 1998-01-28 1999-08-06 Citizen Watch Co Ltd 半導体装置とその製造方法およびその実装構造
DE19841996B4 (de) * 1998-09-04 2004-02-12 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE19841996A1 (de) * 1998-09-04 2000-03-16 Siemens Ag Halbleiterbauelement im Chip-Format und Verfahren zu seiner Herstellung
DE19927749A1 (de) * 1999-06-17 2000-12-28 Siemens Ag Elektronische Anordnung mit flexiblen Kontaktierungsstellen
US6555415B2 (en) 1999-06-17 2003-04-29 Infineon Technologies Ag Electronic configuration with flexible bonding pads
US6851598B2 (en) 2001-07-25 2005-02-08 Infineon Technologies Ag Electronic component with a semiconductor chip and method for producing the electronic component
DE10135393A1 (de) * 2001-07-25 2003-02-27 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
JP2004149923A (ja) * 2003-10-23 2004-05-27 Sekisui Chem Co Ltd 導電性微粒子及び基板

Also Published As

Publication number Publication date
JPH0793342B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
JPH03131089A (ja) 回路基板の接続方法
JP2730357B2 (ja) 電子部品実装接続体およびその製造方法
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
JPH02180036A (ja) 電極の形成方法
JPH02230672A (ja) 電極上への導電性粒子の配置方法
EP0662256A1 (en) An electrical connecting structure and a method for electrically connecting terminals to each other
JP2985640B2 (ja) 電極接続体及びその製造方法
JPH07321152A (ja) 半導体装置およびその製造方法
JPH0695462B2 (ja) 電極上への導電性粒子の配置方法
JPH07101691B2 (ja) 電極の形成方法
JP2003045236A (ja) 異方性導電フイルムおよびこれを用いた集積回路デバイスの接続方法
JPH07318962A (ja) 電気装置の電極基板、電極形成方法及び実装方法
JPH06224256A (ja) 半導体装置
JP3430096B2 (ja) 半導体装置の実装方法
JPH11195860A (ja) 接着部材、該接着部材を備えたマルチチップモジュール、及び該接着部材による接着方法
JPH0793482B2 (ja) 回路基板の接続方法
JPS61198738A (ja) 半導体装置の製造方法
JPH08102464A (ja) 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法
JP3981609B2 (ja) 液晶装置の製造方法
JPS61212030A (ja) 半導体装置の製造方法
JPS63151031A (ja) 半導体装置の接続方法
JPH07120843B2 (ja) 回路基板の接続構造および方法
JPH0277018A (ja) 電気光学装置及びその接続方法
JPH08167440A (ja) 液晶パネルの引き出し電極構造
JPH0843843A (ja) 液晶表示装置およびその製造法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees