JPH02180023A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は微細な寸法を持つエミッタを備えたバイポーラ
　トランジスタに関し、特にイオン注入法を利用し更に
複合素子に好適するものである。

（従来の技術） バイポーラ　トランジスタのエミッタをイオン注入法で
形成するに当たっては第３図ａｌ　ｂ、　ｃ、　ｄに示
すように、先ず準備したｐ型のシリコン半導体基板５０
には通常の方法によりｓｂを注入して表面濃度をＩ　Ｘ
　１０”ｃ＋＋＋−３程度とする。

このｓｂ導入層を含む半導体基板表面にｎ−型エピタキ
シャル層５１を堆積するが、この時導入したｓｂはシリ
コン半導体基板５０に拡散すると共にロー型エピタキシ
ャル層５１にオートドウピングされて、この拡散層共々
後述するトランジスタのコレクタ領域の抵抗を下げる耐
型埋込領域５２が形成される。

ｎ−型エピタキシャル層５１は２．２〜２．７μｍの厚
さに堆積し、不純物としてはｐを５〜８　Ｘ　１０１１
０ｌ５”含有させる。このｎ−型エピタキシャル層５１
にはｐ型の不純物例えばほう素を選択的にドーピング後
活性化処理を施して島状に区分するｐ型分離領域５３を
設置し、その中間には島領域５４を形成する。この分離
領域の形成方法としては拡散法の外に、この分離領域形
成予定位置にトレンチ溝を形成後誘電体を埋込む手法も
適用可能である。

このような処理を施したｎ−型エピタキシャル層５１の
表面には１−ランジスタのフィールド酸化膜として機能
する絶縁物層５５を通常通り５０００〜１００００オン
グストローム形成する。

この絶縁物層５５は第３図ａに示すように選択酸化法の
外に熱酸化法により形成される酸化膜も適用可能であり
、この選択酸化法により絶縁物層５５を形成するには窒
化けい素を酸化マスクに適用する。即ち図の厚さが薄い
部分にはこのマスクを置いていわゆる素子のフィールド
部分に所定の厚さの絶縁物層５５を形成後、この厚さが
薄い部分に形成された酸化膜は一旦除去してから再度化
学的に純粋な酸化物層５６を被着する。

ところで、この薄い酸化物層５６を通してほう素をドー
ズ量５　Ｘ　１０１３ｃｍ−２、加速電圧４０ＫｅＶで
イオン注入してバイポーラ　トランジスタの内部ベース
５７を形成する。

次いでこの内部ベース５７のコンタクトを設置する必要
があるが、その濃度がオーミック　コンタクトの形成に
適応できる限界ぎりぎりなので新たに外部ベース５８を
設置する。即ちその設置予定位置以外にレジスト層５９
を被覆してからほう素をドーズ量１．２Ｘ１０”ｃｍ−
２加速電圧４０ＫｅＶにより注入して第３図すのように
形成する。

更にトランジスタの機能を発揮するのに必要なエミッタ
６０とコレクタ取出電極６１用工程に移行する。この為
には第３図すに示すように、先ず埋込領域５２と共に１
〜ランジスタのコレクタ領域として機能するｎエピタキ
シャル成長層５４と、内部ベース５７に形成されており
、エミッタ６ｏとコレクタ取出領域６１形成予定位置に
対応する薄い酸化物層５Ｇの一部を除く表面に被着した
第２のレジスト６２を公知の写真食刻工程によりパター
ニングして第３図Ｃに明らかなように窓を設置する。

この第２のレジスト６２をマスクとしてこの窓に露出し
た薄い酸化物層５６をふっ化アンモニュウム等の溶液に
よる等方性食刻手段により除去してから例えば砒素をド
ーズ量１０”ａｍ”−２程度加速電圧４０ＫｅＶで注入
して形成する。

次に第２のレジス１−６２を除去後、全表面にＣＶＤ（
Ｃｈｅｍｊｃａ］　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏ
ｎ）　５ｉｎ２膜６３を堆積してから、エミッタ６０．
コレクタ取出領域６１及び外部ベース５８に対応する位
置を選択的に等方性食刻手段により除去して夫々にコン
タクトホールを設置する。

この結果露出したエミッタ６０．コレクタ取出領域６１
及び外部ベース５８を含む全面にＡｆｌもしくはＡＱ合
金を被着後、ＲＩＥ法によりパターニングして第３図ｄ
のように各電極６４・・・を形成してバイポーラトラン
ジスタを完成する。

（発明が解決しようとする課題） このような手段により形成するトランジスタでは写真食
刻工程を繰返すことになり、マスク合わせ工程も当然複
数回実施することになり、この結果必然的に発生するマ
スク合わせズレを考慮しなければならない。

更にエミッタ領域に形成するコンタクト　ホールはこの
エミッタ領域の内側に形成するためにその外径寸法はよ
り大きく形成する必要があり、定面積の半導体基板への
素子の集積度を小さくする難点は否めない。

本発明は上記の欠点を除去する新規な半導体素子の製造
方法を提供し、特に微細なエミッタを持つ半導体素子を
提供するものである。

〔発明の構成〕

（課題を解決するための手段） この目的を達成するのに本発明ではエミッタ領域に隣接
かつ連続して形成する薄い酸化物層に環状のポリシリコ
ン層を積層して配置し、これをエミッタ形成に利用する
イオン注入用自己整合マスクとして適用し、更にコンタ
ク１〜　ホール形成工程における食刻用ストッパとして
の役割を果たさせて、小面積エミッタを実現する製造方
法である。

（作　用） 前述のようにバイポーラ素子では複合化が急速に進めら
れており、ＭＯ５素子とバイポーラ素子を千ノリシック
に形成したいわゆるＢｉ−ＭＯ８素子が開発され、既に
実用化の段階に入っており、複合する素子の種類はそう
多くはないが、ｒ３ｉ−ＭＯ３素子ではバイポーラ素子
の高速化が求められ、その開発に注力している。

ところでこのＢｉ−ＭＯ３素子の製造に当たってはＭＯ
５素子の構造上多結晶シリコン（以後ポリシリコンと呼
称する）のＤｅｐｏ（Ｄｅｐｏｓｉｔｉｏｎ）工程が必
須であり、これに本発明は着目してＭＯ５素子のゲート
電極に適用するポリシリコンを、Ｂｉ−ＭＯ３素子のバ
イポーラ　トランジスタのエミッタ形成に利用する手法
を採用したものである。

と言うのはこのＭＯ３素子のゲート電極用ポリシリコン
を、バイポーラ　トランジスタのエミッタ形成用として
設置する本純物領域に連続かつ隣接して配置する薄い酸
化物層にも同時にＤｅｐｏする方法を採用した。

この結果、エミッタ用コンタクト　ホールはこのエミッ
タの内側に設置する必要がなくなるためにその面積を縮
小でき、更に接合容量の減少により素子の高周波特性が
改善される外に、セル面積の縮小に伴う複合素子の集積
度の増大をもたらす利点もある。

（実施例） 第１図ａ、　ｂ、　ｃ、　ｄならびに第２図により本発
明を詳述するが、従来の技術と重複する記載が都合によ
り出てくるが新しい番号を付けて説明する。

第１図ａ、　ｂ、　ｃ、　ｄは本発明に係わる複合素子
の中バイポーラ素子製造工程の断面図を示し、第２図に
はバイポーラ　１ヘランジスタの縮小状態を明らかにし
た断面図である。

ｐ型シリコン半導体基板１を準備し、その−面から内部
に向けてｓｂを導入して表面濃度を１×１０”ｃｍ−”
程度とした後、このｓｂ導入層を含む全表面にｎ−型エ
ピタキシャル層２を堆積する。

この工程時導入したｓｂは、シリコン半導体基板１内に
拡散すると共にオー１〜ドーピング（Ａｕｔ。

Ｄｏｐｉｎｇ）現象により拡散層共々後述するバイポー
ラ　トランジスタのコレクタ領域の抵抗を下げる役割を
果たすｎ＋型型埋領領域３第１図ａに示すように形成さ
れ、このｎ−型エピタキシャル層２は厚さ２．２μｍ〜
２．１ｍＱに堆積され、不純物としてはｐを５〜８　Ｘ
　１０”Ｃｍ−２含有させる。

このｎ型エピタキシャル層２の選択的な位置に例えばほ
う素を導入して活性化処理を施してｎ型エピタキシャル
層２を貫通した分離領域４を形成することにより、この
中に島領域５を設置する。

この分離領域の設置手段としては形成予定位置に設けた
トレンチ溝内に誘電体を充填して電気的に隔離すること
も可能である。

このような工程を終えた後に半導体基板１の表面に選択
酸化法により形成する絶縁物層６を被覆して、素子のフ
ィールド酸化層として利用するために厚さを５０００〜
１００００オングストロ一ム程度に維持して第１図ａの
断面図が得られる。なおこの絶縁物層６は選択酸化（Ｌ
ＯＧＯ５）　Ｍに限定されるものでなく、常法の熱酸化
膜も適用可能である。

この図面に示す絶縁物層６の中、厚さが薄い部分は選択
酸化膜を形成する際に利用する耐酸化マスク窒化けい素
が配置されていた場所であり、この工程時の熱負荷によ
り形成される酸化物層である。

しかし、Ｂｉ−ＭＯ５素子を構成する例えばＣ／ＭＯ５
素子とバイポーラ　トランジスタでは夫々不純物領域に
隣接して設置する酸化物層の化学的な純度が大きい程素
子特性に良好な結果を与える。従って、この画素子のそ
れは一旦設置された酸化物層を剥離後新しく純度の良い
薄い酸化物層７を厚さ５００オングストロームに被覆す
る。

次にバイポーラ　トランジスタの内部ベース８の形成工
程に移行する。このために薄い酸化物層７以外の表面を
第１のレジスト層で被覆後公知の写真食刻工程によりパ
ターンを形成し、その第１のレジスト層をマスクとして
ほう素を薄い酸化物層７を通してドーズ量５×１０１３
ｃＩＩ＋−２加速電圧４０ＫｅＶの条件下で注入して内
部ベース８を設置する。その断面図を第１図ａに示した
。

この工程の後第１のレジスト層を除去してポリシリコン
層９の形成工程に入る。この工程は前述のように例えば
Ｃ／ＭＯ３素子のゲート電極の形成時期に合せて半導体
基板１の全表面にポリシリコン層を被着してからＲＩＥ
（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）により
所定の寸法を正確維持したパターンを形成する。

同時にＡＱもしくはＡｆ１合金（ＡＩｌ−５ｉ−Ｃｕ、
　Ａｎ−５ｉ）からなる配線層（図示せず）とのコンタ
クトを図るためにコンタクト　ホールをこのＲＩＥ法に
より形成する。

このバイポーラ　トランジスタ用としては第１図すにあ
るように環状のポリシリコン層９を設置する。ところで
内部ベース８の濃度はオーミック　コンタクトに必要な
それにほぼぎりぎりであるために確実な濃度とするべく
、外部ベース１０を形成する。

従って第１図すにあるように環状のポリシリコン層９の
外周部分、露出した薄い酸化物層７部分ならびに絶縁物
層６の一部を除いて第２のレジスト層１１を被着し、更
に公知の写真食刻工程によりパターンを形成する。ここ
で環状のポリシリコン層９をマスクとし、更に得られた
窓からほう素をドーズ量１．２　Ｘ　１０１１１０１１
ｉ加速電圧４０ＫｅＶにより内部ベースに注入して外部
ベース１０を設置する。

このイオン注入工程は内部ベース８の時と同様に薄い酸
化物層７を通して実施する。

更にエミッタ１２とコレクタ取出用領域１３を砒素のイ
オン注入により達成する。この為に厚さ５００オングス
トロームの薄い酸化物層７部分は第１図Ｃに示すように
第３のレジスト層Ｉ４の存在の下で実施する。即ちこの
第３のレジス１へ層１４はエミッタ］２とコレクタ取出
用領域１３の形成予定部分以外に被着し、前述のように
公知の写真食刻工程によりパターンを形成すると共に薄
い酸化物層７部分をふっ化アンモニュウム等の溶液を利
用する等方性食刻工程で溶除してからドーズ量的１０１
Ｓｃ、−２のイオン注入条件で砒素をイオン注入して形
成する。

次に第３のレジスト層１４を剥離してから全表面にＣＶ
Ｄ被膜１５を堆積後このエミッタ１２．コレクタ取出用
領域１３及び外部ベース１０に対応する場所をＲＩＥ法
により選択的にしかも所定の寸法通りに溶除してコンタ
クト　ホールを形成し、ここに配線層と同種の導電性金
属ＡＱもしくはＡｆ１合金を被覆して各電極１６を形成
してバイポーラ　１ヘランジスタを完成する。

この実施例ではｎｐｎ型のバイポーラ　１〜ランジスタ
を示しているがｐｎｐ型のそれにも適用できるものであ
る。

〔発明の効果〕

このように本発明に係わる半導体装置の製造方法ではエ
ミッタ領域に接続するのに必要なコンタクト　ホールは
このエミッタ領域径−杯に設置することができるので、
エミッタ面積を縮小できる大きな利点がある。

そのために接合容量が減少して高周波特性が従来より伸
び更にこのエミッタ面積の縮小に伴って１ヘランジスタ
のセル面積も減少し、結果的には半導体基板に七ノリシ
ックに集積する素子数が増大する。

第２図にはバイポーラ　トランジスタの断面図と平面図
を一緒に記載して示したようにこのエミッタとコンタク
ト　ホールの前述の関係が明らかにされている。

【図面の簡単な説明】

第１図ａ、　ｂ、　ｃ、　ｄは実施例の製造工程を示す
断面図、第２図はその断面図と平面図を一体に記載した
図、第３図ａ、　ｂ、　ｃ、　ｄは従来の製造工程を示
す断面図である。

Claims (1)

【特許請求の範囲】
1. ある導電型の半導体層表面を絶縁物層で被覆する工程と
   、この半導体層部分を貫通する分離領域を設置する工程
   と、分離領域により囲んだ半導体層に対向する絶縁物層
   部分を除去して開口を形成する工程と、この開口を塞ぎ
   絶縁物層より薄い酸化物層を形成する工程と、反対導電
   型の不純物をこの薄い酸化物層を通して隣接して設置す
   るある導電型の半導体層に注入して内部ベース領域を形
   成する工程と、薄い酸化物層に環状のポリシリコン層を
   形成する工程と、絶縁物層の一部、ポリシリコン層の外
   周部分ならびにこの間に位置する薄い酸化物層部分以外
   に第１のマスク層を被覆する工程と、この第１のマスク
   層及び環状のポリシリコン層の外周部分により限定され
   た薄い酸化物層部分を通じて反対導電型の不純物を内部
   ベース領域に導いて外部ベース領域を形成する工程と、
   第１のマスク層を除去する工程と、環状のポリシリコン
   層の中央に露出する薄い酸化物層部分以外に第２のマス
   ク層を被覆する工程と、この露出する薄い酸化物層部分
   にある導電型の不純物を導く工程と、この第２のマスク
   層を除去する工程と、環状のポリシリコン層を含む半導
   体基板表面に層間絶縁膜を堆積する工程と、この層間絶
   縁膜及び薄い酸化物層を選択的に除去する工程と、この
   環状のポリシリコン層に連続して形成したこの層間絶縁
   膜に環状のポリシリコン層の外径より径小なコンタクト
   ホールを設置する工程を具備することを特徴とする半導
   体装置の製造方法。