JP2538077B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2538077B2 JP2538077B2 JP1286841A JP28684189A JP2538077B2 JP 2538077 B2 JP2538077 B2 JP 2538077B2 JP 1286841 A JP1286841 A JP 1286841A JP 28684189 A JP28684189 A JP 28684189A JP 2538077 B2 JP2538077 B2 JP 2538077B2
- Authority
- JP
- Japan
- Prior art keywords
- extraction electrode
- emitter
- base
- collector
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は高速高密度の半導体装置及びその製造方法、
特にバイポーラ半導体装置及びその製造方法に関するも
のである。
特にバイポーラ半導体装置及びその製造方法に関するも
のである。
従来の技術 半導体装置の高速化、高密度化を図るためにベースと
エミッタをセルフアラインで形成する方法がよく用いら
れている。第６図にベースとエミッタをセルフアライン
で形成したトランジスタの一例を示す［例えば昭和58年
電子通信学会半導体材料部門全国大会（P.247）］。
エミッタをセルフアラインで形成する方法がよく用いら
れている。第６図にベースとエミッタをセルフアライン
で形成したトランジスタの一例を示す［例えば昭和58年
電子通信学会半導体材料部門全国大会（P.247）］。
第６図において、１は例えばＰ型（111）半導体基
板、２はＮ型埋め込み層、３はＮ型エピタキシャル層、
４はSiO2膜からなる分離領域、５はベース拡散層、９は
砒素を含む多結晶シリコン膜からなるエミッタ引出し電
極、10は砒素を含む多結晶シリコン膜からなるコレクタ
引出し電極、13はボロンを含む多結晶シリコン膜からな
るベース引出し電極、15はエミッタ拡散層、16はベース
コンタクト拡散層、17はコレクタコンタクト拡散層、2
1、22、23はAl等の電極配線、50、52、53はSiO2膜、51
はSi3N4膜、100はエミッタコンタクトである。
板、２はＮ型埋め込み層、３はＮ型エピタキシャル層、
４はSiO2膜からなる分離領域、５はベース拡散層、９は
砒素を含む多結晶シリコン膜からなるエミッタ引出し電
極、10は砒素を含む多結晶シリコン膜からなるコレクタ
引出し電極、13はボロンを含む多結晶シリコン膜からな
るベース引出し電極、15はエミッタ拡散層、16はベース
コンタクト拡散層、17はコレクタコンタクト拡散層、2
1、22、23はAl等の電極配線、50、52、53はSiO2膜、51
はSi3N4膜、100はエミッタコンタクトである。
ベース引出し電極13を形成した後、SiO2膜を形成し、
例えば異方性ドライエッチング法を用いてSiO2膜をドラ
イエッチングしてベース引出し電極13の側面にSiO2膜53
を残すとともに、エミッタコンタクト100を開口するこ
とにより、ベースとエミッタをセルフアラインで形成し
ている。
例えば異方性ドライエッチング法を用いてSiO2膜をドラ
イエッチングしてベース引出し電極13の側面にSiO2膜53
を残すとともに、エミッタコンタクト100を開口するこ
とにより、ベースとエミッタをセルフアラインで形成し
ている。
発明が解決しようとする課題 このような従来の方法においては、セルフアライン技
術によりエミッタ、ベースを微細化し、エミッタとベー
ス間容量、ベースとコレクタ間容量、ベース抵抗等を低
減してトランジスタの高速化を図っている。しかしなが
らエミッタ、ベースの微細化に比べて、コレクタ領域の
微細化があまり行なわれておらず、コレクタ面積、コレ
クタと基板間容量、コレクタ抵抗が大きいという欠点を
有している。
術によりエミッタ、ベースを微細化し、エミッタとベー
ス間容量、ベースとコレクタ間容量、ベース抵抗等を低
減してトランジスタの高速化を図っている。しかしなが
らエミッタ、ベースの微細化に比べて、コレクタ領域の
微細化があまり行なわれておらず、コレクタ面積、コレ
クタと基板間容量、コレクタ抵抗が大きいという欠点を
有している。
本発明はかかる点に鑑みてなされたもので、エミッタ
コンタクト、ベースコンタクト、コレクタコンタクトを
セルフアラインで形成し、素子面積を低減した高速、高
密度の半導体装置及びその製造方法を提供することを目
的としている。
コンタクト、ベースコンタクト、コレクタコンタクトを
セルフアラインで形成し、素子面積を低減した高速、高
密度の半導体装置及びその製造方法を提供することを目
的としている。
課題を解決するための手段 上記目的を達成するため、本発明は、一方導電型の不
純物を含むエミッタ及びコレクタ引出し電極を同時に形
成し、前記エミッタ及びコレクタ引出し電極から不純物
を拡散してエミッタ拡散層及びコレクタコンタクト拡散
層を形成するとともに、前記エミッタ及びコレクタ引出
し電極に挟まれた領域をベースコンタクト領域とし、前
記エミッタ及びコレクタ引出し電極の表面及び側面に形
成した絶縁膜により、前記エミッタ及びコレクタ引出し
電極とベース引出し電極が絶縁されるものである。
純物を含むエミッタ及びコレクタ引出し電極を同時に形
成し、前記エミッタ及びコレクタ引出し電極から不純物
を拡散してエミッタ拡散層及びコレクタコンタクト拡散
層を形成するとともに、前記エミッタ及びコレクタ引出
し電極に挟まれた領域をベースコンタクト領域とし、前
記エミッタ及びコレクタ引出し電極の表面及び側面に形
成した絶縁膜により、前記エミッタ及びコレクタ引出し
電極とベース引出し電極が絶縁されるものである。
作用 本発明は上記のようにエミッタコンタクト、ベースコ
ンタクト、コレクタコンタクトをセルフアラインで形成
することにより、素子面積を大幅に低減し、エミッタと
ベース間容量、ベースとコレクタ間容量、ベース抵抗等
を低減するだけでなく、コレクタ面積、コレクタと基板
間容量、コレタ抵抗を低減することができ高速、高密度
の半導体装置を実現することができる。
ンタクト、コレクタコンタクトをセルフアラインで形成
することにより、素子面積を大幅に低減し、エミッタと
ベース間容量、ベースとコレクタ間容量、ベース抵抗等
を低減するだけでなく、コレクタ面積、コレクタと基板
間容量、コレタ抵抗を低減することができ高速、高密度
の半導体装置を実現することができる。
実施例 以下、本発明の実施例を実施例１〜５に分けて第１図
〜第５図に基づいて説明する。
〜第５図に基づいて説明する。
（実施例１） 第１図は本発明の第１の実施例を示す製造工程断面図
である。
である。
比抵抗が例えば10〜20Ω・cmのＰ型（111）半導体基
板１にレジストをマスクにして、砒素を60keV、１×10
15/cm2の条件でイオン注入しＮ型埋め込み層２を形成し
た後、比抵抗が0.6Ω・cm、厚さが約１μｍ程度のＮ型
エピタキシャル層３を形成する。次に例えばBOX分離法
を用いて分離領域４を形成した後、分離領域４に囲まれ
た島領域表面のシリコンを露出し、レジストをマスクに
してボロンを例えば20keV、1.5×1013/cm2の条件でイオ
ン注入し、ベース拡散層５を形成する。この場合島領域
表面に薄いSiO2膜を形成し、この薄いSiO2膜を通してイ
オン注入し、ベース拡散層５を形成した後、薄いSiO2膜
を除去してもよい。次にレジストを除去した後、例えば
減圧CVD法により砒素、あるいは燐等のＮ型不純物を含
む約3000Åの多結晶シリコン膜６を堆積する（第１図
Ａ）。この場合ノンドープ多結晶シリコン膜を堆積した
後、例えば砒素を60keV、１×1016/cm2の条件でイオン
注入し、多結晶シリコン膜中にＮ型不純物を導入しても
よい。
板１にレジストをマスクにして、砒素を60keV、１×10
15/cm2の条件でイオン注入しＮ型埋め込み層２を形成し
た後、比抵抗が0.6Ω・cm、厚さが約１μｍ程度のＮ型
エピタキシャル層３を形成する。次に例えばBOX分離法
を用いて分離領域４を形成した後、分離領域４に囲まれ
た島領域表面のシリコンを露出し、レジストをマスクに
してボロンを例えば20keV、1.5×1013/cm2の条件でイオ
ン注入し、ベース拡散層５を形成する。この場合島領域
表面に薄いSiO2膜を形成し、この薄いSiO2膜を通してイ
オン注入し、ベース拡散層５を形成した後、薄いSiO2膜
を除去してもよい。次にレジストを除去した後、例えば
減圧CVD法により砒素、あるいは燐等のＮ型不純物を含
む約3000Åの多結晶シリコン膜６を堆積する（第１図
Ａ）。この場合ノンドープ多結晶シリコン膜を堆積した
後、例えば砒素を60keV、１×1016/cm2の条件でイオン
注入し、多結晶シリコン膜中にＮ型不純物を導入しても
よい。
次に例えばCVD法により約2500ÅのSiO2膜７を堆積し
た後、レジスト200をマスクにして、例えば異方性ドラ
イエッチングによりベースコンタクト101となる領域のS
iO2膜７及び多結晶シリコン膜６をエッチングして開口
部８を形成するとともに、エミッタ引出し電極９及びコ
レクタ引出し電極10となる多結晶シリコンパターンを同
時に形成する（第１図Ｂ）。これによりエミッタコンタ
クト100、ベースコンタクト101、コレクタコンタクト10
2がセルフアラインで形成される。
た後、レジスト200をマスクにして、例えば異方性ドラ
イエッチングによりベースコンタクト101となる領域のS
iO2膜７及び多結晶シリコン膜６をエッチングして開口
部８を形成するとともに、エミッタ引出し電極９及びコ
レクタ引出し電極10となる多結晶シリコンパターンを同
時に形成する（第１図Ｂ）。これによりエミッタコンタ
クト100、ベースコンタクト101、コレクタコンタクト10
2がセルフアラインで形成される。
次にレジスト200を除去した後、900℃30分程度の酸化
を行ない約500ÅのSiO2膜11を形成した後、CVD法により
約2000ÅのSiO2膜12を形成する（第１図Ｃ）。
を行ない約500ÅのSiO2膜11を形成した後、CVD法により
約2000ÅのSiO2膜12を形成する（第１図Ｃ）。
次にSiO2膜11、SiO2膜12を異方性ドライエッチングに
よりエッチングしてエミッタ引出し電極９及びコレクタ
引出し電極10となる多結晶シリコン膜の側面にのみSiO2
膜11、SiO2膜12を残す。次に例えば減圧CVD法によりボ
ロン等のＰ型不純物を含む約3000Åの多結晶シリコン膜
を堆積した後、レジスト206をマスクにしてＰ型不純物
を含む多結晶シリコン膜をエッチングし、ベース引出し
電極13を形成する（第１図Ｄ）。この場合ノンドープ多
結晶シリコン膜を堆積した後、例えばボロンを30keV、
１×1015/cm2の条件でイオン注入し、多結晶シリコン膜
中にＰ型不純物を導入してもよい。
よりエッチングしてエミッタ引出し電極９及びコレクタ
引出し電極10となる多結晶シリコン膜の側面にのみSiO2
膜11、SiO2膜12を残す。次に例えば減圧CVD法によりボ
ロン等のＰ型不純物を含む約3000Åの多結晶シリコン膜
を堆積した後、レジスト206をマスクにしてＰ型不純物
を含む多結晶シリコン膜をエッチングし、ベース引出し
電極13を形成する（第１図Ｄ）。この場合ノンドープ多
結晶シリコン膜を堆積した後、例えばボロンを30keV、
１×1015/cm2の条件でイオン注入し、多結晶シリコン膜
中にＰ型不純物を導入してもよい。
次にレジスト206を除去した後、例えばCVD法により約
2000ÅのSiO2膜14を形成した後、950℃40分程度の熱処
理を行ない、エミッタ引出し電極９及びコレクタ引出し
電極10となるＮ型多結晶シリコン膜及びベース引出し電
極13となるＰ型多結晶シリコン膜から各々Ｎ型不純物、
Ｐ型不純物を拡散し、エミッタ拡散層15、ベースコンタ
クト拡散層16、コレクタコンタクト拡散層17を形成す
る。この時エミッタ・ベース接合及びベース・コレクタ
接合が、エミッタ引出し電極９及びコレクタ引出し電極
10となる多結晶シリコンの側面に形成されたSiO2膜11あ
るいはSiO2膜12の下にくるように拡散を行なう（第１図
Ｅ）。接合耐圧を高くする必要がある場合には、エミッ
タ拡散層15及びコレクタコンタクト拡散層17とベースコ
ンタクト拡散層16が接しないようにするために、SiO2膜
12の膜厚、熱処理条件を最適値に設定する必要がある。
また、エミッタ拡散層15、ベースコンタクト拡散層16、
コレクタコンタクト拡散層17を950℃40分程度の熱処理
により同時に形成したが、拡散係数の大きいＰ型不純物
の拡散工程を最後に行なうために、ベース引出し電極13
となるＰ型不純物を含む多結晶シリコン膜を堆積する前
に、例えば950℃40分程度の熱処理を行い、エミッタ拡
散層15、コレクタコンタクト拡散層17を形成した後、ベ
ース引出し電極13を形成し、900℃30分程度の熱処理を
行い、ベースコンタクト拡散層16を形成してもよい。
2000ÅのSiO2膜14を形成した後、950℃40分程度の熱処
理を行ない、エミッタ引出し電極９及びコレクタ引出し
電極10となるＮ型多結晶シリコン膜及びベース引出し電
極13となるＰ型多結晶シリコン膜から各々Ｎ型不純物、
Ｐ型不純物を拡散し、エミッタ拡散層15、ベースコンタ
クト拡散層16、コレクタコンタクト拡散層17を形成す
る。この時エミッタ・ベース接合及びベース・コレクタ
接合が、エミッタ引出し電極９及びコレクタ引出し電極
10となる多結晶シリコンの側面に形成されたSiO2膜11あ
るいはSiO2膜12の下にくるように拡散を行なう（第１図
Ｅ）。接合耐圧を高くする必要がある場合には、エミッ
タ拡散層15及びコレクタコンタクト拡散層17とベースコ
ンタクト拡散層16が接しないようにするために、SiO2膜
12の膜厚、熱処理条件を最適値に設定する必要がある。
また、エミッタ拡散層15、ベースコンタクト拡散層16、
コレクタコンタクト拡散層17を950℃40分程度の熱処理
により同時に形成したが、拡散係数の大きいＰ型不純物
の拡散工程を最後に行なうために、ベース引出し電極13
となるＰ型不純物を含む多結晶シリコン膜を堆積する前
に、例えば950℃40分程度の熱処理を行い、エミッタ拡
散層15、コレクタコンタクト拡散層17を形成した後、ベ
ース引出し電極13を形成し、900℃30分程度の熱処理を
行い、ベースコンタクト拡散層16を形成してもよい。
最後にSiO2膜７及びSiO2膜14を開口し、エミッタコン
タクト窓18、ベースコンタクト窓19、コレクタコンタク
ト窓20を形成し、AL等により電極配線21、22、23を形成
してこの半導体装置は完成する（第１図Ｆ）。
タクト窓18、ベースコンタクト窓19、コレクタコンタク
ト窓20を形成し、AL等により電極配線21、22、23を形成
してこの半導体装置は完成する（第１図Ｆ）。
以上のように本実施例では、エミッタ及びコレクタ引
出し電極を不純物を含む同一の多結晶シリコン膜により
同時に形成し、エミッタ及びコレクタ引出し電極の多結
晶シリコン膜に挟まれた領域をベースコンタクト領域と
し、多結晶シリコン膜の表面及び側面に形成した絶縁膜
によりエミッタ及びコレクタ引出し電極とベース引出し
電極が絶縁されるようにし、ベースコンタクト、エミッ
タコンタクト、コレクタコンタクトがセルフアラインで
形成できるようにしていることにより、素子面積を大幅
に低減することができ、エミッタとベース間容量、ベー
スとコレクタ間容量、ベース抵抗等を低減するだけでな
く、コレクタと基板間容量、コレクタ抵抗の小さい高
速、高密度の半導体装置を実現することができる。
出し電極を不純物を含む同一の多結晶シリコン膜により
同時に形成し、エミッタ及びコレクタ引出し電極の多結
晶シリコン膜に挟まれた領域をベースコンタクト領域と
し、多結晶シリコン膜の表面及び側面に形成した絶縁膜
によりエミッタ及びコレクタ引出し電極とベース引出し
電極が絶縁されるようにし、ベースコンタクト、エミッ
タコンタクト、コレクタコンタクトがセルフアラインで
形成できるようにしていることにより、素子面積を大幅
に低減することができ、エミッタとベース間容量、ベー
スとコレクタ間容量、ベース抵抗等を低減するだけでな
く、コレクタと基板間容量、コレクタ抵抗の小さい高
速、高密度の半導体装置を実現することができる。
また、上記の実施例ではコンタクト窓18、19、20を素
子領域上に形成しているが、分離酸化膜上に形成するこ
とも可能であり、素子面積をさらに低減することがで
き、接合容量を低減することができる（第１図Ｇ）。
子領域上に形成しているが、分離酸化膜上に形成するこ
とも可能であり、素子面積をさらに低減することがで
き、接合容量を低減することができる（第１図Ｇ）。
（実施例２） 第２図は本発明の半導体装置の第２の実施例を示す製
造工程断面図である。第２図において、図中の番号はす
べて第１図の第１の実施例の番号に対応している。ま
た、本実施例は第１の実施例の第１図Ａ〜Ｃまでの製造
工程が同一のため、省略する。
造工程断面図である。第２図において、図中の番号はす
べて第１図の第１の実施例の番号に対応している。ま
た、本実施例は第１の実施例の第１図Ａ〜Ｃまでの製造
工程が同一のため、省略する。
第１図Ｃの工程の後、SiO2膜11、SiO2膜12を異方性ド
ライエッチングによりエッチングしてエミッタ引出し電
極９及びコレクタ引出し電極10となる多結晶シリコン膜
の側面にのみSiO2膜11、SiO2膜12を残す。次にSiO2膜７
をマスクにして、ベースコンタクト101となる領域に例
えばBF2を30keV、１×1015/cm2の条件でイオン注入し、
ベースコンタクト拡散層16を形成する（第２図Ａ）。
ライエッチングによりエッチングしてエミッタ引出し電
極９及びコレクタ引出し電極10となる多結晶シリコン膜
の側面にのみSiO2膜11、SiO2膜12を残す。次にSiO2膜７
をマスクにして、ベースコンタクト101となる領域に例
えばBF2を30keV、１×1015/cm2の条件でイオン注入し、
ベースコンタクト拡散層16を形成する（第２図Ａ）。
次に例えば950℃40分程度の熱処理を行ない、エミッ
タ引出し電極９及びコレクタ引出し電極10となるＮ型多
結晶シリコン膜からＮ型不純物を拡散し、エミッタ拡散
層15、コレクタコンタクト拡散層17を形成する。この時
エミッタ・ベース接合及びベース・コレクタ接合が、エ
ミッタ引出し電極９及びコレクタ引出し電極10となる多
結晶シリコンの側面に形成されたSiO2膜11あるいはSiO2
膜12の下にくるように拡散を行なう（第２図Ｂ）。接合
耐圧を高くする必要がある場合には、エミッタ拡散層15
及びコレクタコンタクト拡散層17とベースコンタクト拡
散層16が接しないようにするために、SiO2膜12の膜厚、
熱処理条件を最適値に設定する必要がある。また、拡散
係数の大きいＰ型不純物の拡散工程を最後に行なうため
に、ベースコンタクト101となる領域にBF2をイオン注入
する前に、例えば950℃40分程度の熱処理を行い、エミ
ッタ拡散層15、コレクタコンタクト拡散層17を形成した
後、ベースコンタクト101となる領域にBF2をイオン注入
し、900℃30分程度の熱処理を行い、ベースコンタクト
拡散層16を形成してもよい。
タ引出し電極９及びコレクタ引出し電極10となるＮ型多
結晶シリコン膜からＮ型不純物を拡散し、エミッタ拡散
層15、コレクタコンタクト拡散層17を形成する。この時
エミッタ・ベース接合及びベース・コレクタ接合が、エ
ミッタ引出し電極９及びコレクタ引出し電極10となる多
結晶シリコンの側面に形成されたSiO2膜11あるいはSiO2
膜12の下にくるように拡散を行なう（第２図Ｂ）。接合
耐圧を高くする必要がある場合には、エミッタ拡散層15
及びコレクタコンタクト拡散層17とベースコンタクト拡
散層16が接しないようにするために、SiO2膜12の膜厚、
熱処理条件を最適値に設定する必要がある。また、拡散
係数の大きいＰ型不純物の拡散工程を最後に行なうため
に、ベースコンタクト101となる領域にBF2をイオン注入
する前に、例えば950℃40分程度の熱処理を行い、エミ
ッタ拡散層15、コレクタコンタクト拡散層17を形成した
後、ベースコンタクト101となる領域にBF2をイオン注入
し、900℃30分程度の熱処理を行い、ベースコンタクト
拡散層16を形成してもよい。
最後にSiO2膜７を開口し、エミッタコンタクト窓18、
コレクタコンタクト窓20を形成し、AL等により電極配線
21、22、23を形成してこの半導体装置は完成する（第２
図Ｃ）。
コレクタコンタクト窓20を形成し、AL等により電極配線
21、22、23を形成してこの半導体装置は完成する（第２
図Ｃ）。
以上のように本実施例では、実施例１と同様にベース
コンタクト、エミッタコンタクト、コレクタコンタクト
をセルフアラインで形成していることにより、素子面積
を大幅に低減することができ、高速、高密度の半導体装
置を実現することができるとともに、ベース引出し電極
となる多結晶シリコン膜を形成することをやめ、直接ベ
ースコンタクトと電極配線を接続するようにしているた
め、工程数を削減することができ、コストを低減するこ
とが出来る。
コンタクト、エミッタコンタクト、コレクタコンタクト
をセルフアラインで形成していることにより、素子面積
を大幅に低減することができ、高速、高密度の半導体装
置を実現することができるとともに、ベース引出し電極
となる多結晶シリコン膜を形成することをやめ、直接ベ
ースコンタクトと電極配線を接続するようにしているた
め、工程数を削減することができ、コストを低減するこ
とが出来る。
（実施例３） 第３図は本発明の半導体装置の第３の実施例を示す製
造工程断面図である。第３図において、図中の番号はす
べて第１図の第１の実施例の番号に対応している。ま
た、本実施例は第１の実施例の第１図Ａまでの製造工程
が同一のため、省略する。
造工程断面図である。第３図において、図中の番号はす
べて第１図の第１の実施例の番号に対応している。ま
た、本実施例は第１の実施例の第１図Ａまでの製造工程
が同一のため、省略する。
第１図Ａの工程の後、例えばCVD法により約2500ÅのS
iO2膜７を堆積した後、レジスト200をマスクにして、例
えば異方性ドライエッチングによりベースコンタクト10
1となる領域のSiO2膜７、多結晶シリコン膜６及びＮ型
エピタキシャル層３をエッチングして溝部208を形成す
るとともに、エミッタ引出し電極９及びコレクタ引出し
電極10となる多結晶シリコンパターンを同時に形成する
（第３図Ａ）。これによりエミッタコンタクト100、ベ
ースコンタクト101、コレクタコンタクト102がセルフア
ラインで形成される。この時、溝部208の底面が少なく
ともベース拡散層５の底面より上に位置するようにＮ型
エピタキシャル層３をエッチングして溝部208を形成す
る。
iO2膜７を堆積した後、レジスト200をマスクにして、例
えば異方性ドライエッチングによりベースコンタクト10
1となる領域のSiO2膜７、多結晶シリコン膜６及びＮ型
エピタキシャル層３をエッチングして溝部208を形成す
るとともに、エミッタ引出し電極９及びコレクタ引出し
電極10となる多結晶シリコンパターンを同時に形成する
（第３図Ａ）。これによりエミッタコンタクト100、ベ
ースコンタクト101、コレクタコンタクト102がセルフア
ラインで形成される。この時、溝部208の底面が少なく
ともベース拡散層５の底面より上に位置するようにＮ型
エピタキシャル層３をエッチングして溝部208を形成す
る。
次にレジスト200を除去した後、900℃30分程度の酸化
を行ない約500ÅのSiO2膜11を形成した後、CVD法により
約2000ÅのSiO2膜12を形成する（第３図Ｂ）。
を行ない約500ÅのSiO2膜11を形成した後、CVD法により
約2000ÅのSiO2膜12を形成する（第３図Ｂ）。
次にSiO2膜11、SiO2膜12を異方性ドライエッチングに
よりエッチングしてエミッタ引出し電極９及びコレクタ
引出し電極10となる多結晶シリコン膜の側面及び溝部20
8の側面にのみSiO2膜11、SiO2膜12を残す。次に例えば
減圧CVD法によりボロン等のＰ型不純物を含む約3000Å
の多結晶シリコン膜を堆積した後、レジスト206をマス
クにしてＰ型不純物を含む多結晶シリコン膜をエッチン
グし、ベース引出し電極13を形成する（第３図Ｃ）。こ
の場合ノンドープ多結晶シリコン膜を堆積した後、例え
ばボロンを30keV、１×1015/cm2の条件でイオン注入
し、多結晶シリコン膜中にＰ型不純物を導入してもよ
い。
よりエッチングしてエミッタ引出し電極９及びコレクタ
引出し電極10となる多結晶シリコン膜の側面及び溝部20
8の側面にのみSiO2膜11、SiO2膜12を残す。次に例えば
減圧CVD法によりボロン等のＰ型不純物を含む約3000Å
の多結晶シリコン膜を堆積した後、レジスト206をマス
クにしてＰ型不純物を含む多結晶シリコン膜をエッチン
グし、ベース引出し電極13を形成する（第３図Ｃ）。こ
の場合ノンドープ多結晶シリコン膜を堆積した後、例え
ばボロンを30keV、１×1015/cm2の条件でイオン注入
し、多結晶シリコン膜中にＰ型不純物を導入してもよ
い。
次にレジスト206を除去した後、例えばCVD法により約
2000ÅのSiO2膜14を形成した後、950℃40分程度の熱処
理を行ない、エミッタ引出し電極９及びコレクタ引出し
電極10となるＮ型多結晶シリコン膜及びベース引出し電
極13となるＰ型多結晶シリコン膜から各々Ｎ型不純物、
Ｐ型不純物を拡散し、エミッタ拡散層15、ベースコンタ
クト拡散層16、コレクタコンタクト拡散層17を形成す
る。この時少なくともエミッタ拡散層15及びコレクタコ
ンタクト拡散層17の底面がベースコンタクト拡散層16の
表面よりも浅くなるように拡散を行ない、エミッタ拡散
層15及びコレクタコンタクト拡散層17の側面がSiO2膜で
囲まれるようにする（第３図Ｄ）。こうすることによっ
て、さらにエミッタとベース間容量を低減することがで
き、トランジスタの高速化を図ることが出来る。またエ
ミッタ拡散層15及びコレクタコンタクト拡散層17とベー
スコンタクト拡散層16が接することがないために、接合
耐圧を高くすることができる。
2000ÅのSiO2膜14を形成した後、950℃40分程度の熱処
理を行ない、エミッタ引出し電極９及びコレクタ引出し
電極10となるＮ型多結晶シリコン膜及びベース引出し電
極13となるＰ型多結晶シリコン膜から各々Ｎ型不純物、
Ｐ型不純物を拡散し、エミッタ拡散層15、ベースコンタ
クト拡散層16、コレクタコンタクト拡散層17を形成す
る。この時少なくともエミッタ拡散層15及びコレクタコ
ンタクト拡散層17の底面がベースコンタクト拡散層16の
表面よりも浅くなるように拡散を行ない、エミッタ拡散
層15及びコレクタコンタクト拡散層17の側面がSiO2膜で
囲まれるようにする（第３図Ｄ）。こうすることによっ
て、さらにエミッタとベース間容量を低減することがで
き、トランジスタの高速化を図ることが出来る。またエ
ミッタ拡散層15及びコレクタコンタクト拡散層17とベー
スコンタクト拡散層16が接することがないために、接合
耐圧を高くすることができる。
また、エミッタ拡散層15、ベースコンタクト拡散層1
6、コレクタコンタクト拡散層17を950℃40分程度の熱処
理により同時に形成したが、拡散係数の大きいＰ型不純
物の拡散工程を最後に行なうために、ベース引出し電極
13となるＰ型不純物を含む多結晶シリコン膜を堆積する
前に、例えば950℃40分程度の熱処理を行い、エミッタ
拡散層15、コレクタコンタクト拡散層17を形成した後、
ベース引出し電極13を形成し、900℃30分程度の熱処理
を行い、ベースコンタクト拡散層16を形成してもよい。
6、コレクタコンタクト拡散層17を950℃40分程度の熱処
理により同時に形成したが、拡散係数の大きいＰ型不純
物の拡散工程を最後に行なうために、ベース引出し電極
13となるＰ型不純物を含む多結晶シリコン膜を堆積する
前に、例えば950℃40分程度の熱処理を行い、エミッタ
拡散層15、コレクタコンタクト拡散層17を形成した後、
ベース引出し電極13を形成し、900℃30分程度の熱処理
を行い、ベースコンタクト拡散層16を形成してもよい。
最後にSiO2膜７及びSiO2膜14を開口し、エミッタコン
タクト窓18、ベースコンタクト窓19、コレクタコンタク
ト窓20を形成し、AL等により電極配線21、22、23を形成
してこの半導体装置は完成する（第３図Ｅ）。
タクト窓18、ベースコンタクト窓19、コレクタコンタク
ト窓20を形成し、AL等により電極配線21、22、23を形成
してこの半導体装置は完成する（第３図Ｅ）。
また、上記の実施例の場合にも第１の実施例と同様に
コンタクト窓18、19、20を分離酸化膜上に形成すること
も可能であり、素子面積をさらに低減することができ、
接合容量を低減することができる。
コンタクト窓18、19、20を分離酸化膜上に形成すること
も可能であり、素子面積をさらに低減することができ、
接合容量を低減することができる。
（実施例４） 第４図は本発明の半導体装置の第４の実施例を示す製
造工程断面図である。第４図のNPNトランジスタに関し
ては図中の番号はすべて第１図の第１の実施例の番号に
対応している。
造工程断面図である。第４図のNPNトランジスタに関し
ては図中の番号はすべて第１図の第１の実施例の番号に
対応している。
比抵抗が例えば10〜20Ω・cmのＰ型（111）半導体基
板１のPNPトランジスタが形成される領域にレジストを
マスクにして、80keV、１×1013/cm2の条件でイオン注
入しＮ型埋め込み層110を形成する。次に新たなレジス
トをマスクにして、ボロンを60keV、１×1014/cm2の条
件でイオン注入しＰ型埋め込み層111を形成した後、さ
らに新たなレジストをマスクにして、NPNトランジスタ
が形成される領域に砒素を60keV、１×1015/cm2の条件
でイオン注入し、Ｎ型埋め込み層２を形成する。次に比
抵抗が1.0Ω・cm、厚さが約1.5μｍ程度のＮ型エピタキ
シャル層３を形成した後、例えばBOX分離法を用いて分
離領域４を形成する。この時分離領域４の下にＰ型チャ
ンネルストッパー112を形成しおく。次に分離領域４に
囲まれた島領域表面のシリコンを露出した後、レジスト
をマスクにしてPNPトランジスタが形成される島領域内
にボロンを例えば60keV、1.0×1012/cm2の条件でイオン
注入し、PNPトランジスタのコレクタとなるＰ型ウェル
領域113を形成する。次に新たにレジストをマスクにし
て、PNPトランジスタが形成される島領域に燐を例えば6
0keV、2.0×1013/cm2の条件でイオン注入し、PNPトラン
ジスタのベース拡散層114を形成する。次に新たなレジ
ストをマスクにしてPNPトランジスタが形成される島領
域内にボロンを例えば20keV、1.5×1013/cm2の条件でイ
オン注入し、NPNトランジスタのベース拡散層５を形成
する。この場合島領域表面に薄いSiO2膜を形成し、この
薄いSiO2膜を通してイオン注入し、ベース拡散層114、
ベース拡散層５に形成した後、薄いSiO2膜を除去しても
よい。次にレジストを除去した後、例えば減圧CVD法に
より約3000Åの結晶シリコン膜115を堆積する。次にレ
ジスト201をマスクにして、NPNトランジスタが形成され
る島領域上の多結晶シリコン膜115中に例えば砒素を60k
eV、１×1016/cm2の条件でイオン注入する。（第４図
Ａ）。
板１のPNPトランジスタが形成される領域にレジストを
マスクにして、80keV、１×1013/cm2の条件でイオン注
入しＮ型埋め込み層110を形成する。次に新たなレジス
トをマスクにして、ボロンを60keV、１×1014/cm2の条
件でイオン注入しＰ型埋め込み層111を形成した後、さ
らに新たなレジストをマスクにして、NPNトランジスタ
が形成される領域に砒素を60keV、１×1015/cm2の条件
でイオン注入し、Ｎ型埋め込み層２を形成する。次に比
抵抗が1.0Ω・cm、厚さが約1.5μｍ程度のＮ型エピタキ
シャル層３を形成した後、例えばBOX分離法を用いて分
離領域４を形成する。この時分離領域４の下にＰ型チャ
ンネルストッパー112を形成しおく。次に分離領域４に
囲まれた島領域表面のシリコンを露出した後、レジスト
をマスクにしてPNPトランジスタが形成される島領域内
にボロンを例えば60keV、1.0×1012/cm2の条件でイオン
注入し、PNPトランジスタのコレクタとなるＰ型ウェル
領域113を形成する。次に新たにレジストをマスクにし
て、PNPトランジスタが形成される島領域に燐を例えば6
0keV、2.0×1013/cm2の条件でイオン注入し、PNPトラン
ジスタのベース拡散層114を形成する。次に新たなレジ
ストをマスクにしてPNPトランジスタが形成される島領
域内にボロンを例えば20keV、1.5×1013/cm2の条件でイ
オン注入し、NPNトランジスタのベース拡散層５を形成
する。この場合島領域表面に薄いSiO2膜を形成し、この
薄いSiO2膜を通してイオン注入し、ベース拡散層114、
ベース拡散層５に形成した後、薄いSiO2膜を除去しても
よい。次にレジストを除去した後、例えば減圧CVD法に
より約3000Åの結晶シリコン膜115を堆積する。次にレ
ジスト201をマスクにして、NPNトランジスタが形成され
る島領域上の多結晶シリコン膜115中に例えば砒素を60k
eV、１×1016/cm2の条件でイオン注入する。（第４図
Ａ）。
次にレジスト201を除去した後、レジスト202をマスク
にして、PNPトランジスタが形成される島領域上の多結
晶シリコン膜115中に例えばボロンを20keV、１×1016/c
m2の条件でイオン注入する。（第４図Ｂ）。
にして、PNPトランジスタが形成される島領域上の多結
晶シリコン膜115中に例えばボロンを20keV、１×1016/c
m2の条件でイオン注入する。（第４図Ｂ）。
次にレジスト202を除去した後、例えばCVD法により約
2500ÅのSiO2膜７を堆積した後、レジスト203をマスク
にして、例えば異方性ドライエッチングによりNPNトラ
ンジスタのベースコンタクト101となる領域及びPNPトラ
ンジスタのベースコンタクト104となる領域のSiO2膜７
及び多結晶シリコン膜115をエッチングして開口部８、1
16を形成するとともに、NPNトランジスタのエミッタ引
出し電極９、コレクタ引出し電極10及びPNPトランジス
タのエミッタ引出し電極117、コレクタ引出し電極118と
なる多結晶シリコンパターンを同時に形成する（第４図
Ｃ）。これによりNPNトランジスタのエミッタコンタク
ト100、ベースコンタクト101、コレクタコンタクト102
及びPNPトランジスタのエミッタコンタクト103、ベース
コンタクト104、コレクタコンタクト105がセルフアライ
ンで形成される。
2500ÅのSiO2膜７を堆積した後、レジスト203をマスク
にして、例えば異方性ドライエッチングによりNPNトラ
ンジスタのベースコンタクト101となる領域及びPNPトラ
ンジスタのベースコンタクト104となる領域のSiO2膜７
及び多結晶シリコン膜115をエッチングして開口部８、1
16を形成するとともに、NPNトランジスタのエミッタ引
出し電極９、コレクタ引出し電極10及びPNPトランジス
タのエミッタ引出し電極117、コレクタ引出し電極118と
なる多結晶シリコンパターンを同時に形成する（第４図
Ｃ）。これによりNPNトランジスタのエミッタコンタク
ト100、ベースコンタクト101、コレクタコンタクト102
及びPNPトランジスタのエミッタコンタクト103、ベース
コンタクト104、コレクタコンタクト105がセルフアライ
ンで形成される。
次にレジスト203を除去した後、900℃30分程度の酸化
を行ない約500ÅのSiO2膜11を形成した後、CVD法により
約2000ÅのSiO2膜12を形成する（第４図Ｄ）。
を行ない約500ÅのSiO2膜11を形成した後、CVD法により
約2000ÅのSiO2膜12を形成する（第４図Ｄ）。
次にSiO2膜11、SiO2膜12を異方性ドライエッチングに
よりエッチングしてエミッタ引出し電極９、117及びコ
レクタ引出し電極10、118となる多結晶シリコン膜の側
面にのみSiO2膜11、SiO2膜12を残す（第４図Ｅ）。
よりエッチングしてエミッタ引出し電極９、117及びコ
レクタ引出し電極10、118となる多結晶シリコン膜の側
面にのみSiO2膜11、SiO2膜12を残す（第４図Ｅ）。
次に例えば減圧CVD法により約3000Åの多結晶シリコ
ン膜119を堆積した後、レジスト204をマスクにして、NP
Nトランジスタが形成される島領域上の多結晶シリコン
膜119中に例えばボロンを20keV、１×1015/cm2の条件で
イオン注入する。（第４図Ｆ）。
ン膜119を堆積した後、レジスト204をマスクにして、NP
Nトランジスタが形成される島領域上の多結晶シリコン
膜119中に例えばボロンを20keV、１×1015/cm2の条件で
イオン注入する。（第４図Ｆ）。
次にレジスト204を除去した後、レジスト205をマスク
にして、PNPトランジスタが形成される島領域上の多結
晶シリコン膜119中に例えば砒素を30keV、１×1015/cm2
の条件でイオン注入する。（第４図Ｇ）。
にして、PNPトランジスタが形成される島領域上の多結
晶シリコン膜119中に例えば砒素を30keV、１×1015/cm2
の条件でイオン注入する。（第４図Ｇ）。
次にレジスト205を除去した後、レジスト206をマスク
にして多結晶シリコン膜119をドライエッチングし、NPN
トランジスタのベース引出し電極13及びPNPトランジス
タのベース引出し電極120を形成する（第４図Ｈ）。次
にレジスト206を除去した後、例えばCVD法により約2000
ÅのSiO2膜14を形成した後、950℃40分程度の熱処理を
行ない、NPNトランジスタのエミッタ引出し電極９、コ
レクタ引出し電極10及びPNPトランジスタのベース引き
出し電極120から砒素を拡散し、NPNトランジスタのエミ
ッタ拡散層15、コレクタコンタクト拡散層17及びPNPト
ランジスタのベースコンタクト拡散層122を形成すると
同時にNPNトランジスタのベース引き出し電極13及びPNP
トランジスタのエミッタ引出し電極117、コレクタ引出
し電極118からボロンを拡散し、NPNトランジスタのベー
スコンタクト拡散層16及びPNPトランジスタのエミッタ
拡散層121、コレクタコンタクト拡散層123を形成する。
この時NPNトランジスタ及びPNPトランジスタのエミッタ
・ベース接合及びベース・コレクタ接合が、エミッタ引
出し電極９、117及びコレクタ引出し電極10、118の側面
に形成されたSiO2膜11あるいはSiO2膜12の下にくるよう
に拡散を行なう（第４図Ｉ）。接合耐圧を高くする必要
がある場合には、エミッタ拡散層15、121及びコレクタ
コンタクト拡散層17、123とベークコンタクト拡散層1
6、122が接しないようにするために、SiO2膜12の膜厚、
熱処理条件を最適値に設定する必要がある。また、この
場合エミッタ拡散層15、121、ベースコンタクト拡散層1
6、122、コレクタコンタクト拡散層17、123を950℃40分
程度の熱処理により同時に形成したが、ベース引出し電
極13、120となる多結晶シリコン膜を堆積する前に、例
えば950℃40分程度の熱処理を行い、エミッタ拡散層1
5、121、コレクタコンタクト拡散層17、123を形成した
後、ベース引出し電極13、120を形成し、900℃30分程度
の熱処理を行い、ベースコンタクト拡散層16、122を形
成してもよい。
にして多結晶シリコン膜119をドライエッチングし、NPN
トランジスタのベース引出し電極13及びPNPトランジス
タのベース引出し電極120を形成する（第４図Ｈ）。次
にレジスト206を除去した後、例えばCVD法により約2000
ÅのSiO2膜14を形成した後、950℃40分程度の熱処理を
行ない、NPNトランジスタのエミッタ引出し電極９、コ
レクタ引出し電極10及びPNPトランジスタのベース引き
出し電極120から砒素を拡散し、NPNトランジスタのエミ
ッタ拡散層15、コレクタコンタクト拡散層17及びPNPト
ランジスタのベースコンタクト拡散層122を形成すると
同時にNPNトランジスタのベース引き出し電極13及びPNP
トランジスタのエミッタ引出し電極117、コレクタ引出
し電極118からボロンを拡散し、NPNトランジスタのベー
スコンタクト拡散層16及びPNPトランジスタのエミッタ
拡散層121、コレクタコンタクト拡散層123を形成する。
この時NPNトランジスタ及びPNPトランジスタのエミッタ
・ベース接合及びベース・コレクタ接合が、エミッタ引
出し電極９、117及びコレクタ引出し電極10、118の側面
に形成されたSiO2膜11あるいはSiO2膜12の下にくるよう
に拡散を行なう（第４図Ｉ）。接合耐圧を高くする必要
がある場合には、エミッタ拡散層15、121及びコレクタ
コンタクト拡散層17、123とベークコンタクト拡散層1
6、122が接しないようにするために、SiO2膜12の膜厚、
熱処理条件を最適値に設定する必要がある。また、この
場合エミッタ拡散層15、121、ベースコンタクト拡散層1
6、122、コレクタコンタクト拡散層17、123を950℃40分
程度の熱処理により同時に形成したが、ベース引出し電
極13、120となる多結晶シリコン膜を堆積する前に、例
えば950℃40分程度の熱処理を行い、エミッタ拡散層1
5、121、コレクタコンタクト拡散層17、123を形成した
後、ベース引出し電極13、120を形成し、900℃30分程度
の熱処理を行い、ベースコンタクト拡散層16、122を形
成してもよい。
最後にSiO2膜７及びSiO2膜14を開口し、NPNトランジ
スタのエミッタコンタクト窓18、ベースコンタクト窓1
9、コレクタコンタクト窓20、PNPトランジスタのエミッ
タコンタクト窓124、ベースコンタクト窓125、コレクタ
コンタクト窓126を形成し、AL等により電極配線21、2
2、23、127、128、129を形成してこの半導体装置は完成
する（第４図Ｊ）。
スタのエミッタコンタクト窓18、ベースコンタクト窓1
9、コレクタコンタクト窓20、PNPトランジスタのエミッ
タコンタクト窓124、ベースコンタクト窓125、コレクタ
コンタクト窓126を形成し、AL等により電極配線21、2
2、23、127、128、129を形成してこの半導体装置は完成
する（第４図Ｊ）。
以上のように、本実施例はNPNトランジスタとPNPトラ
ンジスタを同時に形成する方法であって、しかも両トラ
ンジスタともエミッタ及びコレクタ引出し電極を不純物
を含む同一の多結晶シリコン膜により同時に形成し、エ
ミッタ及びコレクタ引出し電極の多結晶シリコン膜に挟
まれた領域をベースコンタクト領域とし、多結晶シリコ
ン膜の表面及び側面に形成した絶縁膜によりエミッタ及
びコレクタ引出し電極とベース引出し電極が絶縁される
ようにし、ベースコンタクト、エミッタコンタクト、コ
レクタコンタクトをセルフアラインで形成していること
により、素子面積を大幅に低減することができ、エミッ
タとベース間容量、ベースとコレクタ間容量、ベース抵
抗等を低減するだけでなく、コレクタと基板間容量、コ
レクタ抵抗の小さい高速、高密度の半導体装置を実現す
ることができる。
ンジスタを同時に形成する方法であって、しかも両トラ
ンジスタともエミッタ及びコレクタ引出し電極を不純物
を含む同一の多結晶シリコン膜により同時に形成し、エ
ミッタ及びコレクタ引出し電極の多結晶シリコン膜に挟
まれた領域をベースコンタクト領域とし、多結晶シリコ
ン膜の表面及び側面に形成した絶縁膜によりエミッタ及
びコレクタ引出し電極とベース引出し電極が絶縁される
ようにし、ベースコンタクト、エミッタコンタクト、コ
レクタコンタクトをセルフアラインで形成していること
により、素子面積を大幅に低減することができ、エミッ
タとベース間容量、ベースとコレクタ間容量、ベース抵
抗等を低減するだけでなく、コレクタと基板間容量、コ
レクタ抵抗の小さい高速、高密度の半導体装置を実現す
ることができる。
また、上記の実施例ではコンタクト窓18、19、20、12
4、125、126を素子領域上に形成しているが、分離酸化
膜上に形成することも可能であり、素子面積をさらに低
減することができ、接合容量を低減することができる
（第４図Ｋ）。
4、125、126を素子領域上に形成しているが、分離酸化
膜上に形成することも可能であり、素子面積をさらに低
減することができ、接合容量を低減することができる
（第４図Ｋ）。
（実施例５） 第５図は本発明の半導体装置の第５の実施例を示す製
造工程断面図である。第５図において、図中の番号はす
べて第４図の第４の実施例の番号に対応している。
造工程断面図である。第５図において、図中の番号はす
べて第４図の第４の実施例の番号に対応している。
比抵抗が例えば10〜20Ω・cmのＰ型（111）半導体基
板１のPNPトランジスタが形成される領域にレジストを
マスクにして、80keV、１×1013/cm2の条件でイオン注
入しＮ型埋め込み層110を形成する。次に新たなレジス
トをマククにして、ボロンを60keV、１×1014/cm2の条
件でイオン注入しＰ型埋め込み層111を形成した後、さ
らに新たなレジストをマスクにして、NPNトランジスタ
が形成される領域に砒素を60keV、１×1015/cm2の条件
でイオン注入し、Ｎ型埋め込み層２を形成する。次に比
抵抗が1.0Ω・cm、厚さが約1.5μｍ程度のＮ型エピタキ
シャル層３を形成した後、例えばBOX分離法を用いて分
離領域４を形成する。この時分離領域４の下にＰ型チャ
ンネルストッパー112を形成しておく。次に分離領域４
に囲まれた島領域表面のシリコンを露出した後、レジス
トをマスクにしてPNPトランジスタが形成される島領域
内にボロンを例えば60keV、1.0×1012/cm2の条件でイオ
ン注入し、PNPトランジスタのコレクタとなるＰ型ウェ
ル領域113を形成する。次に新たにレジストをマスクに
して、PNPトランジスタが形成される島領域内に燐を例
えば60keV、2.0×1013/cm2の条件でイオン注入し、PNP
トランジスタのベース拡散層114を形成する。次に新た
なレジストをマスクにしてNPNトランジスタが形成され
る島領域内にボロンを例えば20keV、1.5×1013/cm2の条
件でイオン注入し、NPNトランジスタのベース拡散層５
を形成する。この場合島領域表面に薄いSiO2膜を形成
し、この薄いSiO2膜を通してイオン注入し、ベース拡散
層114、ベース拡散層５を形成した後、薄いSiO2膜を除
去してもよい。次にレジストを除去した後、例えば減圧
CVD法により砒素、あるいは燐等のＮ型不純物を含む約3
000Åの多結晶シリコン膜115を堆積する（第５図Ａ）。
この場合ノンドープ多結晶シリコン膜115を堆積した
後、例えば砒素を60keV、１×1016/cm2の条件でイオン
注入し、多結晶シリコン膜中にＮ型不純物を導入しても
よい。
板１のPNPトランジスタが形成される領域にレジストを
マスクにして、80keV、１×1013/cm2の条件でイオン注
入しＮ型埋め込み層110を形成する。次に新たなレジス
トをマククにして、ボロンを60keV、１×1014/cm2の条
件でイオン注入しＰ型埋め込み層111を形成した後、さ
らに新たなレジストをマスクにして、NPNトランジスタ
が形成される領域に砒素を60keV、１×1015/cm2の条件
でイオン注入し、Ｎ型埋め込み層２を形成する。次に比
抵抗が1.0Ω・cm、厚さが約1.5μｍ程度のＮ型エピタキ
シャル層３を形成した後、例えばBOX分離法を用いて分
離領域４を形成する。この時分離領域４の下にＰ型チャ
ンネルストッパー112を形成しておく。次に分離領域４
に囲まれた島領域表面のシリコンを露出した後、レジス
トをマスクにしてPNPトランジスタが形成される島領域
内にボロンを例えば60keV、1.0×1012/cm2の条件でイオ
ン注入し、PNPトランジスタのコレクタとなるＰ型ウェ
ル領域113を形成する。次に新たにレジストをマスクに
して、PNPトランジスタが形成される島領域内に燐を例
えば60keV、2.0×1013/cm2の条件でイオン注入し、PNP
トランジスタのベース拡散層114を形成する。次に新た
なレジストをマスクにしてNPNトランジスタが形成され
る島領域内にボロンを例えば20keV、1.5×1013/cm2の条
件でイオン注入し、NPNトランジスタのベース拡散層５
を形成する。この場合島領域表面に薄いSiO2膜を形成
し、この薄いSiO2膜を通してイオン注入し、ベース拡散
層114、ベース拡散層５を形成した後、薄いSiO2膜を除
去してもよい。次にレジストを除去した後、例えば減圧
CVD法により砒素、あるいは燐等のＮ型不純物を含む約3
000Åの多結晶シリコン膜115を堆積する（第５図Ａ）。
この場合ノンドープ多結晶シリコン膜115を堆積した
後、例えば砒素を60keV、１×1016/cm2の条件でイオン
注入し、多結晶シリコン膜中にＮ型不純物を導入しても
よい。
次に例えばCVD法により約2500ÅのSiO2膜７を堆積し
た後、レジスト203をマスクにして、例えば異方性ドラ
イエッチングによりSiO2膜７及び多結晶シリコン膜115
をエッチングして、NPNトランジスタのベースコンタク
ト101となる領域に開口部８を形成するとともに、PNPト
ランジスタのベースコンタクト104となる領域上にSiO2
膜７及び多結晶シリコン膜115を残し、NPNトランジスタ
のエミッタ引出し電極９、コレクタ引出し電極10及びPN
Pトランジスタのベース引出し電極120となる多結晶シリ
コンパターンを同時に形成する（第５図Ｂ）。これによ
りNPNトランジスタのエミッタコンタクト100、ベースコ
ンタクト101、コレクタコンタクト102及びPNPトランジ
スタのエミッタコンタクト103、ベースコンタクト104、
コレクタコンタクト105がセルフアラインで形成され
る。
た後、レジスト203をマスクにして、例えば異方性ドラ
イエッチングによりSiO2膜７及び多結晶シリコン膜115
をエッチングして、NPNトランジスタのベースコンタク
ト101となる領域に開口部８を形成するとともに、PNPト
ランジスタのベースコンタクト104となる領域上にSiO2
膜７及び多結晶シリコン膜115を残し、NPNトランジスタ
のエミッタ引出し電極９、コレクタ引出し電極10及びPN
Pトランジスタのベース引出し電極120となる多結晶シリ
コンパターンを同時に形成する（第５図Ｂ）。これによ
りNPNトランジスタのエミッタコンタクト100、ベースコ
ンタクト101、コレクタコンタクト102及びPNPトランジ
スタのエミッタコンタクト103、ベースコンタクト104、
コレクタコンタクト105がセルフアラインで形成され
る。
次にレジスト203を除去し後、900℃で30分程度の酸化
を行ない約500ÅのSiO2膜11を形成した後、CVD法により
約2000ÅのSiO2膜12を形成する（第５図Ｃ）。
を行ない約500ÅのSiO2膜11を形成した後、CVD法により
約2000ÅのSiO2膜12を形成する（第５図Ｃ）。
次にSiO2膜11、SiO2膜12を異方性ドライエッチングに
よりエッチングしてエミッタ引出し電極９、コレクタ引
出し電極10及びベース引出し電極120となる多結晶シリ
コン膜の側面にのみSiO2膜11、SiO2膜12を残す（第５図
Ｄ）。
よりエッチングしてエミッタ引出し電極９、コレクタ引
出し電極10及びベース引出し電極120となる多結晶シリ
コン膜の側面にのみSiO2膜11、SiO2膜12を残す（第５図
Ｄ）。
次に例えば減圧CVD法によりボロン等のＰ型不純物を
含む約3000Åの多結晶シリコン膜119を堆積する（第５
図Ｅ）。この場合ノンドープ多結晶シリコン膜119を堆
積した後、例えばボロンを20keV、１×1016/cm2の条件
でイオン注入し、多結晶シリコン膜中にＰ型不純物を導
入してもよい。
含む約3000Åの多結晶シリコン膜119を堆積する（第５
図Ｅ）。この場合ノンドープ多結晶シリコン膜119を堆
積した後、例えばボロンを20keV、１×1016/cm2の条件
でイオン注入し、多結晶シリコン膜中にＰ型不純物を導
入してもよい。
次にレジスト206をマスクにして多結晶シリコン膜119
をドライエッチングし、NPNトランジスタのベース引出
し電極13及びPNPトランジスタのエミッタ引出し電極11
7、コレクタ引出し電極118を形成する（第５図Ｆ）。次
にレジスト206を除去した後、例えばCVD法により約2000
ÅのSiO2膜14を形成した後、950℃により40分程度の熱
処理を行ない、NPNトランジスタのエミッタ引出し電極
９、コレクタ引出し電極10及びPNPトランジスタのベー
ス引き出し電極120から砒素を拡散し、NPNトランジスタ
のエミッタ拡散層15、コレクタコンタクト拡散層17及び
PNPトランジスタのベースコンタクト拡散層122を形成す
ると同時にNPNトランジスタのベース引き出し電極13及
びPNPトランジスタのエミッタ引出し電極117、コレクタ
引出し電極118からボロンを拡散し、NPNトランジスタの
ベースコンタクト拡散層16及びPNPトランジスタのエミ
ッタ拡散層121、コレクタコンタクト拡散層123を形成す
る。この時NPNトランジスタ及びPNPトランジスタのエミ
ッタ・ベース接合及びベース・コレクタ接合が、エミッ
タ引出し電極９、117及びコレクタ引出し電極10、118の
側面に形成されたSiO2膜11あるいはSiO2膜12の下にくる
ように拡散を行なう（第５図Ｇ）。接合耐圧を高くする
必要がある場合には、エミッタ拡散層15、121及びコレ
クタコンタクト拡散層17、123とベースコンタクト拡散
層16、122が接しないようにするために、SiO2膜12の膜
厚、熱処理条件を最適値に設定する必要がある。また、
この場合エミッタ拡散層15、121、ベースコンタクト拡
散層16、122、コレクタコンタクト拡散層17、123を950
℃40分程度の熱処理により同時に形成したが、ベース引
出し電極13、エミッタ引出し電極117、コレクタ引出し
電極118となる多結晶シリコン膜を堆積する前に、例え
ば950℃40分程度の熱処理を行い、エミッタ拡散層15、
コレクタコンタクト拡散層17、及びベースコンタクト拡
散層122を形成した後、ベース引出し電極13、エミッタ
引出し電極117、コレクタ引出し電極118を形成し、900
℃30分程度の熱処理を行い、ベースコンタクト拡散層1
6、エミッタ拡散層121及びコレクタコンタクト拡散層12
3を形成してもよい。
をドライエッチングし、NPNトランジスタのベース引出
し電極13及びPNPトランジスタのエミッタ引出し電極11
7、コレクタ引出し電極118を形成する（第５図Ｆ）。次
にレジスト206を除去した後、例えばCVD法により約2000
ÅのSiO2膜14を形成した後、950℃により40分程度の熱
処理を行ない、NPNトランジスタのエミッタ引出し電極
９、コレクタ引出し電極10及びPNPトランジスタのベー
ス引き出し電極120から砒素を拡散し、NPNトランジスタ
のエミッタ拡散層15、コレクタコンタクト拡散層17及び
PNPトランジスタのベースコンタクト拡散層122を形成す
ると同時にNPNトランジスタのベース引き出し電極13及
びPNPトランジスタのエミッタ引出し電極117、コレクタ
引出し電極118からボロンを拡散し、NPNトランジスタの
ベースコンタクト拡散層16及びPNPトランジスタのエミ
ッタ拡散層121、コレクタコンタクト拡散層123を形成す
る。この時NPNトランジスタ及びPNPトランジスタのエミ
ッタ・ベース接合及びベース・コレクタ接合が、エミッ
タ引出し電極９、117及びコレクタ引出し電極10、118の
側面に形成されたSiO2膜11あるいはSiO2膜12の下にくる
ように拡散を行なう（第５図Ｇ）。接合耐圧を高くする
必要がある場合には、エミッタ拡散層15、121及びコレ
クタコンタクト拡散層17、123とベースコンタクト拡散
層16、122が接しないようにするために、SiO2膜12の膜
厚、熱処理条件を最適値に設定する必要がある。また、
この場合エミッタ拡散層15、121、ベースコンタクト拡
散層16、122、コレクタコンタクト拡散層17、123を950
℃40分程度の熱処理により同時に形成したが、ベース引
出し電極13、エミッタ引出し電極117、コレクタ引出し
電極118となる多結晶シリコン膜を堆積する前に、例え
ば950℃40分程度の熱処理を行い、エミッタ拡散層15、
コレクタコンタクト拡散層17、及びベースコンタクト拡
散層122を形成した後、ベース引出し電極13、エミッタ
引出し電極117、コレクタ引出し電極118を形成し、900
℃30分程度の熱処理を行い、ベースコンタクト拡散層1
6、エミッタ拡散層121及びコレクタコンタクト拡散層12
3を形成してもよい。
最後にSiO2膜７及びSiO2膜14を開口し、NPNトランジ
スタのエミッタコンタクト窓18、ベースコンタクト窓1
9、コレクタコンタクト窓20、PNPトランジスタのエミッ
タコンタクト窓124、ベースコンタクト窓125、コレクタ
コンタクト窓126を形成し、AL等により電極配線21、2
2、23、127、128、129を形成してこの半導体装置は完成
する（第５図Ｈ）。この場合PNPトランジスタのベース
コンタクト窓125は分離領域４上に形成する（第５図
Ｉ）。
スタのエミッタコンタクト窓18、ベースコンタクト窓1
9、コレクタコンタクト窓20、PNPトランジスタのエミッ
タコンタクト窓124、ベースコンタクト窓125、コレクタ
コンタクト窓126を形成し、AL等により電極配線21、2
2、23、127、128、129を形成してこの半導体装置は完成
する（第５図Ｈ）。この場合PNPトランジスタのベース
コンタクト窓125は分離領域４上に形成する（第５図
Ｉ）。
以上のように、本実施例はNPNトランジスタとPNPトラ
ンジスタを同時に形成する方法であって、NPNトランジ
スタのエミッタ及びコレクタ引出し電極とPNPトランジ
スタのベース引出し電極を不純物を含む同一の多結晶シ
リコン膜により同時に形成し、またNPNトランジスタの
ベース引出し電極とPNPトランジスタのエミッタ及びコ
レクタ引出し電極を不純物を含む同一の多結晶シリコン
膜により同時に形成するとともに、多結晶シリコン膜の
表面及び側面に形成した絶縁膜によりエミッタ及びコレ
クタ引出し電極とベース引出し電極が絶縁されるように
し、ベースコンタクト、エミッタコンタクト、コレクタ
コンタクトをセルフアラインで形成していることによ
り、少ない工程数で素子面積を大幅に低減することがで
き、エミッタとベース間容量、ベースとコレクタ間容
量、ベース抵抗等を低減するだけでなく、コレクタと基
板間容量、コレクタ抵抗の小さい高速、高密度の半導体
装置を実現することができる。
ンジスタを同時に形成する方法であって、NPNトランジ
スタのエミッタ及びコレクタ引出し電極とPNPトランジ
スタのベース引出し電極を不純物を含む同一の多結晶シ
リコン膜により同時に形成し、またNPNトランジスタの
ベース引出し電極とPNPトランジスタのエミッタ及びコ
レクタ引出し電極を不純物を含む同一の多結晶シリコン
膜により同時に形成するとともに、多結晶シリコン膜の
表面及び側面に形成した絶縁膜によりエミッタ及びコレ
クタ引出し電極とベース引出し電極が絶縁されるように
し、ベースコンタクト、エミッタコンタクト、コレクタ
コンタクトをセルフアラインで形成していることによ
り、少ない工程数で素子面積を大幅に低減することがで
き、エミッタとベース間容量、ベースとコレクタ間容
量、ベース抵抗等を低減するだけでなく、コレクタと基
板間容量、コレクタ抵抗の小さい高速、高密度の半導体
装置を実現することができる。
また、上記の実施例ではコンタクト窓18、19、20、12
4、126を素子領域上に形成しているが、分離酸化膜上に
形成することも可能であり、素子面積をさらに低減する
ことができ、接合容量を低減することができる（第５図
Ｊ）。
4、126を素子領域上に形成しているが、分離酸化膜上に
形成することも可能であり、素子面積をさらに低減する
ことができ、接合容量を低減することができる（第５図
Ｊ）。
発明の効果 以上のように、本発明はエミッタ及びコレクタ引出し
電極を不純物を含む同一の多結晶シリコン膜により同時
に形成し、エミッタ及びコレクタ引出し電極の多結晶シ
リコン膜に挟まれた領域をベースコンタクト領域とし、
多結晶シリコン膜の表面及び側面に形成した絶縁膜によ
りエミッタ及びコレクタ引出し電極とベース引出し電極
が絶縁されるようにし、ベースコンタクト、エミッタコ
ンタクト、コレクタコンタクトがセルフアラインで形成
できるようにしていることにより、素子面積を大幅に低
減することができ、エミッタとベース間容量、ベースと
コレクタ間容量、ベース抵抗等を低減できるだけでな
く、コレクタと基板間容量、コレクタ抵抗を大幅に低減
でき、高速高密度の半導体装置を実現することができる
方法であって実用的にきわめて有用である。
電極を不純物を含む同一の多結晶シリコン膜により同時
に形成し、エミッタ及びコレクタ引出し電極の多結晶シ
リコン膜に挟まれた領域をベースコンタクト領域とし、
多結晶シリコン膜の表面及び側面に形成した絶縁膜によ
りエミッタ及びコレクタ引出し電極とベース引出し電極
が絶縁されるようにし、ベースコンタクト、エミッタコ
ンタクト、コレクタコンタクトがセルフアラインで形成
できるようにしていることにより、素子面積を大幅に低
減することができ、エミッタとベース間容量、ベースと
コレクタ間容量、ベース抵抗等を低減できるだけでな
く、コレクタと基板間容量、コレクタ抵抗を大幅に低減
でき、高速高密度の半導体装置を実現することができる
方法であって実用的にきわめて有用である。
さらに加えて、第２の実施例によればベース引出し電
極となる多結晶シリコン膜を形成することをやめ、直接
ベースコンタクトと電極配線を接続するようにしている
ため、工程数を削減し、コストを低減することができ、
実用的に極めて有用である。
極となる多結晶シリコン膜を形成することをやめ、直接
ベースコンタクトと電極配線を接続するようにしている
ため、工程数を削減し、コストを低減することができ、
実用的に極めて有用である。
また、第３の実施例によればエミッタ拡散層及びコレ
クタコンタクト拡散層の側面が絶縁膜で囲まれるような
構造にしていることにより、エミッタとベース間容量及
びベースとコレクタ間容量をさらに低減することがで
き、高速の半導体装置を実現することができ、実用的に
極めて有用である。
クタコンタクト拡散層の側面が絶縁膜で囲まれるような
構造にしていることにより、エミッタとベース間容量及
びベースとコレクタ間容量をさらに低減することがで
き、高速の半導体装置を実現することができ、実用的に
極めて有用である。
また、第４、５の実施例によればベースコンタクト、
エミッタコンタクト、コレクタコンタクトをセルフアラ
インで形成して素子面積を大幅に低減し、エミッタとベ
ース間容量、ベースとコレクタ間容量、ベース抵抗等を
低減するだけでなく、コレクタと基板間容量、コレクタ
抵抗の小さい高速、高密度のNPNトランジスタとPNPトラ
ンジスタを含む半導体装置を実現することができ、実用
的に極めて有用である。
エミッタコンタクト、コレクタコンタクトをセルフアラ
インで形成して素子面積を大幅に低減し、エミッタとベ
ース間容量、ベースとコレクタ間容量、ベース抵抗等を
低減するだけでなく、コレクタと基板間容量、コレクタ
抵抗の小さい高速、高密度のNPNトランジスタとPNPトラ
ンジスタを含む半導体装置を実現することができ、実用
的に極めて有用である。
また、第１、３、４、５の実施例によれば多結晶シリ
コン膜により電極を形成しており、素子領域上の外にコ
ンタクト窓を形成することも可能であり、素子面積を低
減でき、高速、高密度の半導体装置を実現することがで
き、実用的に極めて有用である。
コン膜により電極を形成しており、素子領域上の外にコ
ンタクト窓を形成することも可能であり、素子面積を低
減でき、高速、高密度の半導体装置を実現することがで
き、実用的に極めて有用である。
第１図（Ａ）〜（Ｆ）、第２図（Ａ）〜（Ｃ）、第３図
（Ａ）〜（Ｅ）、第４図（Ａ）〜（Ｊ）、第５図（Ａ）
〜（Ｈ）は本発明の実施例における半導体装置の要部断
面図、第１図（Ｇ）、第４図（Ｋ）、第５図（Ｉ）〜
（Ｊ）は本発明の実施例における半導体装置の要部平面
図、第６図はベースとエミッタをセルフアラインで形成
した従来の半導体装置の要部断面図である。 １……Ｐ型半導体基板、2,110……Ｎ型埋め込み層、３
……Ｎ型エピタキシャル層、４……分離領域、5,114…
…ベース拡散層、7,11,12,14……SiO2膜、9,117……エ
ミッタ引出し電極、10,118……コレクタ引出し電極、1
3,120……ベース引出し電極、15,121……エミッタ拡散
層、16,122……ベースコンタクト拡散層、17,123……コ
レクタコンタクト拡散層、18,124……エミッタコンタク
ト窓、19,125……ベースコンタクト窓、20,126……コレ
クタコンタクト窓、21,22,23,127,128,129……電極配
線、100,103……エミッタコンタクト、101,104……ベー
スコンタクト、102,105……コレクタコンタクト、111…
…Ｐ型埋め込み層、112……Ｐ型チャンネルストッパ
ー、113……Ｐ型ウェル領域。
（Ａ）〜（Ｅ）、第４図（Ａ）〜（Ｊ）、第５図（Ａ）
〜（Ｈ）は本発明の実施例における半導体装置の要部断
面図、第１図（Ｇ）、第４図（Ｋ）、第５図（Ｉ）〜
（Ｊ）は本発明の実施例における半導体装置の要部平面
図、第６図はベースとエミッタをセルフアラインで形成
した従来の半導体装置の要部断面図である。 １……Ｐ型半導体基板、2,110……Ｎ型埋め込み層、３
……Ｎ型エピタキシャル層、４……分離領域、5,114…
…ベース拡散層、7,11,12,14……SiO2膜、9,117……エ
ミッタ引出し電極、10,118……コレクタ引出し電極、1
3,120……ベース引出し電極、15,121……エミッタ拡散
層、16,122……ベースコンタクト拡散層、17,123……コ
レクタコンタクト拡散層、18,124……エミッタコンタク
ト窓、19,125……ベースコンタクト窓、20,126……コレ
クタコンタクト窓、21,22,23,127,128,129……電極配
線、100,103……エミッタコンタクト、101,104……ベー
スコンタクト、102,105……コレクタコンタクト、111…
…Ｐ型埋め込み層、112……Ｐ型チャンネルストッパ
ー、113……Ｐ型ウェル領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 光男 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (72)発明者 江崎 豪弥 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 昭61−64163（ＪＰ，Ａ) 特開 昭62−114269（ＪＰ，Ａ)
Claims (6)
- 【請求項１】一方導電型半導体基板の所定の位置に、他
方導電型のベース拡散層を形成する工程と、 エミッタコンタクト及びコレクタコンタクトとなる領域
上に、その上面に第一の絶縁膜が形成されてなる一方導
電型の不純物を含むエミッタ引出し電極及びコレクタ引
出し電極を同時に形成する工程と、 前記エミッタ引出し電極及びコレクタ引出し電極の側面
に第二の絶縁膜を形成するとともにベースコンタクトを
形成する工程と、 他方導電型の不純物を含むベース引出し電極を形成する
工程と、 前記エミッタ引出し電極、コレクタ引出し電極及びベー
ス引出し電極から一方導電型の不純物及び他方導電型の
不純物を拡散して、一方導電型のエミッタ拡散層及びコ
レクタコンタクト拡散層、他方導電型のベースコンタク
ト拡散層を形成する工程とを備えた半導体装置の製造方
法。 - 【請求項２】一方導電型半導体基板の所定の位置に、他
方導電型のベース拡散層を形成する工程と、 エミッタコンタクト及びコレクタコンタクトとなる領域
上に、その上面に第一の絶縁膜が形成されてなる一方導
電型の不純物を含むエミッタ引出し電極及びコレクタ引
出し電極を同時に形成する工程と、 前記エミッタ引出し電極及びコレクタ引出し電極の側面
に第二の絶縁膜を形成するとともにベースコンタクトを
形成する工程と、 他方導電型の不純物を含むベース引出し電極を形成する
工程と、 前記ベースコンタクトにイオン注入によりベースコンタ
クト拡散層を形成する工程と、 前記エミッタ引出し電極、コレクタ引出し電極から一方
導電型の不純物を拡散して、一方導電型のエミッタ拡散
層及びコレクタコンタクト拡散層を形成する工程とを備
えた半導体装置の製造方法。 - 【請求項３】一方導電型半導体基板の所定の位置に他方
導電型のベース拡散層を形成する工程と、 エミッタコンタクト及びコレクタコンタクトとなる領域
上に、その上面に第一の絶縁膜が形成されてなる一方導
電型の不純物を含むエミッタ引出し電極及びコレクタ引
出し電極を同時に形成するとともに前記エミッタ引出し
電極とコレクタ引出し電極に挟まれた領域の前記半導体
基板を所定の深さまでエッチングして溝部を形成する工
程と、 前記エミッタ引出し電極、前記コレクタ引出し電極及び
前記溝部の側面に第二の絶縁膜を形成するとともにベー
スコンタクトを形成する工程と、 他方導電型の不純物を含むベース引出し電極を形成する
工程と、 前記エミッタ引出し電極、コレクタ引出し電極及びベー
ス引出し電極から一方導電型の不純物及び他方導電型の
不純物を拡散して、一方導電型のエミッタ拡散層及びコ
レクタコンタクト拡散層、他方導電型のベースコンタク
ト拡散層を形成する工程とを備えた半導体装置の製造方
法。 - 【請求項４】一方導電型半導体基板の所定の位置に他方
導電型のベース拡散層を形成する工程と、 エミッタコンタクト及びコレクタコンタクトとなる領域
上に、その上面に第一の絶縁膜が形成されてなる一方導
電型の不純物を含むエミッタ引出し電極及びコレクタ引
出し電極を同時に形成するとともに前記エミッタ引出し
電極とコレクタ引出し電極に挟まれた領域の前記半導体
基板を所定の深さまでエッチングして溝部を形成する工
程と、 前記エミッタ引出し電極、前記コレクタ引出し電極及び
前記溝部の側面に第二の絶縁膜を形成するとともにベー
スコンタクトを形成する工程と、 前記ベースコンタクトにイオン注入によりベースコンタ
クト拡散層を形成する工程と、 前記エミッタ引出し電極、コレクタ引出し電極から一方
導電型の不純物を拡散して、一方導電型のエミッタ拡散
層及びコレクタコンタクト拡散層を形成する工程とを備
えた半導体装置の製造方法。 - 【請求項５】NPNトランジスタとPNPトランジスタを含む
半導体装置において、 一方導電型半導体基板の所定の位置に他方導電型のウェ
ル領域を形成する工程と、 前記ウェル領域内に一方導電型のベース拡散層を形成す
る工程と、 前記半導体基板の所定の位置に他方導電型のベース拡散
層を形成する工程と、 前記半導体基板上に第一の多結晶シリコン膜を形成する
工程と、 NPNトランジスタが形成される領域上の前記第一の多結
晶シリコン膜中に選択的に一方導電型の不純物を導入す
る工程と、 PNPトランジスタが形成される領域上の前記第一の多結
晶シリコン膜中に選択的に他方導電型の不純物を導入す
る工程と、 前記第一の多結晶シリコン膜上に第一の絶縁膜を形成す
る工程と、 第一の絶縁膜及び前記第一の多結晶シリコン膜を選択的
にエッチングして、NPNトランジスタ及びPNPトランジス
タのエミッタコンタクト及びコレクタコンタクトとなる
領域上にエミッタ引出し電極及びコレクタ引出し電極を
同時に形成する工程と、 前記エミッタ引出し電極及びコレクタ引出し電極の側面
に第二の絶縁膜を形成するとともに、NPNトランジスタ
及びPNPトランジスタのベースコンタクトを同時に形成
する工程と、 前記半導体基板上に第二の多結晶シリコン膜を形成する
工程と、NPNトランジスタが形成される領域上の前記第
二の多結晶シリコン膜中に選択的に他方導電型の不純物
を導入する工程と、 PNPトランジスタが形成される領域上の前記第二の多結
晶シリコン膜中に選択的に一方導電型の不純物を導入す
る工程と、 前記第二の多結晶シリコン膜を選択的にエッチングし
て、一方導電型の不純物を含むNPNトランジスタのベー
ス引出し電極及び他方導電型の不純物を含むPNPトラン
ジスタのベース引出し電極を形成する工程と、 前記エミッタ引出し電極、コレクタ引出し電極及びベー
ス引出し電極から一方導電型の不純物及び他方導電型の
不純物を拡散して、NPNトランジスタとPNPトランジスタ
のエミッタ拡散層、コレクタコンタクト拡散層及びベー
スコンタクト拡散層を形成する工程とを備えた半導体装
置の製造方法。 - 【請求項６】NPNトランジスタとPNPトランジスタを含む
半導体装置において、 一方導電型半導体基板の所定の位置に他方導電型のウェ
ル領域を形成する工程と、 前記ウェル領域内に一方導電型のベース拡散層を形成す
る工程と、 前記半導体基板の所定の位置に他方導電型のベース拡散
層を形成する工程と、 前記半導体基板上に一方導電型の不純物を含む第一の多
結晶シリコン膜を形成する工程と、 前記第一の多結晶シリコン膜上に第一の絶縁膜を形成す
る工程と、 前記第一の絶縁膜及び前記第一の多結晶シリコン膜を選
択的にエッチングして、PNPトランジスタのベースコン
タクトとなる領域上にベース引出し電極を形成するとと
もにNPNトランジスタのエミッタコンタクト及びコレク
タコンタクトとなる領域上にエミッタ引出し電極及びコ
レクタ引出し電極を形成する工程と、 前記ベース引出し電極、エミッタ引出し電極及びコレク
タ引出し電極の側面に第二の絶縁膜を形成するととも
に、NPNトランジスタのベースコンタクト及びPNPトラン
ジスタのエミッタコンタクトとコレクタコンタクトを同
時に形成する工程と、 前記半導体基板上に他方導電型の不純物を含む第二の多
結晶シリコン膜を形成する工程と、 前記第二の多結晶シリコン膜を選択的にエッチングし
て、他方導電型の不純物を含むNPNトランジスタのベー
ス引出し電極及びPNPトランジスタのエミッタ引出し電
極とコレクタ引出し電極を同時に形成する工程と、 NPNトランジスタ及びPNPトランジスタの前記エミッタ引
出し電極、コレクタ引出し電極及びベース引出し電極か
ら一方導電型の不純物及び他方導電型の不純物を拡散し
て、NPNトランジスタとPNPトランジスタのエミッタ拡散
層、コレクタコンタクト拡散層及びベースコンタクト拡
散層を形成する工程とを少なくとも含む半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1286841A JP2538077B2 (ja) | 1988-11-04 | 1989-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27870088 | 1988-11-04 | ||
| JP63-278700 | 1988-11-04 | ||
| JP1286841A JP2538077B2 (ja) | 1988-11-04 | 1989-11-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02224251A JPH02224251A (ja) | 1990-09-06 |
| JP2538077B2 true JP2538077B2 (ja) | 1996-09-25 |
Family
ID=26552996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1286841A Expired - Lifetime JP2538077B2 (ja) | 1988-11-04 | 1989-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538077B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0812865B2 (ja) * | 1989-06-06 | 1996-02-07 | 株式会社東芝 | バイポーラトランジスタとその製造方法 |
| FR2778022B1 (fr) * | 1998-04-22 | 2001-07-13 | France Telecom | Transistor bibolaire vertical, en particulier a base a heterojonction sige, et procede de fabrication |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1252227A (en) * | 1984-07-09 | 1989-04-04 | Fairchild Camera And Instrument Corporation | Self-aligned silicide base contact for bipolar transistor |
| JPS62114269A (ja) * | 1985-11-13 | 1987-05-26 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1989
- 1989-11-01 JP JP1286841A patent/JP2538077B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02224251A (ja) | 1990-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819052A (en) | Merged bipolar/CMOS technology using electrically active trench | |
| US4504332A (en) | Method of making a bipolar transistor | |
| US4794445A (en) | Semiconductor device | |
| JPH07105457B2 (ja) | 半導体デバイスの形成方法 | |
| JPS62588B2 (ja) | ||
| JP2581652B2 (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPS63199463A (ja) | バイポーラとｍｏｓトランジスタを有するデバイスを作成する方法 | |
| US5104816A (en) | Polysilicon self-aligned bipolar device including trench isolation and process of manufacturing same | |
| US4799099A (en) | Bipolar transistor in isolation well with angled corners | |
| US5204274A (en) | Method of fabricating semiconductor device | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| EP0231740A2 (en) | A polysilicon self-aligned bipolar device and process of manufacturing same | |
| KR930004720B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP3173048B2 (ja) | 半導体装置 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| US5318917A (en) | Method of fabricating semiconductor device | |
| JPH0239091B2 (ja) | ||
| JP2565161B2 (ja) | 半導体装置の製造方法 | |
| KR0137568B1 (ko) | 바이폴라 트랜지스터의 제조방법 | |
| JPS6158981B2 (ja) | ||
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2794571B2 (ja) | バイポーラトランジスタの製造方法 | |
| WO1992014262A1 (en) | Semiconductor structure and method for making same | |
| JPH02265247A (ja) | 半導体装置 | |
| JPH0157506B2 (ja) |