JPH02166832A - クロック発生装置のクロック位相制御回路 - Google Patents
クロック発生装置のクロック位相制御回路Info
- Publication number
- JPH02166832A JPH02166832A JP63325055A JP32505588A JPH02166832A JP H02166832 A JPH02166832 A JP H02166832A JP 63325055 A JP63325055 A JP 63325055A JP 32505588 A JP32505588 A JP 32505588A JP H02166832 A JPH02166832 A JP H02166832A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- phase difference
- output
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 3
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 3
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 2
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
時分割多重（Ｔ Ｄ Ｍ）装置等の装置における現用系
と予備系のクロックを発生するクロック発生装置のクロ
ック位相制御回路に関し。
と予備系のクロックを発生するクロック発生装置のクロ
ック位相制御回路に関し。
現用／予備のクロック切替えを行った際のクロック位相
の跳躍量を最小にしてデータの欠落等を防止することを
目的とし。
の跳躍量を最小にしてデータの欠落等を防止することを
目的とし。
現用系出力クロックと予備系出力クロックの位相差を検
出する位相差検出部と１位相差検出部によって検出され
た位相差に基づいて現用系出力クロックまたは予備系出
力クロックの位相を１両出力クロック間の位相差を小さ
（するように調整する位相調整部とを備えてなる。
出する位相差検出部と１位相差検出部によって検出され
た位相差に基づいて現用系出力クロックまたは予備系出
力クロックの位相を１両出力クロック間の位相差を小さ
（するように調整する位相調整部とを備えてなる。
本発明は時分割多重（ＴＤＭ）装置等の各種装置におけ
る現用系と予備系のクロックを発生するクロック発生装
置のクロック位相制御回路に関する。
る現用系と予備系のクロックを発生するクロック発生装
置のクロック位相制御回路に関する。
近年、各種の通信装置においては、信頼性の向上が求め
られており、装置内の重要な部分については回路の二重
化を図って装置の故障率を低下させることが必要とされ
る。クロック発生装置についても同様に回路の二重化が
図られており、この場合、現用系と予備系の切替え時に
クロック位相が過渡的にスリップすることによってデー
タの欠落等が生じないことが必要とされる。
られており、装置内の重要な部分については回路の二重
化を図って装置の故障率を低下させることが必要とされ
る。クロック発生装置についても同様に回路の二重化が
図られており、この場合、現用系と予備系の切替え時に
クロック位相が過渡的にスリップすることによってデー
タの欠落等が生じないことが必要とされる。
従来の二重化構成されたクロック発生値Ｗは。
現用系と予備系のクロック発生部をそれぞれ別個独立に
設け、現用系クロック発生部の出力クロック断などの障
害発生時には、単に現用系クロック発生部から予備系ク
ロック発生部に切り替えて使用している。この結果、現
用系と予備系で発生されたクロックの間には相互関係が
なく、二重化切替えを行った場合、現用と予備の両出力
クロック間に位相の跳躍が生じる。
設け、現用系クロック発生部の出力クロック断などの障
害発生時には、単に現用系クロック発生部から予備系ク
ロック発生部に切り替えて使用している。この結果、現
用系と予備系で発生されたクロックの間には相互関係が
なく、二重化切替えを行った場合、現用と予備の両出力
クロック間に位相の跳躍が生じる。
上述のように現用／予備の切替え時にクロック位相の跳
躍が生じると、その切替え過渡期間中は。
躍が生じると、その切替え過渡期間中は。
回線等に比較的長時間の瞬断等が発生して送受信データ
の処理が正常に行われなくなり、その間のデータが欠落
するという問題点がある。
の処理が正常に行われなくなり、その間のデータが欠落
するという問題点がある。
したがって本発明は、現用系／予備系のクロック切替え
を行った際のクロック位相の跳ｆ＆Ｉを最小にしてデー
タの欠落等を防止することを目的とする。
を行った際のクロック位相の跳ｆ＆Ｉを最小にしてデー
タの欠落等を防止することを目的とする。
第１図は本発明に係る原理説明図である。
本発明に係るクロック発生装置のクロック位相制御回路
は、現用系クロック発生部５１と予備系クロック発生部
５２を備える二重化構成のクロック発生装置において、
現用系出力クロックと予備系出力クロックの位相差を検
出する位相差検出部５３と２位相差検出部５３によって
検出された位相差に基づいて現用系出力クロックまたは
予備系出力クロックの位相を１両出力クロック間の位相
差を小さくするように調整する位相調整部５４とを備え
てなる。
は、現用系クロック発生部５１と予備系クロック発生部
５２を備える二重化構成のクロック発生装置において、
現用系出力クロックと予備系出力クロックの位相差を検
出する位相差検出部５３と２位相差検出部５３によって
検出された位相差に基づいて現用系出力クロックまたは
予備系出力クロックの位相を１両出力クロック間の位相
差を小さくするように調整する位相調整部５４とを備え
てなる。
位相差検出部５３によって現用系クロック発生部５１と
予備系クロック発生部５２間の出力クロックの位相差を
検出し、この位相差が小となるように位相調整部５４で
現用系または予備系出力クロックの位相を調整する。こ
れにより現用系／予備系の出力クロックの切替えが行わ
れた場合にも。
予備系クロック発生部５２間の出力クロックの位相差を
検出し、この位相差が小となるように位相調整部５４で
現用系または予備系出力クロックの位相を調整する。こ
れにより現用系／予備系の出力クロックの切替えが行わ
れた場合にも。
クロック位相の跳躍は小であるため、瞬断等によるデー
タの欠落を少なくすることができる。
タの欠落を少なくすることができる。
以下２図面を参照して本発明の詳細な説明する。
第２図は本発明の一実施例としてのクロック発生装置の
クロック位相制御回路を示すブロック図である。この実
施例は本発明を時分割多重装置の二重化構成りロック源
に通用したものである。
クロック位相制御回路を示すブロック図である。この実
施例は本発明を時分割多重装置の二重化構成りロック源
に通用したものである。
第２図において、１は電話回線の伝送信号から信号クロ
ックＣＩＪを抽出するＰＬＬ制御制御用クランク発生部
り、その抽出クロックＣＬＫは現用系クロック発生部２
および予備系クロック発生部３に入力される。
ックＣＩＪを抽出するＰＬＬ制御制御用クランク発生部
り、その抽出クロックＣＬＫは現用系クロック発生部２
および予備系クロック発生部３に入力される。
現用系クロック発生部２は、ＰＬＬ制御用クロック発生
部ｌからの抽出クロックＣＬＫに位相同期したクロック
ＣＬＫ ｏを発生する位相同期回路２１゜このクロック
ＣＬＫ、を分周して種々の速度の現用系システムクロッ
クＣＬＫ ２を発生するクロック生成部２２を含み構成
される。
部ｌからの抽出クロックＣＬＫに位相同期したクロック
ＣＬＫ ｏを発生する位相同期回路２１゜このクロック
ＣＬＫ、を分周して種々の速度の現用系システムクロッ
クＣＬＫ ２を発生するクロック生成部２２を含み構成
される。
また予備系クロック発生部３は上記同様の位相同期回路
３１とクロック生成部３２の他に、クロック生成部３２
の各速度出力クロックＣＬＫ ａの位相をそれぞれ調整
して予備系システムクロックＣＬＫ３を発生するクロッ
ク制御部３３を含み構成される。クロック制御部３３は
、クロック生成部３２からの各速度の出力ロックＣＬＫ
４と現用系クロック発生部２からの各速度の出力クロ
ノクＣＬＫ２との位相を比較して、その位相差が小さく
なるようにクロック生成部３２の各出力クロックＣＬＫ
４を位相を制御する回路である。
３１とクロック生成部３２の他に、クロック生成部３２
の各速度出力クロックＣＬＫ ａの位相をそれぞれ調整
して予備系システムクロックＣＬＫ３を発生するクロッ
ク制御部３３を含み構成される。クロック制御部３３は
、クロック生成部３２からの各速度の出力ロックＣＬＫ
４と現用系クロック発生部２からの各速度の出力クロ
ノクＣＬＫ２との位相を比較して、その位相差が小さく
なるようにクロック生成部３２の各出力クロックＣＬＫ
４を位相を制御する回路である。
このクロック制御部３３の構成例が第３図に示される。
この構成例は説明を簡明化するため、ある一つのクロッ
ク速度のシステムクロックについてのみのクロック制御
部の構成を示したものであり、実際には第３図と同様な
回路が各速度のシステムクロック毎に備えられているも
のである。
ク速度のシステムクロックについてのみのクロック制御
部の構成を示したものであり、実際には第３図と同様な
回路が各速度のシステムクロック毎に備えられているも
のである。
第３図において、３３１はクロック生成部３２からの出
力クロックＣＬに４を微分してそのクロック立上りを検
出する微分回路、３３２は微分回路３３１の立上り検出
出力でリセットされつつ位相同期回路３１の出力クロッ
クＣＬＫ 、の数をカウントするカウンタ、３３３はカ
ウンタ３３２のカウント値を、現用系クロック生成部２
２からの現用系クロックＣＬＫ ２の立上りタイミング
でラッチする位相差検出部、３３４は位相差検出部３３
３の位相差検出出力の大きさに応じた位相量だけクロッ
ク生成部３２からの出力クロックＣＬに４の位相をシフ
トさせる位相制御部である。この位相制御部３３４は可
変シフトレジスタで構成することが可能である。
力クロックＣＬに４を微分してそのクロック立上りを検
出する微分回路、３３２は微分回路３３１の立上り検出
出力でリセットされつつ位相同期回路３１の出力クロッ
クＣＬＫ 、の数をカウントするカウンタ、３３３はカ
ウンタ３３２のカウント値を、現用系クロック生成部２
２からの現用系クロックＣＬＫ ２の立上りタイミング
でラッチする位相差検出部、３３４は位相差検出部３３
３の位相差検出出力の大きさに応じた位相量だけクロッ
ク生成部３２からの出力クロックＣＬに４の位相をシフ
トさせる位相制御部である。この位相制御部３３４は可
変シフトレジスタで構成することが可能である。
この実施例装置の動作が以下に説明される。
通常時、ＰＬＬ１御用クロック発生部ｌで抽出されたク
ロックＣＬＫは現用系クロック発生部２に入力され、こ
のクロックＣＬＫに位相同期した位相同期クロックＣＬ
に０が位相同期回路２１で発生される。このクロックＣ
ＬＫ ｏはさらにクロック生成部２２で何分周かされて
種々の信号速度の現用系システムクロックＣＬＫ ２が
発生されて時分割多重装置の各部に供給される。
ロックＣＬＫは現用系クロック発生部２に入力され、こ
のクロックＣＬＫに位相同期した位相同期クロックＣＬ
に０が位相同期回路２１で発生される。このクロックＣ
ＬＫ ｏはさらにクロック生成部２２で何分周かされて
種々の信号速度の現用系システムクロックＣＬＫ ２が
発生されて時分割多重装置の各部に供給される。
予備系クロック発生部３においても同様にしてクロック
生成部３２で各種の速度の出力クロックＣＬＫ ４が発
生されており、これらのクロックＣＬに４はクロック制
御部３３で現用系システムクロックＣＬに２と位相比較
されてその位相差が検出される。この位相差検出は、予
備系クロック生成部３２の出力クロックＣＬＫ ４の立
上りでカウンタ３３２をカウントスタートさせ、そのカ
ウント値を現用系システムクロックＣＬＫ ２の立上り
タイミングで位相差検出部３３３にラッチさせる。これ
により位相差検出部３３３には現用系システムクロック
ＣＬＫ ２と予備系出力クロックＣしに４との位相差に
応じた大きさのカウント値が逐次ラッチされることにな
る。
生成部３２で各種の速度の出力クロックＣＬＫ ４が発
生されており、これらのクロックＣＬに４はクロック制
御部３３で現用系システムクロックＣＬに２と位相比較
されてその位相差が検出される。この位相差検出は、予
備系クロック生成部３２の出力クロックＣＬＫ ４の立
上りでカウンタ３３２をカウントスタートさせ、そのカ
ウント値を現用系システムクロックＣＬＫ ２の立上り
タイミングで位相差検出部３３３にラッチさせる。これ
により位相差検出部３３３には現用系システムクロック
ＣＬＫ ２と予備系出力クロックＣしに４との位相差に
応じた大きさのカウント値が逐次ラッチされることにな
る。
位相制御部３３４はこの位相差検出部３３３にラッチさ
れたカウント値すなわち両りロフク間の位相差に応じて
、予備系クロック生成部３２からの出力クロックＣＬＫ
４の位相を制御し、それにより現用系と予備系のシス
テムクロックＣＬＫ ２とＣＬに３の位相を合わせる。
れたカウント値すなわち両りロフク間の位相差に応じて
、予備系クロック生成部３２からの出力クロックＣＬＫ
４の位相を制御し、それにより現用系と予備系のシス
テムクロックＣＬＫ ２とＣＬに３の位相を合わせる。
これにより両システムクロックＣＬＫ ２とＣＬＫ ３
間の位相差がなくなるように常に制御される。この結果
、現用系／予（Ａ系のクロック切替えが生じても、クロ
ック位相の跳躍を極めて小さくすることができ、現用系
／予備系切替えに発生するデータ欠落を最小に抑えるこ
とができる。
間の位相差がなくなるように常に制御される。この結果
、現用系／予（Ａ系のクロック切替えが生じても、クロ
ック位相の跳躍を極めて小さくすることができ、現用系
／予備系切替えに発生するデータ欠落を最小に抑えるこ
とができる。
本発明の実施にあたっては種々の変形形態が可能である
０例えば上述の実施例では現用、予備の二つのクロック
発生部について本発明を通用したが、勿論、３以上のク
ロック発生部に本発明を通用することも可焼である。ま
た上述の実施例では。
０例えば上述の実施例では現用、予備の二つのクロック
発生部について本発明を通用したが、勿論、３以上のク
ロック発生部に本発明を通用することも可焼である。ま
た上述の実施例では。
予備系クロック発生部の出力クロックの位相を制御する
ように構成したが、これに限らず、現用系クロック発生
部の出力クロックの位相を制御するようにしてもよいし
、また現用と予備の出力クロックの位相を相互に制御し
合うものであってもよい。
ように構成したが、これに限らず、現用系クロック発生
部の出力クロックの位相を制御するようにしてもよいし
、また現用と予備の出力クロックの位相を相互に制御し
合うものであってもよい。
本発明によれば、現用系／予備系 のクロック切替えを
行った際のクロック位相の跳曜量が最小となり、その結
果としてクロック切替え時のデータの欠落等が防止でき
る。
行った際のクロック位相の跳曜量が最小となり、その結
果としてクロック切替え時のデータの欠落等が防止でき
る。
第１図は本発明に係る原理説明図。
第２図は本発明の一実施例としてのクロック発生装置の
クロック位相制御回路を時分割多重装置に通用した場合
の構成を示すブロック図、およ第３図は第２図実施例装
置におけるクロック扉部の構成例を示すブロック図であ
る。 図において。 １−Ｐ Ｌ Ｌ制御用クロック発生部 ２−現用系クロンク発生部 ３−予備系クロック発生部 ２１．３１−一位相同期回路 ２２．３２−−・クロック生成部 ３３−クロック制御部 ３３Ｌ−ｍ−微分回路 ３３２・−カウンタ ３３３・−位相差検出部 ３３４−・位相制御部 ＣＬＫ２−・現用系システムクロック ＣＬＫ３−−予備系システムクロγり
クロック位相制御回路を時分割多重装置に通用した場合
の構成を示すブロック図、およ第３図は第２図実施例装
置におけるクロック扉部の構成例を示すブロック図であ
る。 図において。 １−Ｐ Ｌ Ｌ制御用クロック発生部 ２−現用系クロンク発生部 ３−予備系クロック発生部 ２１．３１−一位相同期回路 ２２．３２−−・クロック生成部 ３３−クロック制御部 ３３Ｌ−ｍ−微分回路 ３３２・−カウンタ ３３３・−位相差検出部 ３３４−・位相制御部 ＣＬＫ２−・現用系システムクロック ＣＬＫ３−−予備系システムクロγり
Claims (1)
- 【特許請求の範囲】 現用系クロック発生部（５１）と予備系クロック発生部
（５２）を備える二重化構成のクロック発生装置におい
て、 該現用系出力クロックと該予備系出力クロックの位相差
を検出する位相差検出部（５３）と、該位相差検出部（
５３）によって検出された位相差に基づいて該現用系出
力クロックまたは予備系出力クロックの位相を、両出力
クロック間の位相差を小さくするように調整する位相調
整部（５４）と を備えるクロック発生装置のクロック位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63325055A JPH02166832A (ja) | 1988-12-20 | 1988-12-20 | クロック発生装置のクロック位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63325055A JPH02166832A (ja) | 1988-12-20 | 1988-12-20 | クロック発生装置のクロック位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02166832A true JPH02166832A (ja) | 1990-06-27 |
Family
ID=18172647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63325055A Pending JPH02166832A (ja) | 1988-12-20 | 1988-12-20 | クロック発生装置のクロック位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02166832A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006333382A (ja) * | 2005-05-30 | 2006-12-07 | Fujitsu Ltd | システムクロック装置 |
-
1988
- 1988-12-20 JP JP63325055A patent/JPH02166832A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006333382A (ja) * | 2005-05-30 | 2006-12-07 | Fujitsu Ltd | システムクロック装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6239626B1 (en) | Glitch-free clock selector | |
| EP1262022B1 (en) | Method and circuit for transmitting data between pseudo-synchronized channels | |
| JP3274639B2 (ja) | データ信号切換装置 | |
| JP3084151B2 (ja) | 情報処理システム | |
| US4329652A (en) | Apparatus for synchronization control of a plurality of inverters | |
| US6219395B1 (en) | Phase alignment of frames in computer telephony busses | |
| JPH075949A (ja) | ２重化クロック切替えの方法と装置 | |
| JPH02166832A (ja) | クロック発生装置のクロック位相制御回路 | |
| JPH033419A (ja) | 位相同期回路 | |
| JP2543138B2 (ja) | 網同期装置および網同期方法 | |
| KR100328757B1 (ko) | 전송시스템의 클럭신호 전환에 의한 오류방지 장치 | |
| JP2002281005A (ja) | 伝送装置及び集積回路 | |
| JP3288192B2 (ja) | 同期クロック回路 | |
| JP2972590B2 (ja) | クロック切替回路 | |
| JP2918943B2 (ja) | 位相同期回路 | |
| KR100328761B1 (ko) | 광통신 시스템의 시스템 클럭 유니트 스위칭 장치 | |
| JPS63109518A (ja) | 二重化クロツク供給回路 | |
| JP3505479B2 (ja) | 複数同期装置及びクロック分岐・分周装置 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| JP3521275B2 (ja) | 位相合わせ装置 | |
| JPH11298460A (ja) | クロック切替回路 | |
| JPH01213027A (ja) | タイミング信号発生装置の二重化切替方式 | |
| JP2705443B2 (ja) | 送信フレームタイミング発生回路 | |
| JP3517827B2 (ja) | データ処理装置 | |
| JPS62169560A (ja) | 二重化クロツク信号発生装置 |