JPH021606A - Automatic frequency control circuit - Google Patents

Abstract

PURPOSE:To attain the pull-in of a correct frequency at the rise time of a power source by providing a switch which bypasses a band pass filter in a control loop in an automatic frequency control circuit with the PLL control loop. CONSTITUTION:The switch which bypasses BPF6 is provided in a conventional circuit, and it is controlled as follows. A reception level alarm circuit 13 supplies an alarm signal to a timer 12 when the output of BPF6 is lower than a pre scribed level. When the power source is turned on, the timer 12 outputs a switch on signal to the switch for a prescribed time, and outputs the switch on signal to the switch while it receives the alarm signal from the alarm circuit 13 when it does. The output of the timer 12 is switched off after the prescribed time. Consequently, narrow-band filter BPF6 is temporarily bypassed and the correct pull-in of the frequency can be executed.

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第６図〜第９図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 第１実施例の説明（第２図） 第２実施例の説明（第３図） 第３実施例の説明（第４図） 第４実施例の説明（第５図） 発明の効果 〔概要〕 Ｐ　Ｌ　Ｌ　（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌｏｏｐ）
方式の自動周波数制御回路に関し、 狭帯域なバンドパスフィルタをＰＬＬ制御ループに介装
している場合においても、−時的にこのバンドパスフィ
ルタの狭帯域特性を解除できるようにし、更には、周波
数弁別機能と周波数制御機能とを分離することにより、
十分な自動周波数制御機能を発揮できるようにすること
を目的とし、Ｐ　Ｌ　Ｌ　ｆｉｌｌｉｌｌｌループ内の
バンドパスフィルタをバイパスしうるスイッチを設ける
か、更に加えてＰＬＬ制御ループのうちのフィードバッ
クループ部分に、位相比較器を設け、該位相比較器で、
フィードバック信号と基準信号とを比較して、この比較
結果に応じて、電圧制御発振器を制御するように構成す
る。[Detailed Description of the Invention] [Table of Contents] Overview Industrial Field of Application Prior Art (Figures 6 to 9) Means for Solving the Problems to be Solved by the Invention (Figure 1) Working Examples Description of the first embodiment (Fig. 2) Description of the second embodiment (Fig. 3) Description of the third embodiment (Fig. 4) Description of the fourth embodiment (Fig. 5) Effects of the invention [Summary] P L L (Phase Locked Loop)
Regarding the automatic frequency control circuit of the method, even when a narrowband bandpass filter is interposed in the PLL control loop, it is possible to temporarily cancel the narrowband characteristic of this bandpass filter, and furthermore, the frequency By separating the discrimination function and frequency control function,
In order to achieve a sufficient automatic frequency control function, a switch capable of bypassing the bandpass filter in the PLL fillill loop is provided, or in addition, a switch is provided in the feedback loop portion of the PLL control loop. A phase comparator is provided, with the phase comparator,
The feedback signal and the reference signal are compared, and the voltage controlled oscillator is controlled according to the comparison result.

（産業上の利用分野） 本発明はＰＬＬ方式の自動周波数制御回路に関する。(Industrial application field) The present invention relates to a PLL type automatic frequency control circuit.

〔従来の技ｉネｉ〕[Conventional technique]

第６図は従来の自動周波数制御回路（以下、自動周波数
制御のことをＡＦＣという。従って自動周波数制御回路
はＡＦＣ回路ということになる）を用いたスーパーヘテ
ロダイン方式のＦＭ受信機のブロック図である。FIG. 6 is a block diagram of a superheterodyne FM receiver using a conventional automatic frequency control circuit (hereinafter, automatic frequency control is referred to as AFC. Therefore, the automatic frequency control circuit is referred to as AFC circuit). .

図において、■は局部発振器、２は混合器、３はバンド
パスフィルタであり、これらの回路でＦＭ受信信号から
第１中間周波信号ＩＦＩが得られる。In the figure, ■ is a local oscillator, 2 is a mixer, and 3 is a bandpass filter, and these circuits obtain the first intermediate frequency signal IFI from the FM reception signal.

また、４は混合器（位相比較器）−１５は増幅器、６は
バンドパスフィルタ、７は自動ゲイン制御Ｂ増幅器（Ａ
ＧＣ増幅器）、８は周波数弁別器、９は電圧制御発振器
（ＶＣＯ）　、１０はローパスフィルタ（ループフィル
タ）であり、これらの回路で第１中間周波信号ＩＦＩか
ら第２中間周波信号ＩＦ２を得、所要のベースバンド信
号が得られるようになっている。In addition, 4 is a mixer (phase comparator), 15 is an amplifier, 6 is a bandpass filter, and 7 is an automatic gain control B amplifier (A
GC amplifier), 8 is a frequency discriminator, 9 is a voltage controlled oscillator (VCO), and 10 is a low pass filter (loop filter), and these circuits obtain a second intermediate frequency signal IF2 from the first intermediate frequency signal IFI, The required baseband signal can be obtained.

更に、これらの回路（混合器４、ＶＣＯ９、ローパスフ
ィルタ１０を含む）で、ＰＬＬ制御制御ループ槽成し、
ＦＭ波の中心周波数ｆｏがずれないように制御している
。Furthermore, these circuits (including the mixer 4, VCO 9, and low-pass filter 10) form a PLL control control loop,
Control is performed so that the center frequency fo of the FM wave does not shift.

即ち、周波数弁別器８からのＡＦＣ信号をＶＣＯ９側に
フィードバンクし、このフィードバック信号に応じてＶ
ＣＯ９での発振周波数を変えているのである。That is, the AFC signal from the frequency discriminator 8 is fed to the VCO 9 side, and the VCO is adjusted according to this feedback signal.
This changes the oscillation frequency at CO9.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、第７図に示すように、ＶＣＯ９の発振周波数
域が広いと、電源立ち上げ時に疑似引き込みが生じやす
く、特にバンドパスフィルタ６の帯域が狭い場合、周波
数弁別器８に入る信号は電源立ち上げ時にはなく、ノイ
ズのみとなり、これにより周波数弁別器８の特性も変化
して、正しくＡＦＣのための引き込みができない場合が
ある。By the way, as shown in FIG. 7, when the oscillation frequency range of the VCO 9 is wide, false pull-in tends to occur when the power is turned on. Especially when the bandpass filter 6 has a narrow band, the signal entering the frequency discriminator 8 is There is no noise when the frequency is increased, and only noise occurs, and this changes the characteristics of the frequency discriminator 8, which may prevent correct acquisition for AFC.

そこで、局部発振器ｌ及び送信側の周波数安定度を極め
て高くすることも考えられるが、これでは非常に高価と
なり、又大型化を招くという問題点がある。Therefore, it is conceivable to make the frequency stability of the local oscillator l and the transmitting side extremely high, but this has the problem of being very expensive and increasing the size.

また、ＡＦＣの安定度は、周波数弁別器８の温度特性、
直線性（ＤＧ）及びループゲインによって決まるが、周
波数弁別器８は一般に温度特性や直線性（Ｄ　Ｇ）にバ
ラツキがあり、バンドパスフィルタ６の帯域幅に比べ、
ＦＭ波の中心周波数ｆＯの変化が大きい場合、ＡＦＣの
ずれによる伝送特性に劣化が生じやすい。In addition, the stability of AFC is determined by the temperature characteristics of the frequency discriminator 8,
Although it is determined by the linearity (DG) and loop gain, the frequency discriminator 8 generally has variations in temperature characteristics and linearity (DG), and compared to the bandwidth of the bandpass filter 6,
When the change in the center frequency fO of the FM wave is large, the transmission characteristics are likely to deteriorate due to AFC deviation.

即ち、ＦＭ波の中心周波数ｆＯの変化が大きいと、バン
ドパスフィルタ６を通る信号がなくなり、ベースバンド
信号を取り出せなくなる。That is, if the change in the center frequency fO of the FM wave is large, no signal passes through the bandpass filter 6, making it impossible to extract the baseband signal.

そこで、温度補償を行ったり、種々の調整を行ったりし
て伝送特性を良くすることが行われるが、これではコス
ト高を招く。Therefore, temperature compensation and various adjustments are performed to improve the transmission characteristics, but this results in increased costs.

ところで、位相比較器４は、原理的には周波数弁別器８
と同様、第８図に示すような周期性の特性を持っており
、実用しているＰＬＬ用ＬＳＩは位相差の判別機能を有
し、第９図に示すような単一の理想的位相弁別特性を持
っている。By the way, the phase comparator 4 is, in principle, the frequency discriminator 8.
Similarly, it has periodic characteristics as shown in Figure 8, and the PLL LSI in use has a phase difference discrimination function, and a single ideal phase discrimination function as shown in Figure 9. have characteristics.

したがって、Ｐ　Ｌ　Ｌループが十分動作する振幅とＰ
ＬＬループの引き込み範囲の入力であれば、正しくロッ
クされる。Therefore, the amplitude and P
If the input is within the pull-in range of the LL loop, it will be correctly locked.

しかし、狭帯域で帯域外特性がリップルをもち低域と高
域とが等しいバンドパスフィルタ６の存在により、初期
動作時でノイズ状態となるさ、位相弁別出力が正しくな
くなり、ロック状態へ引き込むことができないという問
題点がある。However, due to the existence of the bandpass filter 6, which has a narrow band with ripples in its out-of-band characteristics and whose low and high frequencies are equal, a noise state occurs at the initial operation, the phase discrimination output becomes incorrect, and the filter is pulled into a lock state. The problem is that it is not possible.

本発明は、このような問題点に鑑みてなされたもので、
狭帯域なバンドパスフィルタをＰＬＬ制御ループに介装
している場合においても、−時的にこのバンドパスフィ
ルタの狭帯域特性を解除できるようにし、更には周波数
弁別機能と自動周波数制御機能を分離することにより、
十分な自動周波数制御機能を発揮できるようにした、自
動周波数制御回路を提供することを目的とする。The present invention was made in view of these problems, and
Even when a narrowband bandpass filter is inserted in the PLL control loop, the narrowband characteristic of the bandpass filter can be temporarily canceled, and the frequency discrimination function and automatic frequency control function can be separated. By doing so,
An object of the present invention is to provide an automatic frequency control circuit that can exhibit sufficient automatic frequency control functions.

〔課題を解決するための手段〕[Means to solve the problem]

第１図は本発明の原理ブロック図である。 FIG. 1 is a block diagram of the principle of the present invention.

第１図において、ＬはＰＬＬ制御ループで、このＰ　Ｌ
　Ｌ　１ｉｌＪ御ループＬは、位相比較器４、増幅器５
、バンドパスフィルタ６、ＡＧＣ増幅器７、■ＣＯ９、
ループフィルタ１０を有している。なお、８はベースバ
ンド信号を取り出す周波数弁別器である。In FIG. 1, L is a PLL control loop, and this P L
L 1ilJ control loop L includes phase comparator 4, amplifier 5
, bandpass filter 6, AGC amplifier 7, CO9,
It has a loop filter 10. Note that 8 is a frequency discriminator for extracting the baseband signal.

１１はスイッチであり、このスイッチ１１ばオンするこ
とによりＰＬＬ制御ループＬ内のバンドパスフィルタ６
をバイパスするようになっている。11 is a switch, and when this switch 11 is turned on, the bandpass filter 6 in the PLL control loop L is turned on.
is designed to be bypassed.

また、ＰＬＬ制御ループＬ内のフィードバックループ部
分には、１／Ｎ分周器１５、位相比較器１６が設けられ
ている。なお、１７は基準信号を出力する基準発振器で
ある。Further, a 1/N frequency divider 15 and a phase comparator 16 are provided in a feedback loop portion within the PLL control loop L. Note that 17 is a reference oscillator that outputs a reference signal.

〔作用〕[Effect]

このような構成により、例えば電源立ち上がり時等に、
スイッチ１１がオンすると、中間周波信号！Ｆはバンド
パスフィルタ６でろ波されずスイッチ１１を通ってその
まま出力される。With this configuration, for example, when the power is turned on,
When switch 11 is turned on, an intermediate frequency signal is generated! F is not filtered by the bandpass filter 6, but is outputted as it is through the switch 11.

一方、ＰＬＬのためのフィードバック制御を行う際には
、１／Ｎ分周器１５で１／Ｎ分周（Ｎは自然数）された
フィードバック信号と基準発振器１７からの基準信号と
が、位相比較器１６で比較され、この比較結果に応じて
、ＶＣＯ９の発振周波数が制御される。On the other hand, when performing feedback control for the PLL, the feedback signal whose frequency is divided by 1/N (N is a natural number) by the 1/N frequency divider 15 and the reference signal from the reference oscillator 17 are input to the phase comparator. 16, and the oscillation frequency of the VCO 9 is controlled according to the comparison result.

〔実施例〕〔Example〕

以下、図面を参照して本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.

（ａ）　　第１実施例の説明 第２図は本発明の第１実施例を示すブロック図で、この
第２図において、第６図に示す従来の自動周波数制御回
路と異なる点は、次のとおりである。(a) Description of the first embodiment Fig. 2 is a block diagram showing the first embodiment of the present invention. In Fig. 2, the differences from the conventional automatic frequency control circuit shown in Fig. 6 are as follows. That's right.

先ず、バンドパスフィルタ６をバイパスしうるスイッチ
１１が設けられていることである。そして、このスイッ
チ１１は、以下に説明する検出系からの信号に基づき開
閉制御されるようになっている。First, a switch 11 that can bypass the bandpass filter 6 is provided. The switch 11 is controlled to open and close based on a signal from a detection system, which will be described below.

この検出系は、先ず受信レベルアラーム回路１３を有し
ている。この受信レベルアラーム回路１３は、バンドパ
スフィルタ６の出力が所定レベルより低い場合に、ＡＧ
Ｃ増幅器７からの信号に基づきアラーム信号を出すもの
で、このアラーム信号はタイマ回路１２及びアラーム表
示器１８へ供給される。This detection system first includes a reception level alarm circuit 13. This reception level alarm circuit 13 detects when the output of the bandpass filter 6 is lower than a predetermined level.
An alarm signal is issued based on the signal from the C amplifier 7, and this alarm signal is supplied to the timer circuit 12 and alarm display 18.

タイマ回路１２は、電源１９を投入すると、所定時間だ
けスイッチオン信号をスイッチ１１へ出力するほか、受
信レベルアラーム回路１３からアラーム信号を受けると
、このアラーム信号を受けている間はスイッチオン信号
をスイッチ１１へ出力する回路である。When the power supply 19 is turned on, the timer circuit 12 outputs a switch-on signal to the switch 11 for a predetermined period of time, and when it receives an alarm signal from the reception level alarm circuit 13, it outputs a switch-on signal while receiving this alarm signal. This is a circuit that outputs to the switch 11.

そして１．このタイマ回路１２からの出力は、電源投入
後あるいはアラーム信号がなくなってから所定時間経過
すると、スイッチオフ信号に切り替わる。And 1. The output from the timer circuit 12 is switched to a switch-off signal after a predetermined period of time has elapsed after the power is turned on or after the alarm signal disappears.

従って、電源１９が投入されるか、アラーム信号が出力
されると、電源投入後所定時間またはアラーム信号を受
けている間はスイッチ１１が閉じており、電源投入後あ
るいはアラーム信号がなくなってから所定時間経過する
と、スイッチ１１が開く。Therefore, when the power source 19 is turned on or an alarm signal is output, the switch 11 is closed for a predetermined time after the power is turned on or while an alarm signal is being received, and for a predetermined period after the power is turned on or after the alarm signal disappears. When the time has elapsed, the switch 11 opens.

また、ＡＧＣ増幅器７とローパスフィルタ１０との間に
は、リミッタ１４．１／Ｎ分周器１５、位相比較器１６
が介装されている。Further, between the AGC amplifier 7 and the low-pass filter 10, a limiter 14, a 1/N frequency divider 15, a phase comparator 16
is interposed.

ＩＪ　ミッタ１４は、無信号に近いレベル又はＡＧＣ増
幅器７の可変範囲以下の信号になっ゛た場合でも位相比
較器１６が動作するのに十分な増幅を行い、出力信号レ
ベルを一定に保つものである。The IJ transmitter 14 provides sufficient amplification to operate the phase comparator 16 and keeps the output signal level constant even when the signal level is close to no signal or is below the variable range of the AGC amplifier 7. be.

１／Ｎ分周器１５はリミッタ１４を通ってきた信号を１
／Ｎに分周するものである。位相比較器１６は、１／Ｎ
分周器１５からのフィードバック信号と基準発振器（水
晶発振器）１７からの基準信号とを位相比較して、その
比較結果をローパスフィルタ１０へ送るものである。The 1/N frequency divider 15 divides the signal passing through the limiter 14 into 1
/N. The phase comparator 16 is 1/N
The feedback signal from the frequency divider 15 and the reference signal from the reference oscillator (crystal oscillator) 17 are compared in phase, and the comparison result is sent to the low-pass filter 10.

上述の構成により、先ず始動に際し、電源１９を投入す
ると、タイマ回路１２がらスイッチオン信号が所定時間
だけ出力される。これにより、スイッチ１１は所定時間
だけ閉じる。With the above-described configuration, when the power source 19 is first turned on at startup, the timer circuit 12 outputs a switch-on signal for a predetermined period of time. This closes the switch 11 for a predetermined period of time.

ところで、ＦＭ受信信号（ＲＦ倍信号入力は第２中間周
波信号ＩＦ２に変換され、バンドパスフィルタ６をバイ
パスしてスイッチ１１を通り、更にＡＧＣ増幅器７、リ
ミッタ１４を通って１／Ｎ分周器１５で分周され、位相
比較器１６で、基準発振器１７からの基準信号と位相比
較される。By the way, the FM received signal (RF multiplied signal input is converted to the second intermediate frequency signal IF2, bypasses the bandpass filter 6, passes through the switch 11, further passes through the AGC amplifier 7 and limiter 14, and then is sent to the 1/N frequency divider. The signal is frequency-divided by 15, and its phase is compared with a reference signal from a reference oscillator 17 in a phase comparator 16.

そして、この比較の結果得られた誤差電圧がローパスフ
ィルタ１０を通してＶＣＯ９に加えられ、ＶＣＯ９の発
振周波数を変化させることが行われる。これによりＰＬ
Ｌがロックされる。Then, the error voltage obtained as a result of this comparison is applied to the VCO 9 through the low-pass filter 10 to change the oscillation frequency of the VCO 9. This allows P.L.
L is locked.

このように、電源投入初期において、−時的にバンドパ
スフィルタ６の狭帯域特性を解除できるので、ロック状
態への引き込みを確実に行うことができる。In this manner, the narrow band characteristic of the bandpass filter 6 can be temporarily released at the initial stage of power-on, so that the lock state can be reliably pulled into the locked state.

タイマ回路」２はロックされるのに十分な時間（上記所
定時間）が経過すると、スイッチ１１を開く。The timer circuit 2 opens the switch 11 when a sufficient time to be locked (the above-mentioned predetermined time) has elapsed.

これにより信号はバンドパスフィルタ６を通って周波数
弁別器８に入力される なお、このＰＬＬが所要の周波数に引き込んで正常に作
動したのちに、例えばＦＭ受信号の受信がとぎれて、受
信限界レベル以下に低下すると、受信レベルアラーム回
路１３が作動してアラーム信号を発生する。As a result, the signal passes through the bandpass filter 6 and is input to the frequency discriminator 8. Furthermore, after this PLL pulls in the required frequency and operates normally, for example, the reception of the FM reception signal is interrupted and the reception limit level is reached. When the received level falls below, the received level alarm circuit 13 is activated and generates an alarm signal.

このアラーム信号でタイマ回１１２が作動し、スイッチ
１１を閉じる。This alarm signal activates the timer 112 and closes the switch 11.

この状態はアラーム信号が出されている間、継続するの
で、正常受信状態になると、この状態になった直後はま
だ、スイッチ１１が閉じているから、信号はバンドパス
フィルタ７をバイパスする。This state continues while the alarm signal is issued, so when the normal reception state is reached, the signal bypasses the bandpass filter 7 since the switch 11 is still closed immediately after this state is entered.

即ち、第２中間周波信号ＩＦ２は、バンドパスフィルタ
６をバイパスしてスイッチ１１を通り、更にＡＧＣ増幅
器７、リミッタ１４を通って１／Ｎ分周器１５で分周さ
れ、位相比較器１６で、基準発振器１７からの基準信号
と位相比較され、この比較の結果得られた誤差電圧がロ
ーパスフィルタ１０を通してＶＣＯ９に加えられ、ＶＣ
Ｏ９の発振周波数を変化させることが行われる。これに
よりＰＬＬがロックされるのである。That is, the second intermediate frequency signal IF2 bypasses the bandpass filter 6, passes through the switch 11, further passes through the AGC amplifier 7 and limiter 14, is frequency-divided by the 1/N frequency divider 15, and is frequency-divided by the phase comparator 16. , the phase is compared with the reference signal from the reference oscillator 17, and the error voltage obtained as a result of this comparison is applied to the VCO 9 through the low-pass filter 10, and the VC
The oscillation frequency of O9 is changed. This locks the PLL.

また、正常受信状態になると、アラーム信号がなくなる
ので、タイマ回路１２はロックされるのに十分な時間（
上記所定時間）が経過すると、スイッチ１１を開く。こ
れにより信号はバンドパスフィルタ６を通って周波数弁
別器８に入力される。In addition, when the normal reception state is reached, the alarm signal disappears, so the timer circuit 12 is activated for a sufficient period of time (
When the predetermined time period described above has elapsed, the switch 11 is opened. As a result, the signal passes through the bandpass filter 6 and is input to the frequency discriminator 8.

このように、電源立ち上げ時に所定時間だけスイッチ１
１を閉じ、又受信レベル断の状態でもスイッチ１１を閉
じて、バンドパスフィルタ６の通過特性を解除させてい
るので、引き込みを容易に且つ確実に行うことができる 従って、非常に狭帯域なバンドパスフィルタ６を使用し
た場合でも、安定したＡＦＣ特性が得られる。In this way, switch 1 is turned on for a predetermined period of time when the power is turned on.
1 is closed, and the switch 11 is also closed even when the reception level is cut off, thereby canceling the pass characteristics of the bandpass filter 6. Therefore, the pull-in can be easily and reliably performed. Even when the pass filter 6 is used, stable AFC characteristics can be obtained.

また、ＰＬＬ方式として、ＡＦＣの機能と周波数弁別の
機能とを分離させ、基準発振器１７からの基準信号を基
準として、中心周波数ｆｏのずれを検出し、ＶＣＯ９に
フィードバックさせているので、周波数制御に際して、
回路周波数弁別器８の調整やバラツキの影響をこの自動
周波数制御回路が受けない。In addition, as a PLL system, the AFC function and the frequency discrimination function are separated, and the deviation of the center frequency fo is detected using the reference signal from the reference oscillator 17 as a reference, and the detected deviation is fed back to the VCO 9. ,
This automatic frequency control circuit is not affected by adjustments or variations in the circuit frequency discriminator 8.

（ｂ）　　第２実施例の説明 第３図は本発明の第２実施例を示すブロック図であり、
この第３図に示す第２実施例では、第２図に示す第１実
施例と異なり、スイッチ１１の存在によって信号系の通
過特性を変化させないようにしている。(b) Description of the second embodiment FIG. 3 is a block diagram showing the second embodiment of the present invention,
In the second embodiment shown in FIG. 3, unlike the first embodiment shown in FIG. 2, the presence of the switch 11 does not change the passing characteristics of the signal system.

即ち、ＡＧＣ増幅器７と周波数弁別器８との間にバンド
パスフィルタ６を設け、更にはＡＧＣ増幅器７から分岐
したフィードバックルー゛プ部分のリミッタ１４と１／
Ｎ分周器１５との間に、バンドパスフィルタ６と同等の
バンドパスフィルタ６Ａを介装し、このバンドパスフィ
ルタ６Ａをバイパスしうるようにスイッチ１１が設けら
れている。That is, a bandpass filter 6 is provided between the AGC amplifier 7 and the frequency discriminator 8, and a limiter 14 and a 1/2 filter are provided in a feedback loop branched from the AGC amplifier 7.
A bandpass filter 6A equivalent to the bandpass filter 6 is interposed between the N frequency divider 15 and a switch 11 so as to bypass the bandpass filter 6A.

このような構成により、先ず、始動に際し、電源１９を
投入すると、タイマ回路１２からスイッチオン信号が所
定時間だけ出力される。これにより、スイッチ１１は所
定時間だけ閉じる。With this configuration, when the power source 19 is first turned on at startup, the timer circuit 12 outputs a switch-on signal for a predetermined period of time. This closes the switch 11 for a predetermined period of time.

ところで、ＦＭ受信信号（ＲＦ倍信号入力は第２中間周
波信号ＩＦ２に変換され、ＡＧＣ増幅器７、リミッタ１
４を通って、更にはバンドパスフィルタ６Ａをバイパス
してスイッチ１１を通り１／Ｎ分周器１５で分周され、
位相比較器１６で、基準発振器１７からの基準信号と位
相比較される。By the way, the FM received signal (RF multiplied signal input is converted into a second intermediate frequency signal IF2, and is sent to the AGC amplifier 7 and the limiter 1.
4, further bypasses the bandpass filter 6A, passes through the switch 11, and is divided by the 1/N frequency divider 15.
A phase comparator 16 compares the phase with a reference signal from a reference oscillator 17 .

そして、この比較の結果得られた誤差電圧がローパスフ
ィルタ１０を通過してＶＣＯ９に加えられ、ＶＣＯ９の
発振周波数を変化させることが行われる。これによりＰ
ＬＬがロックされる。Then, the error voltage obtained as a result of this comparison passes through the low-pass filter 10 and is applied to the VCO 9, thereby changing the oscillation frequency of the VCO 9. This allows P
LL is locked.

タイマ回路１２はロックされるのに十分な時間（上記所
定時間）が経過すると、スイッチ１１を開く。The timer circuit 12 opens the switch 11 when a sufficient time (the above-mentioned predetermined time) has elapsed to be locked.

これにより、フィードバック信号はバンドパスフィルタ
６Ａを通って１／Ｎ分周器１５に入力される。また、第
２中間周波信号ＩＦ２はバンドパスフィルタ６を通って
周波数弁別器８からベースバント信号として出力される
。Thereby, the feedback signal is input to the 1/N frequency divider 15 through the bandpass filter 6A. Further, the second intermediate frequency signal IF2 passes through the bandpass filter 6 and is output from the frequency discriminator 8 as a baseband signal.

このように、第２実施例では、電源立ち上げ時に所定時
間だけスイッチ１１を閉じ、バンドパスフィルタの通過
特性を解除させているので、引き込みを容易且つ確実に
行うことができ、これにより非常に狭帯域なバンドパス
フィルタを使用した場合でも、安定したＡＦＣ特性が得
られると共に、ＰＬＬ方式として、ＡＦＣの機能と周波
数弁別の機能とを分離させ、基準発振器１７がらの基準
信号を基準として、中心周波数ｆＯのずれを検出し、Ｖ
ＣＯ９にフィードバックさせているので、周波数制御に
際して、回路周波数弁別器８の調整やバラツキの影響を
自動周波数制御回路が受けないという前述の第１実施例
とほぼ同様の効果ないし利点が得られるほか、スイッチ
１１をＰＬＬ制御ループフィードバック部分に設けるこ
とにより、スイッチ１１を設けても、信号系の通過特性
が変化しないという利点がある。In this way, in the second embodiment, the switch 11 is closed for a predetermined period of time when the power is turned on, and the pass characteristics of the bandpass filter are canceled. Even when a narrow band pass filter is used, stable AFC characteristics can be obtained, and as a PLL system, the AFC function and the frequency discrimination function are separated, and the center Detects the deviation in frequency fO and calculates V
Since the feedback is fed back to the CO9, in frequency control, the automatic frequency control circuit is not affected by the adjustment or variation of the circuit frequency discriminator 8, which is almost the same effect or advantage as in the first embodiment described above. By providing the switch 11 in the PLL control loop feedback section, there is an advantage that the passage characteristics of the signal system do not change even if the switch 11 is provided.

（Ｃ１第３実施例の説明 第４図は本発明の第３実施例を示すブロック図であり、
この第４図に示す第３実施例は上記の第１実施例を簡素
化したもので、具体的には第６図に示す従来の回路にお
いて、バンドパスフィルタ６をバイパスするスイッチ１
１を設け、更にＶＣ０９の発振帯域を発振調整回路２０
で制限したものである。(C1 Explanation of Third Embodiment FIG. 4 is a block diagram showing the third embodiment of the present invention,
The third embodiment shown in FIG. 4 is a simplified version of the first embodiment, and specifically, in the conventional circuit shown in FIG.
1, and further adjust the oscillation band of VC09 by an oscillation adjustment circuit 20.
It is limited by.

ここで、発振調整回路２０は、基準値からのプラスマイ
ナスで帯域制限するため、電圧＋Ｖ、■ボルトでつられ
た抵抗、ダイオード回路からなる。Here, the oscillation adjustment circuit 20 is composed of a resistor and a diode circuit connected by voltages +V and ■volts in order to limit the band by plus or minus from the reference value.

このようにすれば、簡素な回路構成で、前述の第１実施
例とほぼ同様の効果ないし利点が得られる。In this way, substantially the same effects and advantages as the first embodiment described above can be obtained with a simple circuit configuration.

なお、前述の第１、第２実施例において、リミッタ１４
、ｌ／Ｎ分周器１５、位相比較器１６、基準発振器１７
を省略してもよく、この場合でも電源立ち上げ時に正し
くＡＦＣのための引き込みを行うことはできる。Note that in the first and second embodiments described above, the limiter 14
, l/N frequency divider 15, phase comparator 16, reference oscillator 17
may be omitted, and even in this case, it is possible to correctly perform the pull-in for AFC at power-on.

（ｄ）　　第４実施例の説明 第５図は、本発明の第４実施例を示すブロック図であり
、第２図乃至第４図と同符号は同一のものを示す。(d) Description of Fourth Embodiment FIG. 5 is a block diagram showing a fourth embodiment of the present invention, and the same reference numerals as in FIGS. 2 to 4 indicate the same parts.

この実施例では、上記実施例におけるＰＬＬ制御ループ
内のバンドパスフィルタ６として、弾性表面波フィルタ
（以下これを５ＡＷＦと略記する）を用い、前記バント
パスフィルタをバイパスしうるスイッチ１１としてＰＩ
ＮダイオードＤ１を用いると共に、前記５ＡＷＦから成
るバンドパスフィルタ６と直列に、第２のスイッチとし
てのＰ、ＩＮダイオードＤ２を接続したものである。In this embodiment, a surface acoustic wave filter (hereinafter abbreviated as 5AWF) is used as the bandpass filter 6 in the PLL control loop in the above embodiment, and a PI is used as a switch 11 that can bypass the bandpass filter.
In addition to using an N diode D1, a P, IN diode D2 as a second switch is connected in series with the bandpass filter 6 made of the 5AWF.

前記ＰＩＮダイオードには、図示のように抵抗Ｒ１、Ｒ
２、Ｒ３を接続し、制御入力端子ＣＩから制御信号（例
えば、電圧十ＥでＯＮ、−Ｅで０ＦＦ）を加える。The PIN diode has resistors R1 and R as shown in the figure.
2. Connect R3 and apply a control signal from the control input terminal CI (for example, ON at voltage 1E, OFF at -E).

上記のように構成したのは次の理由によるものである。The reason for the above configuration is as follows.

即ち、上記各実施例におけるＰＬＬ制御ループ内のバン
ドパスフィルタ６として、５ＡＷＦを用い、該バンドパ
スフィルタ６をバイパスするスイッチ１１としてＰＩＮ
ダイオードＤ１を用いた場合の自動周波数制御において
は、フィルタパスの時（フィルタをバイパスする時）振
幅の変差が大きく、同期引き込みの入力電力が大きいと
いう欠点がある。That is, a 5AWF is used as the bandpass filter 6 in the PLL control loop in each of the above embodiments, and a PIN is used as the switch 11 that bypasses the bandpass filter 6.
Automatic frequency control using the diode D1 has the disadvantage that the amplitude variation is large when the filter is passed (when the filter is bypassed), and the input power for synchronization pull-in is large.

５ＡＷＦは一般的に、ロスが大きく遅延特性のリップル
が大きい。5AWF generally has large loss and large ripple in delay characteristics.

そのため、ＰＩＮダイオード（スイッチ）のロスを少な
くして引き込みしやすくする必要がある。Therefore, it is necessary to reduce the loss of the PIN diode (switch) to make it easier to pull in.

また、オン・オフ比の差が大きく、ＡＧＣレベルの安定
時間が長くなる欠点がある。Further, there is a drawback that the difference in on/off ratio is large and the stabilization time of the AGC level is long.

今、上記の５ＡＷＦとＰＩＮダイオードＤ１との並列回
路を等価回路で考えると、ＰＩＮダイオードＤｌ側の回
路は抵抗のみの回路であるのに対して、５ＡＷＦ側の回
路は位相遅れ部分と抵抗分とから構成されていると考え
られる。Now, if we consider the above parallel circuit of 5AWF and PIN diode D1 as an equivalent circuit, the circuit on the PIN diode Dl side is a circuit with only a resistance, whereas the circuit on the 5AWF side has a phase delay part and a resistance part. It is thought to be composed of.

そこで、ＰＩＮダイオードＤ１のオン時の出力電圧（出
力側共通接続点の電圧）をＥｏ、５ＡＷＦ側の出力電圧
をＥ！とすると、合成した出力電圧（出力側共通接続点
の電圧）Ｅをベクトルで表現すると、Ｅ　−Ｅ　ｏ　＋
　Ｅ、ｅ−’（φはＥｏ波に対する遅れ角）となる。Therefore, the output voltage when the PIN diode D1 is on (the voltage at the common connection point on the output side) is Eo, and the output voltage on the 5AWF side is E! Then, if the combined output voltage (voltage at the common connection point on the output side) E is expressed as a vector, E −E o +
E, e-' (φ is the delay angle with respect to the Eo wave).

この出力電圧の絶対値Ｅは Ｅ　Ｉ　”’Ｅ＝　Ｅ、２＋Ｅ、Ｚ　　２ＥｏＥ＋Ｃ０
３（φ）のように表わせる。The absolute value E of this output voltage is E I '''E= E, 2+E, Z 2EoE+C0
It can be expressed as 3(φ).

上式において、ｒ−２ＥｏＥ、Ｃ０３（φ）」の項は５
ＡＷＦによる位相遅れにともなう部分であり、ＰＩＮダ
イオードＤ１によるスイッチの開閉時において電圧の差
が大きくなることを示している。In the above equation, the term "r-2EoE, C03(φ)" is 5
This is a part associated with a phase delay caused by the AWF, and shows that the difference in voltage becomes large when the switch is opened and closed by the PIN diode D1.

したがって、バンドパスフィルタ６として５ＡＷＦを用
い、バイパス用のスイッチ１１としてＰＩＮダイオード
Ｄ１を用いた場合には、図示のように、５ＡＷＦを用い
たバンドパスフィルタ６と直列にＰＩＮダイオードＤ２
を追加して第２のスイッチ機能を持たせることにより、
合成時のリップルを最少限にすることを可能としたもの
である。Therefore, when a 5AWF is used as the bandpass filter 6 and a PIN diode D1 is used as the bypass switch 11, the PIN diode D2 is connected in series with the bandpass filter 6 using the 5AWF as shown in the figure.
By adding and having a second switch function,
This makes it possible to minimize ripples during synthesis.

結局、図示回路のように構成し、ＰＩＮダイオードＤ１
が導通している時はＰ■ＮダイオードＤ２は遮断するよ
うに制御する。In the end, the circuit is configured as shown in the figure, and the PIN diode D1
When is conducting, the P■N diode D2 is controlled to be cut off.

このような制御をすると、５ＡＷＦの出力側では、５Ａ
ＷＦからの出力電圧Ｅ１の振幅が非常に小さくなるので
、はとんどＰＩＮダイオードＤＩと抵抗Ｒ２の抵抗値で
決まる振幅になる。With this kind of control, on the output side of the 5AWF, 5A
Since the amplitude of the output voltage E1 from WF becomes very small, the amplitude is almost determined by the resistance values of the PIN diode DI and the resistor R2.

したがって、ＰＩＮダイオードＤＩの電流（バイアス）
と抵抗Ｒ２の値によってロスが調整できるようになり、
ノーマル時とフィルタ解除時（Ｄｌ導通）の振幅を一致
させることができる。Therefore, the current (bias) of the PIN diode DI
The loss can now be adjusted by changing the value of resistor R2.
It is possible to match the amplitudes during normal and when the filter is released (Dl conduction).

なお、上記のように、ＰＬＩＪ［ｌｌループ内のバンド
パスフィルタとして５ＡＷＦ　（弾性表面波フィルタ）
を用い、該フィルタのバイパス用スイッチとしてＰＩＮ
ダイオードを用いると共に、５ＡＷＦと直列に第２のス
イッチとしてのＰＩＮダイオードを用いた回路は上記の
各実施例に全て適用可能である。As mentioned above, 5AWF (surface acoustic wave filter) is used as a bandpass filter in the PLIJ loop.
PIN is used as a bypass switch for the filter.
A circuit using a diode and a PIN diode as a second switch in series with the 5AWF is applicable to all of the above embodiments.

以上説明した第４実施例においては、引き込み特性安定
時間が短くなり、装置のＮＦ測測定正確に行える（ＳＡ
ＷＦと同じ損失で測定ができるため）。In the fourth embodiment described above, the pull-in characteristic stabilization time is shortened, and the NF measurement of the device can be performed accurately (SA
(Because it can be measured with the same loss as WF).

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば次のような効果が
ある。As explained above, the present invention has the following effects.

（１）請求項１に記載の自動周波数制御回路によれば、
狭帯域なバンドパスフィルタをＰＬＬ制御ループに介装
している場合においても、−時的にこのバンドパスフィ
ルタをバイパスできるので、電源立ち上げ時等に正しく
自動周波数制御のための周波数引き込みが行える利点が
ある。(1) According to the automatic frequency control circuit according to claim 1,
Even when a narrowband bandpass filter is inserted in the PLL control loop, this bandpass filter can be temporarily bypassed, so the frequency can be pulled in correctly for automatic frequency control at power-up, etc. There are advantages.

（２）請求項２に記載の自動周波数制御回路では、更に
、周波数弁別機能と自動周波数制御機能とを分離するこ
とにより、周波数制御に際して、回路周波数弁別器の調
整やバラツキの影響を本回路が受けないという利点があ
る。(2) In the automatic frequency control circuit according to claim 2, by further separating the frequency discrimination function and the automatic frequency control function, this circuit can eliminate the effects of adjustment and variation of the circuit frequency discriminator during frequency control. There is an advantage of not receiving it.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の原理ブロック図、 第２図は本発明の第１実施例を示すブロック図、第３図
は本発明の第２実施例を示すブロック図、第４図は本発
明の第３実施例を示すブロック図、第５図は本発明の第
４実施例を示すブロック図、第６図は従来例を示すブロ
ック図、 第７図は従来例の作用を説明する図、 第８図は位相比較器の比較出力特性図、第９図はＰＬＬ
用ＬＳＩの位相弁別特性図である。 ９−　Ｖ　Ｃ０ ０−ローパスフィルタ １−・・スイッチ ５−・・１／Ｎ分周器 ６−・・位相比較器 ７・・−基準発振器 Ｌ・・−ＰＬＬ制御ループ ＴＦ−・−中間周波信号 （ループフィルタ） 特許出願人　　　富士通株式会社 代理人弁理士　　山　谷　晧　榮 ４−位相比較器 ５−・−増幅器 ６・・＝−バンドパスフィルタ ７・−ＡＧＣ増幅器 ８・・−周波数弁別器 ＼〜Ｃワ゛寸吻’、Ｏｔ′−Ｑ：）　Ｃ＞バ）くボξ釆
便りの子′Ｉ−月４を育児ヨ月了ろ蓼ハ第７ 図 イ立相比較嬰の比較出力将姓図 第８ 図 ＰＬＬ用ＬＳＩのイ立相弁別特・Ｈ図 第９図Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram showing the first embodiment of the invention, Fig. 3 is a block diagram showing the second embodiment of the invention, and Fig. 4 is a block diagram showing the second embodiment of the invention. FIG. 5 is a block diagram showing the fourth embodiment of the present invention; FIG. 6 is a block diagram showing the conventional example; FIG. 7 is a diagram explaining the operation of the conventional example; Figure 8 is a comparison output characteristic diagram of the phase comparator, and Figure 9 is the PLL.
FIG. 9-V C0 0-Low pass filter 1--Switch 5--1/N frequency divider 6--Phase comparator 7--Reference oscillator L--PLL control loop TF--Intermediate frequency signal (Loop filter) Patent applicant: Fujitsu Limited Patent attorney Akira Yamatani 4-Phase comparator 5--Amplifier 6--Band pass filter 7--AGC amplifier 8--Frequency discriminator\~ C Waisun', Ot'-Q:) C＞B) Kubo ξ 釆 Message's child 'I-Month 4 is raised. Figure 8 PLL LSI phase discrimination special/H diagram Figure 9

Claims (2)

【特許請求の範囲】[Claims] （１）ＰＬＬ制御ループ（Ｌ）を有する自動周波数制御
回路において、 該ＰＬＬ制御ループ（Ｌ）内のバンドパスフィルタ（６
、６Ａ）をバイパスしうるスイッチ（１１）が設けられ
たことを特徴とする、自動周波数制御回路。(1) In an automatic frequency control circuit having a PLL control loop (L), a bandpass filter (6
, 6A) is provided with a switch (11) capable of bypassing the frequency control circuit. （２）ＰＬＬ制御ループ（Ｌ）を有する自動周波数制御
回路において、 該ＰＬＬ制御ループ（Ｌ）内のバンドパスフィルタ（６
、６Ａ）をバイパスしうるスイッチ（１１）が設けられ
るとともに、 該ＰＬＬ制御ループ（Ｌ）のうちのフィードバックルー
プ部分に、位相比較器（１６）が設けられ、 該位相比較器（１６）で、フィードバック信号と基準信
号とが比較されて、この比較結果に応じて、電圧制御発
振器（９）を制御することを特徴とする自動周波数制御
回路。(2) In an automatic frequency control circuit having a PLL control loop (L), a bandpass filter (6
, 6A) is provided, and a phase comparator (16) is provided in a feedback loop portion of the PLL control loop (L), and in the phase comparator (16), An automatic frequency control circuit characterized in that a feedback signal and a reference signal are compared and a voltage controlled oscillator (9) is controlled according to the comparison result.