JPH06103827B2 - Automatic frequency control circuit - Google Patents
Automatic frequency control circuitInfo
- Publication number
- JPH06103827B2 JPH06103827B2 JP1050665A JP5066589A JPH06103827B2 JP H06103827 B2 JPH06103827 B2 JP H06103827B2 JP 1050665 A JP1050665 A JP 1050665A JP 5066589 A JP5066589 A JP 5066589A JP H06103827 B2 JPH06103827 B2 JP H06103827B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- circuit
- bandpass filter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第６図〜第９図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 第１実施例の説明（第２図） 第２実施例の説明（第３図） 第３実施例の説明（第４図） 第４実施例の説明（第５図） 発明の効果 〔概要〕 PLL（phase Locked Loop）方式の自動周波数制御回路に
関し、 狭帯域なバンドパスフィルタをPLL制御ループに介装し
ている場合においても、一時的にこのバンドパスフィル
タの狭帯域特性を解除できるようにし、更には、周波数
弁別機能と周波数制御機能とを分離することにより、十
分な自動周波数制御機能を発揮できるようにすることを
目的とし、 PLL制御ループ内のバンドパスフィルタをバイパスしう
るスイッチを設けるか、更に加えてPLL制御ループのう
ちのフィールドバックループ部分に、位相比較器を設
け、該位相比較器で、フィードバック信号と基準信号と
を比較して、この比較結果に応じて、電圧制御発振器を
制御するように構成する。DETAILED DESCRIPTION [Table of Contents] Outline Industrial field of application Conventional technology (FIGS. 6 to 9) Problem to be solved by the invention Means for solving the problem (FIG. 1) Action Example Description of the first embodiment (Fig. 2) Description of the second embodiment (Fig. 3) Description of the third embodiment (Fig. 4) Description of the fourth embodiment (Fig. 5) Effect of the invention [Outline] Regarding the PLL (phase Locked Loop) type automatic frequency control circuit, it is possible to temporarily cancel the narrow band characteristic of this band pass filter even when a narrow band band pass filter is inserted in the PLL control loop. Moreover, by separating the frequency discrimination function and the frequency control function, a switch capable of bypassing the bandpass filter in the PLL control loop is provided for the purpose of enabling a sufficient automatic frequency control function to be exerted. Or in addition A phase comparator is provided in the field back loop portion of the PLL control loop, the feedback signal is compared with the reference signal by the phase comparator, and the voltage controlled oscillator is controlled according to the comparison result. Constitute.
本発明はPLL方式の自動周波数制御回路に関する。 The present invention relates to a PLL type automatic frequency control circuit.
第６図は従来の自動周波数制御回路（以下、自動周波数
制御のことをAFCという。従って自動周波数制御回路はA
FC回路ということになる）を用いたスーパーヘテロダイ
ン方式のFM受信機のブロック図である。Fig. 6 shows a conventional automatic frequency control circuit (hereinafter, automatic frequency control is called AFC.
It is a block diagram of a super-heterodyne FM receiver using an FC circuit).
図において、１は局部発振器、２は混合器、３はバンド
パスフィルタであり、これらの回路でFM受信信号から第
１中間周波信号IF1が得られる。In the figure, 1 is a local oscillator, 2 is a mixer, and 3 is a bandpass filter, and these circuits obtain a first intermediate frequency signal IF1 from an FM reception signal.
また、４は混合器（位相比較器）、５は増幅器、６はバ
ンドパスフィルタ、７は自動ゲイン制御増幅器（AGC増
幅器）、８は周波数弁別器、９は電圧制御発振器（VC
O）、10はローパスフィルタ（ループフィルタ）であ
り、これらの回路で第１中間周波信号IF1から第２中間
周波信号IF2を得、所要のベースバンド信号が得られる
ようになっている。Further, 4 is a mixer (phase comparator), 5 is an amplifier, 6 is a bandpass filter, 7 is an automatic gain control amplifier (AGC amplifier), 8 is a frequency discriminator, and 9 is a voltage controlled oscillator (VC).
O) and 10 are low-pass filters (loop filters), and these circuits are adapted to obtain the second intermediate frequency signal IF2 from the first intermediate frequency signal IF1 and obtain the required baseband signal.
更に、これらの回路（混合器４、VOC9、ロパスフィルタ
10を含む）で、PLL制御ループＬを構成し、FM波の中心
周波数f0がずれないように制御している。Furthermore, these circuits (mixer 4, VOC9, low-pass filter)
(Including 10) constitutes a PLL control loop L, and controls so that the center frequency f 0 of the FM wave does not shift.
即ち、周波数弁別器８からのAFC信号をVCO9側にフィー
ドバックし、このフィードバック信号に応じてVCO9での
発振周波数を変えているのである。That is, the AFC signal from the frequency discriminator 8 is fed back to the VCO 9 side, and the oscillation frequency of the VCO 9 is changed according to this feedback signal.
ところで、第７図に示すように、VCO9の発振周波数域が
広いと、電源立ち上げ時に疑似引き込みが生じやすく、
特にバンドパスフィルタ６の帯域が狭い場合、周波数弁
別器８に入る信号は電源立ち上げ時にはなく、ノイズの
みとなり、これにより周波数弁別器８の特性も変化し
て、正しくAFCのための引き込みができない場合があ
る。By the way, as shown in FIG. 7, if the oscillation frequency range of VCO9 is wide, pseudo pull-in is likely to occur at power-on,
In particular, when the band of the bandpass filter 6 is narrow, the signal entering the frequency discriminator 8 is only noise, not when the power is turned on, and the characteristics of the frequency discriminator 8 are also changed, which makes it impossible to correctly pull in for AFC. There are cases.
そこで、局部発振器１及び送信側の周波数安定度を極め
て高くすることも考えられるが、これでは非常に高価と
なり、又大型化を招くという問題点がある。Therefore, it is conceivable to make the frequency stability of the local oscillator 1 and the transmitting side extremely high, but this has a problem that it becomes very expensive and leads to an increase in size.
また、AFCの安定度は、周波数弁別器８の温度特性、直
線性（DG）及びループゲインによって決まるが、周波数
弁別器８は一般に温度特性や直線性（DG）にバラツキが
あり、バンドパスフィルタ６の帯域幅に比べ、FM波の中
心周波数f0の変化が大きい場合、AFCのずれによる伝送
特性に劣化が生じやすい。Further, the stability of the AFC is determined by the temperature characteristic, linearity (DG) and loop gain of the frequency discriminator 8, but the frequency discriminator 8 generally has variations in temperature characteristic and linearity (DG), and a bandpass filter is used. When the change in the center frequency f 0 of the FM wave is large compared to the bandwidth of 6, the transmission characteristics are likely to deteriorate due to the AFC shift.
即ち、FM波の中心周波数f0の変化が大きいと、バンドパ
スフィルタ６を通る信号がなくなり、ベースバンド信号
を取り出せなくなる そこで、温度補償を行ったり、種々の調整を行ったりし
て伝送特性を良くすることが行われるが、これではコス
ト高を招く。That is, when the change in the center frequency f 0 of the FM wave is large, there is no signal that passes through the bandpass filter 6 and the baseband signal cannot be extracted. Therefore, temperature compensation and various adjustments are performed to improve the transmission characteristics. Good things are done, but this leads to high costs.
ところで、位相比較器４は、原理的には周波数弁別器８
と同様、第８図に示すような周期性の特性を持ってお
り、実用しているPLL用LSIは位相差の判別機能を有し、
第９図に示すような単一の理想的位相弁別特性を持って
いる。By the way, the phase comparator 4 is, in principle, a frequency discriminator 8
Similar to the above, it has the characteristic of periodicity as shown in FIG. 8, and the practical PLL LSI has a phase difference determination function,
It has a single ideal phase discrimination characteristic as shown in FIG.
したがって、PLLループが十分動作する振幅とPLLループ
の引き込み範囲の入力であれば、正しくロックされる。Therefore, if the amplitude of the PLL loop is sufficient and the input is within the pulling range of the PLL loop, it will be locked correctly.
しかし、狭帯域で帯域外特性がリップルをもち低域と高
域とが等しいバンドパスフィルタ６の存在により、初期
動作時でノイズ状態となると、位相弁別出力が正しくな
くなり、ロック状態へ引き込むことができないという問
題点がある。However, due to the existence of the bandpass filter 6 having a ripple in the out-of-band characteristic in a narrow band and having the same low band and high band, if a noise state occurs in the initial operation, the phase discrimination output becomes incorrect and the phase discrimination output may be pulled into the locked state. There is a problem that you cannot do it.
本発明は、このような問題点に鑑みてなされたもので、
狭帯域なバンドパスフィルタをPLL制御ループに介装し
ている場合においても、一時的にこのバンドパスフィル
タの狭帯域特性を解除できるようにし、更には周波数弁
別機能と自動周波数制御機能を分離することにより、十
分な自動周波数制御機能を発揮できるようにした、自動
周波数制御回路を提供することも目的とする。The present invention has been made in view of such problems,
Even when a narrow bandpass filter is inserted in the PLL control loop, the narrowband characteristic of this bandpass filter can be temporarily released, and the frequency discrimination function and the automatic frequency control function are separated. Accordingly, it is also an object to provide an automatic frequency control circuit capable of exhibiting a sufficient automatic frequency control function.
第１図は本発明の原理ブロック図である。 FIG. 1 is a block diagram of the principle of the present invention.
第１において、ＬはPLL制御ループで、このPLL制御ルー
プは、位相比較器４、増幅器５、バンドパスフィルタ
６、AGC増幅器７、VCO9、ループフィルタ10を有してい
る。なお、８はベースバンド信号を取り出す周波数弁別
器である。First, L is a PLL control loop, which has a phase comparator 4, an amplifier 5, a bandpass filter 6, an AGC amplifier 7, a VCO 9, and a loop filter 10. Reference numeral 8 is a frequency discriminator that extracts a baseband signal.
11はスイッチであり、このスイッチ11はオンすることに
よりPLL制御ループＬ内のバンドパスフィルタ６をバイ
パスするようになっている。Reference numeral 11 denotes a switch, and when the switch 11 is turned on, the bandpass filter 6 in the PLL control loop L is bypassed.
また、PLL制御ループＬ内のフィードバックループ部分
には、1/N分周器15、位相比較器16が設けられている。
なお、17は基準信号を出力する基準発振器である。Further, the feedback loop portion in the PLL control loop L is provided with a 1 / N frequency divider 15 and a phase comparator 16.
Reference numeral 17 is a reference oscillator that outputs a reference signal.
このような構成により、例えば電源立ち上がり時等に、
スイッチ11がオンすると、中間周波信号IFはバンドパス
フィルタ６でろ波されずスイッチ11を通ってそのまま出
力される。With such a configuration, for example, when the power is turned on,
When the switch 11 is turned on, the intermediate frequency signal IF is not filtered by the bandpass filter 6 and is output as it is through the switch 11.
一方、PLLのためのフィードバック制御を行う際には、1
/N分周器15で1/N分周（Ｎは自然数）されたフィードバ
ック信号と基準発振器17からの基準信号とが、位相比較
器16で比較され、この比較結果に応じて、VCO9の発振周
波数が制御される。On the other hand, when performing feedback control for the PLL, 1
The feedback signal divided by 1 / N (N is a natural number) by the / N divider 15 and the reference signal from the reference oscillator 17 are compared by the phase comparator 16, and the VCO 9 oscillates according to the comparison result. The frequency is controlled.
以下、図面を参照して本発明の実施例を説明する。 Embodiments of the present invention will be described below with reference to the drawings.
(a) 第１実施例の説明 第２図に本発明の第１実施例を示すブロック図で、この
第２図において、第６図に示す従来の自動周波数制御回
路と異なる点は、次のとおりである。(a) Description of First Embodiment FIG. 2 is a block diagram showing a first embodiment of the present invention. In FIG. 2, the points different from the conventional automatic frequency control circuit shown in FIG. 6 are as follows. It is as follows.
先ず、バンドパスフィルタ６をバイパスしうるスイッチ
11が設けられていることである。そして、このスイッチ
11は、以下に説明する検出系からの信号に基づき開閉制
御されるようになっている。First, a switch that can bypass the bandpass filter 6.
11 is provided. And this switch
The switch 11 is controlled to open and close based on a signal from a detection system described below.
この検出系は、先ず受信レベルアラーム回路13を有して
いる。この受信レベルアラーム回路13は、バンドパスフ
ィルタ６の出力が所定レベルより低い場合に、AGC増幅
器７からの信号に基づきアラーム信号を出すもので、こ
のアラーム信号はタイマ回路12及びアラーム表示器18へ
供給される。This detection system first has a reception level alarm circuit 13. The reception level alarm circuit 13 outputs an alarm signal based on the signal from the AGC amplifier 7 when the output of the bandpass filter 6 is lower than a predetermined level. The alarm signal is sent to the timer circuit 12 and the alarm indicator 18. Supplied.
タイマ回路12は、電源19を投入すると、所定時間だけス
イッチオン信号をスイッチ11へ出力するほか、受信レベ
ルアラーム回路13からアラーム信号を受けると、このア
ラーム信号を受けている間はスイッチオン信号をスイッ
チ11へ出力する回路である。When the power supply 19 is turned on, the timer circuit 12 outputs a switch-on signal to the switch 11 for a predetermined time, and when an alarm signal is received from the reception level alarm circuit 13, the switch-on signal is output while the alarm signal is being received. This is a circuit for outputting to the switch 11.
そして、このタイマ回路12からの出力は、電源投入後あ
るいはアラーム信号がなくなってから所定時間経過する
と、スイッチオフ信号に切り替わる。Then, the output from the timer circuit 12 is switched to the switch-off signal when a predetermined time has elapsed after the power was turned on or the alarm signal disappeared.
従って、電源19が投入されるか、アラーム信号が出力さ
れると、電源投入後所定時間またはアラーム信号を受け
ている間はスイッチ11が閉じており、電源投入後あるい
はアラーム信号がなくなってから所定時間経過すると、
スイッチ11が開く。Therefore, when the power supply 19 is turned on or the alarm signal is output, the switch 11 is closed for a predetermined time after the power is turned on or while receiving the alarm signal, and the switch 11 is closed after the power is turned on or after the alarm signal disappears. Over time,
Switch 11 opens.
また、AGC増幅器７とローパスフィルタ10との間には、
リミッタ14、1/N分周器15、位相比較器16が介装されて
いる。Moreover, between the AGC amplifier 7 and the low-pass filter 10,
A limiter 14, a 1 / N frequency divider 15, and a phase comparator 16 are interposed.
リミッタ14は、無信号に近いレベル又はAGC増幅器７の
可変範囲以下の信号になった場合でも位相比較器16が動
作するのに十分な増幅を行い、出力信号レベルを一定に
保つものである。The limiter 14 performs sufficient amplification so that the phase comparator 16 operates even when the level of the signal is close to no signal or below the variable range of the AGC amplifier 7, and the output signal level is kept constant.
1/N分周器15はリミッタ14を通ってきた信号を1/Nに分周
するものである。位相比較器16は、1/N分周器15からの
フィードバック信号と基準発振器（水晶発振器）17から
の基準信号とを位相比較して、その比較結果をローパス
フィルタ10へ送るものである。The 1 / N frequency divider 15 divides the signal passed through the limiter 14 into 1 / N. The phase comparator 16 compares the phase of the feedback signal from the 1 / N frequency divider 15 and the reference signal from the reference oscillator (crystal oscillator) 17 and sends the comparison result to the low pass filter 10.
上述の構成により、先ず始動に際し、電源19を投入する
と、タイマ回路12からスイッチオン信号が所定時間だけ
出力される。これにより、スイッチ11は所定時間だけ閉
じる。With the above configuration, when the power supply 19 is first turned on at the time of starting, the timer circuit 12 outputs a switch-on signal for a predetermined time. As a result, the switch 11 is closed for a predetermined time.
ところで、FM受信信号（RF信号）入力は第２中間周波信
号IF2に変換され、バンドパスフィルタ６をバイパスし
てスイッチ11を通り、更にAGC増幅器７、リミッタ14を
通って1/N分周器15で分周され、位相比較器16で、基準
発振器17からの基準信号と位相比較される。By the way, the FM reception signal (RF signal) input is converted into the second intermediate frequency signal IF2, bypasses the band pass filter 6 and passes through the switch 11, and further passes through the AGC amplifier 7 and the limiter 14 and then becomes the 1 / N frequency divider. The frequency is divided by 15, and the phase is compared by the phase comparator 16 with the reference signal from the reference oscillator 17.
そして、この比較の結果得られた誤差電圧がローパスフ
ィルタ10を通じてVCO9に加えられ、VCO9の発振周波数を
変化させることが行われる。これによりPLLがロックさ
れる。Then, the error voltage obtained as a result of this comparison is applied to the VCO 9 through the low-pass filter 10 to change the oscillation frequency of the VCO 9. This locks the PLL.
このように、電源投入初期において、一時的にバンドパ
スフィルタ６の狭帯域特性を解除できるので、ロック状
態への引き込みを確実に行うことができる。In this way, since the narrow band characteristic of the bandpass filter 6 can be temporarily released at the initial stage of power-on, the lock state can be surely pulled in.
タイマ回路12はロックされるのに十分な時間（上記所定
時間）が経過すると、スイッチ11を開く。The timer circuit 12 opens the switch 11 when a sufficient time (the above-mentioned predetermined time) to be locked has elapsed.
これにより信号はバンドパスフィルタ６を通って周波数
弁別器８に入力される なお、このPLLが所要の周波数に引き込んで正常に作動
したのちに、例えばFM受信号の受信がとぎれて、受信限
界レベル以下に低下すると、受信レベルアラーム回路13
が作動してアラーム信号を発生する。As a result, the signal is input to the frequency discriminator 8 through the bandpass filter 6. Note that, for example, the reception of the FM reception signal is interrupted after this PLL pulls to the required frequency and operates normally. If it falls below, the reception level alarm circuit 13
Activates to generate an alarm signal.
このアラーム信号でタイマ回路12が作動し、スイッチ11
を閉じる。This alarm signal activates the timer circuit 12 and the switch 11
Close.
この状態はアラーム信号が出されている間、継続するの
で、正常受信状態になると、この状態になった直後はま
だ、スイッチ11が閉じているから、信号はバンドパスフ
ィルタ７をバイパスする。Since this state continues while the alarm signal is being output, in the normal reception state, since the switch 11 is still closed immediately after this state, the signal bypasses the bandpass filter 7.
即ち、第２中間周波信号IF2は、バンドパスフィルタ６
をバイパスしてスイッチ11を通り、更にAGC増幅器７、
リミッタ14を通って1/N分周器15で分周され、位相比較
器16で、基準発振器17からの基準信号と位相比較され、
この比較の結果得られた誤差電圧がローパスフィルタ10
を通してVCO9に加えられ、VCO9の発振周波数を変化させ
ることが行われる。これによりPLLがロックされるので
ある。That is, the second intermediate frequency signal IF2 is fed to the bandpass filter 6
Bypass the switch and pass through switch 11, then AGC amplifier 7,
The frequency is divided by the 1 / N frequency divider 15 through the limiter 14, and the phase is compared with the reference signal from the reference oscillator 17 by the phase comparator 16.
The error voltage obtained as a result of this comparison is the low-pass filter 10
Is added to the VCO9 through to change the oscillation frequency of the VCO9. This locks the PLL.
また、正常受信状態になると、アラーム信号がなくなる
ので、タイマ回路12はロックされるのに十分な時間（上
記所定時間）が経過すると、スイッチ11を開く。これに
より信号はバンドパスフィルタ６を通って周波数弁別器
８に入力される。Further, in the normal reception state, the alarm signal disappears, so the timer circuit 12 opens the switch 11 when a sufficient time (the above-mentioned predetermined time) for locking has passed. As a result, the signal is input to the frequency discriminator 8 through the bandpass filter 6.
このように、電源立ち上げ時に所定時間だけスイッチ11
を閉じ、又受信レベル断の状態でもスイッチ11を閉じ
て、バンドパスフィルタ６の通過特性を解除させている
ので、引き込みを容易に且つ確実に行うことができる 従って、非常に狭帯域なバンドパスフィルタ６を使用し
た場合でも、安定したAFC特性が得られる。In this way, when the power is turned on, the switch 11
Is closed, and the switch 11 is closed to cancel the pass characteristic of the band-pass filter 6 even when the reception level is cut off, so that the pull-in can be performed easily and reliably. Even when the filter 6 is used, stable AFC characteristics can be obtained.
また、PLL方式として、AFCの機能と周波数弁別の機能と
を分離させ、基準発振器17からの基準信号を基準とし
て、中心周波数f0のずれを検出し、VCO9にフィードバッ
クさせているので、周波数制御に際して、回路周波数弁
別器８の調整やバラツキの影響をこの自動周波数制御回
路が受けない。Also, as the PLL system, the function of AFC and the function of frequency discrimination are separated, the deviation of the center frequency f 0 is detected with the reference signal from the reference oscillator 17 as a reference, and it is fed back to the VCO 9. At this time, the automatic frequency control circuit is not affected by the adjustment and variation of the circuit frequency discriminator 8.
(b) 第２実施例の説明 第３図は本発明の第２実施例を示すブロック図であり、
この第３図に示す第２実施例では、第２図に示す第１実
施例と異なり、スイッチ11の存在によって信号系の通過
特性を変化させないようにしている。(b) Description of Second Embodiment FIG. 3 is a block diagram showing a second embodiment of the present invention.
In the second embodiment shown in FIG. 3, unlike the first embodiment shown in FIG. 2, the passage characteristic of the signal system is not changed by the presence of the switch 11.
即ち、AGC増幅器７と周波数弁別器８との間にバンドパ
スフィルタ６を設け、更にはAGC増幅器７から分岐した
フィードバックループ部分のリミッタ14と1/N分周器15
との間に、バンドパスフィルタ６と同等のバンドパスフ
ィルタ6Aを介装し、このバンドパスフィルタ6Aをバイパ
スしうるようにスイッチ11が設けられている。That is, the bandpass filter 6 is provided between the AGC amplifier 7 and the frequency discriminator 8, and further, the limiter 14 and the 1 / N frequency divider 15 of the feedback loop portion branched from the AGC amplifier 7 are provided.
A band-pass filter 6A equivalent to the band-pass filter 6 is interposed between and, and a switch 11 is provided so as to bypass the band-pass filter 6A.
このような構成により、先ず、始動に際し、電源19を投
入すると、タイマ回路12からスイッチオン信号が所定時
間だけ出力される。これにより、スイッチ11は所定時間
だけ閉じる。With such a configuration, first, when the power supply 19 is turned on at the time of starting, the switch-on signal is output from the timer circuit 12 for a predetermined time. As a result, the switch 11 is closed for a predetermined time.
ところで、FM受信信号（RF信号）入力は第２中間周波信
号IF2に変換され、AGC増幅器７、リミッタ14を通って、
更にはバンドパスフィルタ6Aをバイパスしてスイッチ11
を通り1/N分周器15で分周され、位相比較器16で、基準
発振器17からの基準信号と位相比較される。By the way, the FM reception signal (RF signal) input is converted into the second intermediate frequency signal IF2, and passes through the AGC amplifier 7 and the limiter 14,
In addition, bypass the bandpass filter 6A and switch 11
And is divided by a 1 / N frequency divider 15 and phase-compared by a phase comparator 16 with a reference signal from a reference oscillator 17.
そして、この比較の結果得られた誤差電圧がローパスフ
ィルタ10を通過してVCO9に加えられ、VCO9の発振周波数
を変化させることが行われる。これによりPLLがロック
される。Then, the error voltage obtained as a result of this comparison passes through the low-pass filter 10 and is applied to the VCO 9, and the oscillation frequency of the VCO 9 is changed. This locks the PLL.
タイマ回路12はロックされるのに十分な時間（上記所定
時間）が経過すると、スイッチ11を開く。The timer circuit 12 opens the switch 11 when a sufficient time (the above-mentioned predetermined time) to be locked has elapsed.
これにより、フィードバック信号はバンドパスフィルタ
6Aを通って1/N分周器15に入力される。また、第２中間
周波信号IF2はバンドパスフィルタ６を通って周波数弁
別器８からベースバント信号として出力される。This allows the feedback signal to be bandpass filtered.
It is input to the 1 / N frequency divider 15 through 6A. The second intermediate frequency signal IF2 passes through the bandpass filter 6 and is output from the frequency discriminator 8 as a baseband signal.
このように、第２実施例では、電源立ち上げ時に所定時
間だけスイッチ11を閉じ、バンドパスフィルタの通過特
性を解除させているので、引き込みを容易且つ確実に行
うことができ、これにより非常に狭帯域なバンドパスフ
ィルタを使用した場合でも、安定したAFC特性が得られ
ると共に、PLL方式として、AFCの機能と周波数弁別の機
能とを分離させ、基準発振器17からの基準信号を基準と
して、中心周波数f0のずれを検出し、VCO9にフィードバ
ックさせているので、周波数制御に際して、回路周波数
弁別器８の調整やバラツキの影響を自動周波数制御回路
が受けないという前述の第１実施例とほぼ同様の効果な
いし利点が得られるほか、スイッチ11をPLL制御ループ
フィードバック部分に設けることにより、スイッチ11を
設けても、信号系の通過特性が変化しないという利点が
ある。As described above, in the second embodiment, the switch 11 is closed for a predetermined time when the power is turned on to cancel the pass characteristic of the bandpass filter, so that the pull-in can be performed easily and surely. Stable AFC characteristics are obtained even when a narrow bandpass filter is used, and as a PLL method, the AFC function and the frequency discrimination function are separated, and the reference signal from the reference oscillator 17 is used as the reference. Since the deviation of the frequency f 0 is detected and fed back to the VCO 9, it is almost the same as the above-mentioned first embodiment that the automatic frequency control circuit is not affected by the adjustment of the circuit frequency discriminator 8 and the variation in the frequency control. In addition to the effect or advantage of the above, by providing the switch 11 in the PLL control loop feedback portion, even if the switch 11 is provided, the pass characteristics of the signal system are There is an advantage that does not change.
(c) 第３実施例の説明 第４図は本発明の第３実施例を示すブロック図であり、
この第４図に示す第３実施例は上記の第１実施例を簡素
化したもので、具体的には第６図に示す従来の回路にお
いて、バンドパスフィルタ６をバイパスするスイッチ11
を設け、更にVCO9の発振帯域を発振調整回路20で制限し
たものである。(c) Description of Third Embodiment FIG. 4 is a block diagram showing a third embodiment of the present invention.
The third embodiment shown in FIG. 4 is a simplification of the first embodiment described above. Specifically, in the conventional circuit shown in FIG. 6, a switch 11 for bypassing the bandpass filter 6 is used.
And the oscillation adjustment circuit 20 limits the oscillation band of the VCO 9.
ここで、発振調整回路20は、基準値からのプラスマイナ
スで帯域制限するため、電圧＋Ｖ、−Ｖボルトでつられ
た抵抗、ダイオード回路からなる。Here, the oscillation adjusting circuit 20 is composed of a resistor and a diode circuit which are hung by the voltages + V and -V volts in order to limit the band by plus or minus from the reference value.
このようにすれば、簡素な回路構成で、前述の第１実施
例とほぼ同様の効果ないし利点が得られる。By doing so, the same effects and advantages as those of the above-described first embodiment can be obtained with a simple circuit configuration.
なお、前述の第１、第２実施例において、リミッタ14、
1/N分周器15、位相比較器16、基準発振器17を省略して
もよく、この場合でも電源立ち上げ時に正しくAFCのた
めの引き込みを行うことはできる。In the first and second embodiments described above, the limiter 14,
The 1 / N frequency divider 15, the phase comparator 16, and the reference oscillator 17 may be omitted, and even in this case, the lead-in for AFC can be correctly performed when the power is turned on.
(d) 第４実施例の説明 第５図は、本発明の第４実施例を示すブロック図であ
り、第２図乃至第４図と同符号は同一のものを示す。(d) Description of Fourth Embodiment FIG. 5 is a block diagram showing a fourth embodiment of the present invention, and the same reference numerals as those in FIGS. 2 to 4 indicate the same parts.
この実施例では、上記実施例におけるPLL制御ループ内
のバンドパスフィルタ６として、弾性表面波フィルタ
（以下これをSAWFと略記する）を用い、前記バンドパス
フィルタをバイパスしうるスイッチ11としてPINダイオ
ードD1を用いると共に、前記SAWFから成るバンドパスフ
ィルタ６と直列に、第２のスイッチとしてのPINダイオ
ードD2を接続したものである。In this embodiment, a surface acoustic wave filter (hereinafter abbreviated as SAWF) is used as the bandpass filter 6 in the PLL control loop in the above embodiment, and the PIN diode D1 is used as the switch 11 capable of bypassing the bandpass filter. And a PIN diode D2 as a second switch is connected in series with the bandpass filter 6 composed of the SAWF.
前記PINダイオードには、図示のように抵抗R1、R2、R3
を接続し、制御入力端子CIから制御信号（例えば、電圧
＋ＥでON、−ＥでOFF）を加える。The PIN diode has resistors R 1 , R 2 and R 3 as shown.
And a control signal (for example, ON at voltage + E, OFF at -E) is applied from the control input terminal CI.
上記のように構成したのは次の理由によるものである。The reason why the above configuration is adopted is as follows.
即ち、上記各実施例におけるPLL制御ループ内のバンド
パスフィルタ６として、SAWFを用い、該バンドパスフィ
ルタ６をバイパスするスイッチ11としてPINダイオードD
1を用いた場合の自動周波数制御においては、フィルタ
パスの時（フィルタをバイパスする時）振幅の変差が大
きく、同期引き込みの入力電力が大きいという欠点があ
る。That is, SAWF is used as the bandpass filter 6 in the PLL control loop in each of the above embodiments, and the PIN diode D is used as the switch 11 that bypasses the bandpass filter 6.
In the automatic frequency control when 1 is used, there is a disadvantage that the amplitude difference is large at the time of filter pass (when the filter is bypassed), and the input power for synchronous pull-in is large.
SAWFは一般的に、ロスが大きく遅延特性のリップルが大
きい。SAWF generally has large loss and large ripple in delay characteristics.
そのため、PINダイオード（スイッチ）のロスを少なく
して引き込みしやすくする必要がある。Therefore, it is necessary to reduce the loss of the PIN diode (switch) and make it easy to pull in.
また、オン・オフ比の差が大きく、AGCレベルの安定時
間が長くなる欠点がある。Further, there is a drawback that the difference between the on / off ratios is large and the stabilization time of the AGC level is long.
今、上記のSAWFとPINダイオードD1との並列回路を等価
回路で考えると、PINダイオードD1側の回路は抵抗のみ
の回路であるのに対して、SAWF側の回路は位相遅れ部分
と抵抗分とから構成されていると考えられる。Now, considering the parallel circuit of SAWF and PIN diode D1 as an equivalent circuit, the circuit on the PIN diode D1 side is a circuit with only resistance, whereas the circuit on the SAWF side has a phase delay part and a resistance component. It is thought to be composed of.
そこで、PINダイオードD1のオン時の出力電圧（出力側
共通接続点の電圧）をE0、SAWF側の出力電圧をE1とする
と、合成した出力電圧（出力側共通接続点の電圧）Ｅを
ベクトルで表現すると、＝E0＋E1e -j φ（φはE0波に
対する遅れ角）となる。Therefore, letting E 0 be the output voltage when the PIN diode D1 is on (voltage at the output side common connection point) and E 1 be the output voltage at the SAWF side, the combined output voltage (voltage at the output side common connection point) E When expressed as a vector, it becomes = E 0 + E 1e -j φ (φ is the delay angle with respect to the E 0 wave).
この出力電圧の絶対値Ｅは のように表わせる。The absolute value E of this output voltage is Can be expressed as
上式において、「−２E0E1COS（φ）」の項はSAWFによ
る位相遅れにともなう部分であり、PINダイオードD1に
よるスイッチの開閉時において電圧の差が大きくなるこ
とを示している。In the above equation, the term “−2E 0 E 1 COS (φ)” is the part associated with the phase delay due to SAWF, and indicates that the voltage difference increases when the switch is opened and closed by the PIN diode D1.
したがって、バンドパスフィルタ６としてSAWFも用い、
バイパス用のスイッチ11としてPINダイオードD1を用い
た場合には、図示のように、SAWFを用いたバンドパスフ
ィルタ６と直列にPINダイオードD2を追加して第２のス
イッチ機能を持たせることにより、合成時のリップルを
最少限にすることを可能としたものである。Therefore, SAWF is also used as the bandpass filter 6,
When the PIN diode D1 is used as the bypass switch 11, by adding the PIN diode D2 in series with the bandpass filter 6 using the SAWF to have the second switch function, as shown in the figure, This makes it possible to minimize the ripple during synthesis.
結局、図示回路のように構成し、PINダイオードD1が導
通している時はPINダイオードD2は遮断するように制御
する。After all, the circuit is configured like the illustrated circuit, and the PIN diode D2 is controlled so as to be cut off when the PIN diode D1 is conducting.
このような制御をすると、SAWFの出力側では、SAWFから
の出力電圧E1の振幅が非常に小さくなるので、ほとんど
PINダイオードD1と抵抗R2の抵抗値で決まる振幅にな
る。With this kind of control, the amplitude of the output voltage E 1 from the SAWF becomes extremely small on the SAWF output side.
Becomes amplitude determined by the PIN diode D1 resistance value of the resistor R 2.
したがって、PINダイオードD1の電流（バイアス）と抵
抗R2の値によってロスが調整できるようになり、ノーマ
ル時とフィルタ解除時（D1導通）の振幅を一致させるこ
とができる。Therefore, it is possible to match the amplitude of the to allow the adjustment Los by the current (bias) and the resistance R 2 of the values of the PIN diode D1, in normal conditions and filter cancellation (D1 conducting).
なお、上記のように、PLL制御ループ内のバンドパスフ
ィルタとしてSAWF（弾性表面波フィルタ）を用い、該フ
ィルタのバイパス用スイッチとしてPINダイオードを用
いると共に、SAWFと直列に第２のスイッチとしてのPIN
ダイオードを用いた回路は上記の各実施例に全て適用可
能である。As described above, the SAWF (surface acoustic wave filter) is used as the bandpass filter in the PLL control loop, the PIN diode is used as the switch for bypassing the filter, and the PIN as the second switch is connected in series with the SAWF.
The circuit using the diode can be applied to all of the above embodiments.
以上説明した第４実施例においては、引き込み特性安定
時間が短くなり、装置のNF測定も正確に行える（SAWFと
同じ損失で測定ができるため）。In the fourth embodiment described above, the pull-in characteristic stabilization time is shortened, and the NF measurement of the device can be performed accurately (because measurement can be performed with the same loss as SAWF).
以上説明したように、本発明によれば次のような効果が
ある。As described above, the present invention has the following effects.
(1) 請求項１に記載の自動周波数制御回路によれば、
狭帯域なバンドパスフィルタをPLL制御ループに介装し
ている場合においても、一時的にこのバンドパスフィル
タをバイパスできるので、電源立ち上げ時等に正しく自
動周波数制御のための周波数引き込みが行える利点があ
る。(1) According to the automatic frequency control circuit of claim 1,
Even if a narrow bandpass filter is inserted in the PLL control loop, this bandpass filter can be temporarily bypassed, so the frequency can be pulled in correctly for automatic frequency control when the power is turned on. There is.
(2) 請求項２に記載の自動周波数制御回路では、更
に、周波数弁別機能と自動周波数制御機能とを分離する
ことにより、周波数制御に際して、回路周波数弁別器の
調整やバラツキの影響を本回路が受けないという利点が
ある。(2) In the automatic frequency control circuit according to claim 2, the frequency discriminating function and the automatic frequency controlling function are further separated from each other, so that when the frequency control is performed, this circuit is not affected by the adjustment or variation of the circuit frequency discriminator. There is an advantage of not receiving.
前記PLL制御ループにおいて、例えば、タイマ回路がな
く、受信レベルアラーム回路によりスイッチを制御した
場合、極めて短い時間内に受信の瞬断や、レベル変動が
繰り返されると、スイッチが閉じたり開いたりして、復
調可能であっても、スイッチの開閉によりノイズ（ディ
レイ特性の急変）が発生し、符号誤りが発生する。In the PLL control loop, for example, if there is no timer circuit and the switch is controlled by the reception level alarm circuit, if the reception is interrupted within a very short time, or if the level fluctuation is repeated, the switch may close or open. Even if demodulation is possible, noise (abrupt change in delay characteristic) occurs due to opening / closing of a switch, and a code error occurs.
そして、フェージング等で瞬時にスイッチの開閉が頻繁
に起こると、かえって誤りを引き起こすことになるとい
う欠点がある。しかし、本発明では、タイマ回路を設
け、該タイマ回路により、スイッチが閉じてから一定の
時間、その状態を保持するので、前記のように頻繁に起
こるスイッチ開閉を防止し、前記の欠点を解消して、よ
り確実なPLLの引き込みが可能となる。Further, if the switches are frequently opened and closed instantaneously due to fading or the like, there is a drawback that an error is caused. However, in the present invention, since the timer circuit is provided and the state is maintained for a certain time after the switch is closed by the timer circuit, the frequent switch opening and closing as described above is prevented and the above-mentioned drawbacks are solved. As a result, it is possible to more reliably pull in the PLL.
また、前記PLL制御ループでは、受信レベルが無くなっ
た場合、PLL制御ループが周波数を検出できなくなり、
ロックが外れてしまう。この状態で、着信が復旧した場
合、PLL制御ループでは、直ぐに追従できるように、ス
イッチを予め閉じて待機する必要がある。Further, in the PLL control loop, when the reception level is lost, the PLL control loop can not detect the frequency,
The lock comes off. In this state, when the incoming call is recovered, it is necessary to close the switch in advance and stand by so that the PLL control loop can immediately follow.
そこで、本発明では、受信レベルアラーム回路を設け、
この受信レベルアラーム回路がPLL制御ループの位相比
較器からロック／アンロックの信号を受け取り、ロック
を外れた場合アラーム信号を出力する。これにより、PL
L制御ループ自身が、受信レベルアラーム回路介して、
タイマ回路にスイッチを閉じる要求を出し、引き込みを
行う。Therefore, in the present invention, a reception level alarm circuit is provided,
This reception level alarm circuit receives a lock / unlock signal from the phase comparator of the PLL control loop, and outputs an alarm signal when unlocked. This makes PL
L control loop itself, via the reception level alarm circuit,
A request to close the switch is issued to the timer circuit, and the retraction is performed.
前記のように、電源オン時に限らず、受信波が無くなっ
た場合（送信側の故障等）、受信アラーム状態となり、
受信入力を失ったPLL制御ループは、追従不可能とな
る。このような場合でも、本発明では、受信レベルアラ
ームの信号によってスイッチを閉じ、受信入力の待機が
可能となる。As mentioned above, not only when the power is turned on, but when the reception wave disappears (transmission side failure, etc.), a reception alarm state occurs,
The PLL control loop that has lost the reception input cannot follow. Even in such a case, according to the present invention, the switch can be closed by the signal of the reception level alarm to wait for the reception input.
また、受信レベルアラーム回路は、位相比較器からロッ
ク状態の信号を得ており、位相比較器がアンロックの信
号を出力することにより、スイッチを閉じPLLの追従が
続けられる。従って、確実なPLLのロックが行えるとい
う効果がある。Further, the reception level alarm circuit obtains a locked signal from the phase comparator, and the phase comparator outputs an unlock signal, thereby closing the switch and continuing the tracking of the PLL. Therefore, there is an effect that the PLL can be locked surely.
第１図は本発明の原理ブロック図、 第２図は本発明の第１実施例を示すブロック図、 第３図は本発明の第２実施例を示すブロック図、 第４図は本発明の第３実施例を示すブロック図、 第５図は本発明の第４実施例を示すブロック図、 第６図は従来例を示すブロック図、 第７図は従来例の作用を説明する図、 第８図は位相比較器の比較出力特性図、 第９図はPLL用LSIの位相弁別特性図である。 ４……位相比較器 ５……増幅器 ６……バンドパスフィルタ ７……AGC増幅器 ８……周波数弁別器 ９……VCO 10……ローパスフィルタ（ループフィルタ） 11……スイッチ 15……1/N分周器 16……位相比較器 17……基準発振器 Ｌ……PLL制御ループ IF……中間周波信号 FIG. 1 is a block diagram showing the principle of the present invention, FIG. 2 is a block diagram showing a first embodiment of the present invention, FIG. 3 is a block diagram showing a second embodiment of the present invention, and FIG. FIG. 5 is a block diagram showing a third embodiment, FIG. 5 is a block diagram showing a fourth embodiment of the present invention, FIG. 6 is a block diagram showing a conventional example, and FIG. 7 is a diagram explaining the operation of the conventional example. FIG. 8 is a comparison output characteristic diagram of the phase comparator, and FIG. 9 is a phase discrimination characteristic diagram of the PLL LSI. 4 …… Phase comparator 5 …… Amplifier 6 …… Bandpass filter 7 …… AGC amplifier 8 …… Frequency discriminator 9 …… VCO 10 …… Low pass filter (loop filter) 11 …… Switch 15 …… 1 / N Divider 16 …… Phase comparator 17 …… Reference oscillator L …… PLL control loop IF …… Intermediate frequency signal
Claims (2)
バンドパスフィルタ（６）を設けた自動周波数制御回路
において、 前記バンドパスフィルタ（６）をバイパスしうるスイッ
チ（11）と、 前記バンドパスフィルタ（６）の出力レベルが所定レベ
ルより低下した場合にアラーム信号を出力する受信レベ
ルアラーム回路（13）と、 前記アラーム信号、及び電源投入信号を基に、前記スイ
ッチ（11）の開閉制御を行うタイマ回路（12）を有し、 前記タイマ回路（12）では、電源投入から一定時間、及
びアラーム信号が出力されてから、該信号の消滅後一定
時間経過するまでの間、スイッチ閉の制御信号を出力し
て、スイッチ（11）を閉じ、バンドパスフィルタ（６）
をバイパスさせるように構成したことを特徴とする自動
周波数制御回路。1. An automatic frequency control circuit having a PLL control loop, wherein a bandpass filter (6) is provided in the PLL control loop, a switch (11) capable of bypassing the bandpass filter (6), A reception level alarm circuit (13) that outputs an alarm signal when the output level of the bandpass filter (6) falls below a predetermined level, and opening and closing of the switch (11) based on the alarm signal and a power-on signal. A timer circuit (12) for controlling is provided, and in the timer circuit (12), the switch is closed for a certain period of time after the power is turned on and for a certain period of time after the alarm signal is output and after the disappearance of the signal. Output the control signal of the switch, close the switch (11), and pass through the bandpass filter (6).
An automatic frequency control circuit, characterized in that it is configured to bypass.
にバンドパスフィルタ（６）と、電圧制御発振器（９）
を設けた自動周波数制御回路において、 前記PLL制御ループ内のフィードバックループ部分に、
位相比較器（16）が設けられ、該位相比較器（16）で、
フィードバック信号と基準信号との比較を行い、その比
較結果に応じて電圧制御発振器（９）を制御するように
構成すると共に、 前記バンドパスフィルタ（６）をバイパスしうるスイッ
チ（11）と、 前記バンドパスフィルタ（６）の出力レベルが所定レベ
ルより低下した場合にアラーム信号を出力する受信レベ
ルアラーム回路（13）と、 前記アラーム信号、及び電源投入信号を基に、前記スイ
ッチ（11）の開閉制御を行うタイマ回路（12）を有し、 前記タイマ回路（12）では、電源投入から一定時間、及
びアラーム信号が出力されてから、該信号の消滅後一定
時間経過するまでの間、スイッチ閉の制御信号を出力し
て、スイッチ（11）を閉じ、バンドパスフィルタ（６）
をバイパスさせるように構成したことを特徴とする自動
周波数制御回路。2. A PLL control loop having a band pass filter (6) and a voltage controlled oscillator (9) in the PLL control loop.
In the automatic frequency control circuit provided, in the feedback loop portion in the PLL control loop,
A phase comparator (16) is provided, and in the phase comparator (16),
A switch (11) capable of bypassing the band pass filter (6), configured to compare the feedback signal and the reference signal, and control the voltage controlled oscillator (9) according to the comparison result; A reception level alarm circuit (13) that outputs an alarm signal when the output level of the bandpass filter (6) falls below a predetermined level, and opening and closing of the switch (11) based on the alarm signal and a power-on signal. A timer circuit (12) for controlling is provided, and in the timer circuit (12), the switch is closed for a certain period of time after the power is turned on and for a certain period of time after the alarm signal is output and after the disappearance of the signal. Output the control signal of the switch, close the switch (11), and pass through the bandpass filter (6).
An automatic frequency control circuit, characterized in that it is configured to bypass.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050665A JPH06103827B2 (en) | 1988-03-14 | 1989-03-02 | Automatic frequency control circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6014488 | 1988-03-14 | ||
| JP63-60144 | 1988-03-14 | ||
| JP1050665A JPH06103827B2 (en) | 1988-03-14 | 1989-03-02 | Automatic frequency control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH021606A JPH021606A (en) | 1990-01-05 |
| JPH06103827B2 true JPH06103827B2 (en) | 1994-12-14 |
Family
ID=26391120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050665A Expired - Fee Related JPH06103827B2 (en) | 1988-03-14 | 1989-03-02 | Automatic frequency control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103827B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994003981A1 (en) * | 1992-08-06 | 1994-02-17 | Motorola Inc. | Radio having a combined pll and afc loop and method of operating the same |
| JP4749977B2 (en) * | 2006-09-01 | 2011-08-17 | 株式会社ニチレイフーズ | Alignment tool, alignment method, container accommodation method, alignment device, and storage device |
| KR100824017B1 (en) * | 2006-10-27 | 2008-04-22 | 주식회사 지에스인스트루먼트 | Intermediate frequency converter for electronic measuring instrument |
| JP6387272B2 (en) * | 2014-09-02 | 2018-09-05 | 日本電波工業株式会社 | Oscillator |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424516A (en) * | 1977-07-26 | 1979-02-23 | Mitsubishi Electric Corp | Ssb receiver |
| JPS6219009U (en) * | 1986-06-12 | 1987-02-04 |
-
1989
- 1989-03-02 JP JP1050665A patent/JPH06103827B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH021606A (en) | 1990-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939425A (en) | Noise-squelching circuit using a phase-locked loop | |
| EP0196697B1 (en) | Am receiver | |
| JP2729028B2 (en) | Method and circuit for demodulating FM carrier | |
| JPH077386A (en) | Signal receiving device | |
| EP0645891B1 (en) | Frequency tuning for a phase locked loop | |
| JPS6239848B2 (en) | ||
| JPH06103827B2 (en) | Automatic frequency control circuit | |
| US5272534A (en) | Television receiver with automatic tuning control | |
| EP0060845A1 (en) | Mechanical tuner with microphonics elimination circuitry. | |
| US6047170A (en) | Automatic squelch control for narrow band AM radio | |
| US4156255A (en) | Television receiver with synchronous detection and automatic fine tuning | |
| US5416805A (en) | Receiver for receiving frequency modulated signals and having a controlled acquisition band | |
| JPH0221194B2 (en) | ||
| JPH04337909A (en) | Phase synchronous loop demodulator | |
| JPH02111123A (en) | Synchronizing circuit of variable frequency oscillator | |
| JPS63155874A (en) | Video intermediate frequency signal processing circuit | |
| US20020154249A1 (en) | Intermediate frequency circuit of television tuner, which is not influenced by saw filter characteristics | |
| JPH0846433A (en) | Video signal demodulating circuit | |
| JP2884611B2 (en) | Phase synchronization judgment circuit | |
| JP3439544B2 (en) | PLL circuit for TV repeater | |
| KR830001120B1 (en) | Television receiver with synchronous detection and automatic fine tuning | |
| GB2214742A (en) | Noise-controlled frequency-modulation signal detector | |
| JPS6286923A (en) | Squelch circuit | |
| JPS63236405A (en) | Fm receiver | |
| JPS6243377B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |