JPH02156351A - キャッシュメモリ装置 - Google Patents
キャッシュメモリ装置Info
- Publication number
- JPH02156351A JPH02156351A JP63309915A JP30991588A JPH02156351A JP H02156351 A JPH02156351 A JP H02156351A JP 63309915 A JP63309915 A JP 63309915A JP 30991588 A JP30991588 A JP 30991588A JP H02156351 A JPH02156351 A JP H02156351A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- processor
- memory
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 36
- 238000001514 detection method Methods 0.000 claims description 15
- 230000001934 delay Effects 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は電子計算機の中央演算処理装置と主記憶部と間
などに設けられるキャッシュメモリ装置に関する。
などに設けられるキャッシュメモリ装置に関する。
(従来の技術)
電子計算機の中央演算処理装置(以下、プロセッサと称
する)は、アーキテイタチャ研究、VLSI研究の発展
に伴い、性能、速度ともに大幅に向上している。
する)は、アーキテイタチャ研究、VLSI研究の発展
に伴い、性能、速度ともに大幅に向上している。
プロセッサの処理速度を活かしシステム全体の速度を向
上させる鍵は、プロセッサによる記憶装置にアクセス速
度の向上、あるいはアクセス頻度の軽減にあるといわれ
ている。
上させる鍵は、プロセッサによる記憶装置にアクセス速
度の向上、あるいはアクセス頻度の軽減にあるといわれ
ている。
これには、種々のアプローチがあるが、その1つとして
従来からキャッシュメモリ方式を用いた記憶装置の階層
化が行われてきた。
従来からキャッシュメモリ方式を用いた記憶装置の階層
化が行われてきた。
この場合、キャッシュメモリ方式とは、プロセッサと、
低速大容量な主記憶との間に高速で比較的小量なキャッ
シュメモリ装置を備え、ヒツト率検出部によってアクセ
ス頻度の高いデータを検知してこれを該キャッシュメモ
リ装置に蓄えておくことで、キャツシュヒツト率に応じ
て記憶装置全体の速度性能を見かけ上向上させることが
できるものである。
低速大容量な主記憶との間に高速で比較的小量なキャッ
シュメモリ装置を備え、ヒツト率検出部によってアクセ
ス頻度の高いデータを検知してこれを該キャッシュメモ
リ装置に蓄えておくことで、キャツシュヒツト率に応じ
て記憶装置全体の速度性能を見かけ上向上させることが
できるものである。
ヒツト率検出部は、プロセッサのアクセスしたアドレス
データがキャッシュメモリ装置内に格納されているかど
うかを判定するものであり、格納されていればヒツト、
そうでなければミスという情報を出力する。ヒツト、ミ
スの検出には、一般一にタグメモリと呼ばれるもう1つ
の記憶部が用いられる。タグメモリには、キャッシュメ
モリ装置のデータ用メモリ(以下、データメモリと称す
る)内に格納されている内容が主記憶装置上のどこにあ
るかを示すアドレス等が格納されている。
データがキャッシュメモリ装置内に格納されているかど
うかを判定するものであり、格納されていればヒツト、
そうでなければミスという情報を出力する。ヒツト、ミ
スの検出には、一般一にタグメモリと呼ばれるもう1つ
の記憶部が用いられる。タグメモリには、キャッシュメ
モリ装置のデータ用メモリ(以下、データメモリと称す
る)内に格納されている内容が主記憶装置上のどこにあ
るかを示すアドレス等が格納されている。
そして、ヒツト検出部は、プロセッサの出力したアドレ
スと、タグメモリ内のアドレスとの比較を行ない一致(
ヒツト)、不一致(ミス)の判定を下す。
スと、タグメモリ内のアドレスとの比較を行ない一致(
ヒツト)、不一致(ミス)の判定を下す。
すなわち、ヒツト検出のためには、タグメモiへの読出
しに要する時間と、アドレスデータの比較に要する時間
とが必要になり、データメモリのアクセスに比べてアド
レスデータの比較を行なう分だけ時間がかかる。
しに要する時間と、アドレスデータの比較に要する時間
とが必要になり、データメモリのアクセスに比べてアド
レスデータの比較を行なう分だけ時間がかかる。
そこで、このような不都合を除くために、第3図に示す
如くプロセッサのデータリードに関して、ヒツト/ミス
の如何にかかわらず、データメモリの内容をプロセッサ
に送り、次のサイクルでヒツト/ミスの情報を通知する
方式、いわゆるウェイト遅延型キャッシュ方式をとって
いるものも多い。
如くプロセッサのデータリードに関して、ヒツト/ミス
の如何にかかわらず、データメモリの内容をプロセッサ
に送り、次のサイクルでヒツト/ミスの情報を通知する
方式、いわゆるウェイト遅延型キャッシュ方式をとって
いるものも多い。
これによって、データリード時におけるアクセス速度を
向上させている。
向上させている。
(発明が解決しようとする課題)
しかしながら上述した従来のキャッシュメモリ装置にお
いては次に述べるような問題があった。
いては次に述べるような問題があった。
すなわち、上述した従来のキャッシュメモリ方式では、
プロセッサのデータライトに関しては、第4図に示す如
くヒツト/ミス検出後でないと、データメモリにライト
許可を出すことができない。
プロセッサのデータライトに関しては、第4図に示す如
くヒツト/ミス検出後でないと、データメモリにライト
許可を出すことができない。
このため、ヒツト/ミス情報を次ぎのサイクルでプロセ
ッサに通知することになり、データライト時にデータリ
ード時の2倍の時間がかかるという問題があった。
ッサに通知することになり、データライト時にデータリ
ード時の2倍の時間がかかるという問題があった。
本発明は上記の事情に鑑み、データライト時に要する時
間を約半分に短縮することができるキャッシュメモリ装
置を堤供することを目的としている。
間を約半分に短縮することができるキャッシュメモリ装
置を堤供することを目的としている。
(課題を解決するための手段)
上記の目的を達成するために本発明によるキャッシュメ
モリ装置は、電子計算機の中央演算処理装置と主記憶装
置との間に配置されるデータメモリと、このデータメモ
リに蓄えられたデータの前記主記憶装置でのアドレスを
格納したタグメモリと、前記中央演算処理装置から出力
されたプロセッサアドレスデータとこのプロセッサアド
レスデータに対応して前記タグメモリから出力されたア
ドレスデータとを比較してヒツト/ミスの判定を行なう
ヒツト検知部と、前記プロセッサから出力されたプロセ
ッサアドレスデータを所要サイクル分遅延させるアドレ
ス処理部と、前記ブロセッサから出力された書込み対象
データを所要サイクル分遅延させるデータ処理部とを備
え、ヒツト検知部の判定結果が出力されるタイミングに
応じてアドレス処理部からプロセッサアドレスデータを
出力させるとともに、データ処理部から書込み対象デー
タを出力させてデータの書込み動作を行なわせることを
特徴としている。
モリ装置は、電子計算機の中央演算処理装置と主記憶装
置との間に配置されるデータメモリと、このデータメモ
リに蓄えられたデータの前記主記憶装置でのアドレスを
格納したタグメモリと、前記中央演算処理装置から出力
されたプロセッサアドレスデータとこのプロセッサアド
レスデータに対応して前記タグメモリから出力されたア
ドレスデータとを比較してヒツト/ミスの判定を行なう
ヒツト検知部と、前記プロセッサから出力されたプロセ
ッサアドレスデータを所要サイクル分遅延させるアドレ
ス処理部と、前記ブロセッサから出力された書込み対象
データを所要サイクル分遅延させるデータ処理部とを備
え、ヒツト検知部の判定結果が出力されるタイミングに
応じてアドレス処理部からプロセッサアドレスデータを
出力させるとともに、データ処理部から書込み対象デー
タを出力させてデータの書込み動作を行なわせることを
特徴としている。
(作用)
上記の構成において、プロセッサからプロセッサアドレ
スデータと、書込み対象データとが出力されれば、ヒツ
ト検知部によって前記プロセッサアドレスデータが判定
されてヒツト/ミスの判定が行われる。また、この判定
結果が得られたタイミングに対応してアドレス処理部か
ら前記プロセッサアドレスデータが出力されるとともに
、データ処理部から書込み対象データが出力され、最小
単位時間でデータメモリに対するデータライト動作が行
われる。
スデータと、書込み対象データとが出力されれば、ヒツ
ト検知部によって前記プロセッサアドレスデータが判定
されてヒツト/ミスの判定が行われる。また、この判定
結果が得られたタイミングに対応してアドレス処理部か
ら前記プロセッサアドレスデータが出力されるとともに
、データ処理部から書込み対象データが出力され、最小
単位時間でデータメモリに対するデータライト動作が行
われる。
(実施例)
第1図は本発明によるキャッシュメモリ装置の一実施例
を示すブロック図である。なおこの図においては、キャ
ッシュリプレース回路等は省略しである。
を示すブロック図である。なおこの図においては、キャ
ッシュリプレース回路等は省略しである。
この図に示すキャッシュメモリ装置は、ヒ・ソト検知部
1と、アドレス処理部2と、!−タ処理部3と、データ
メモリ4とを備えており、データリード時においてはウ
ェイト遅延キャッシュメモリ方式でデータのリード動作
を行ない、またデータライト時には書込みアドレスデー
タおよび書込み対象データを1サイクルずつ遅延させる
ことでヒツト/ミス情報が得られたサイクルで書込み対
象データのライト動作を行なう。
1と、アドレス処理部2と、!−タ処理部3と、データ
メモリ4とを備えており、データリード時においてはウ
ェイト遅延キャッシュメモリ方式でデータのリード動作
を行ない、またデータライト時には書込みアドレスデー
タおよび書込み対象データを1サイクルずつ遅延させる
ことでヒツト/ミス情報が得られたサイクルで書込み対
象データのライト動作を行なう。
ヒツト検知部1は、前記データメモリ4内に格納されて
いるデータの上位アドレスが格納され、プロセッサ(図
示は省略する)からアドレスデータ(プロセッサアドレ
スデータ)が出力されたときその下位アドレスに対応し
た番地に格納されている上位アドレスを出力するタグメ
モリ5と、このタグメモリ5から出力される上位アドレ
スデータと前記プロセッサアドレスデータの上位アドレ
スデータとを比較する比較器6と、この比較器6から出
力される前記各アドレスデータの比較結果(ヒツト情報
/ミス情報)をラッチする比較信号ラッチ回路7とを備
えている。
いるデータの上位アドレスが格納され、プロセッサ(図
示は省略する)からアドレスデータ(プロセッサアドレ
スデータ)が出力されたときその下位アドレスに対応し
た番地に格納されている上位アドレスを出力するタグメ
モリ5と、このタグメモリ5から出力される上位アドレ
スデータと前記プロセッサアドレスデータの上位アドレ
スデータとを比較する比較器6と、この比較器6から出
力される前記各アドレスデータの比較結果(ヒツト情報
/ミス情報)をラッチする比較信号ラッチ回路7とを備
えている。
そして、前記プロセッサからプロセッサアドレスデータ
が出力されたとき、このプロセッサアドレスデータの下
位アドレスに基づいてタグメモリ5の上位アドレスデー
タを読出してこの上位アドレスデータと、前記プロセッ
サアドレスデータの上位アドレスデータとを比較し、こ
れらが一致していればヒツト情報を発生し、また不一致
であれば、ミス情報を発生する。
が出力されたとき、このプロセッサアドレスデータの下
位アドレスに基づいてタグメモリ5の上位アドレスデー
タを読出してこの上位アドレスデータと、前記プロセッ
サアドレスデータの上位アドレスデータとを比較し、こ
れらが一致していればヒツト情報を発生し、また不一致
であれば、ミス情報を発生する。
またアドレス処理部2は、前記プロセッサアドレスデー
タを取り込んで1サイクル遅延させて出力するアドレス
ラッチ回路8と、アドレス切替え信号に応じて前記プロ
セッサから出力されるプロセッサアドレスデータ、また
は前記アドレスラッチ回路8から出力される1サイクル
前のプロセッサアドレスデータのいずれか一方を選択的
に取り込むアドレス切替え回路9とを備えており、デー
タリード時にはアドレス切り替え信号によって現サイク
ルのアドレスデータ取り込みが指定され、これに対応し
てアドレス切替え回路9はプロセッサから出力されるプ
ロセッサアドレスデータを直接取り込んでこれをデータ
メモリ4に供給する。
タを取り込んで1サイクル遅延させて出力するアドレス
ラッチ回路8と、アドレス切替え信号に応じて前記プロ
セッサから出力されるプロセッサアドレスデータ、また
は前記アドレスラッチ回路8から出力される1サイクル
前のプロセッサアドレスデータのいずれか一方を選択的
に取り込むアドレス切替え回路9とを備えており、デー
タリード時にはアドレス切り替え信号によって現サイク
ルのアドレスデータ取り込みが指定され、これに対応し
てアドレス切替え回路9はプロセッサから出力されるプ
ロセッサアドレスデータを直接取り込んでこれをデータ
メモリ4に供給する。
また、データライト時にはアドレス切り替え信号によっ
て1サイクル前のアドレスデータ取り込みが指定され、
これに対応してアドレス切替え回路9はアドレスラッチ
回路8からから出力される1サイクル前のプロセッサア
ドレスデータを取り込んでこれをデータメモリ4に供給
する。
て1サイクル前のアドレスデータ取り込みが指定され、
これに対応してアドレス切替え回路9はアドレスラッチ
回路8からから出力される1サイクル前のプロセッサア
ドレスデータを取り込んでこれをデータメモリ4に供給
する。
またデータ処理部3は、書込み対象となるデータを1サ
イクル遅延させるデータラッチ回路10を備えており、
書込み対象となるデータが供給されたときにはこれを1
サイクル遅延させてデータメモリ4に供給する。またこ
のデータメモリ4からデータが出力されたときにはこれ
を取り込んでプロセッサ等にそのまま供給する。
イクル遅延させるデータラッチ回路10を備えており、
書込み対象となるデータが供給されたときにはこれを1
サイクル遅延させてデータメモリ4に供給する。またこ
のデータメモリ4からデータが出力されたときにはこれ
を取り込んでプロセッサ等にそのまま供給する。
データメモリ4は、キャッシュメモリとして使用されて
おり、ライト信号が供給されていないときには、前記ア
ドレス処理部2から出力されるプロセッサアドレスデー
タによって指定された番地に格納されているデータを読
み出しこれを前記データ処理部3に供給する。また、ラ
イト信号が供給されているときには、前記データ処理部
3から出力されるデータを取り込み、これを前記アドレ
ス処理部2から出力されるプロセッサアドレスデータに
よって指定された番地に書き込む。
おり、ライト信号が供給されていないときには、前記ア
ドレス処理部2から出力されるプロセッサアドレスデー
タによって指定された番地に格納されているデータを読
み出しこれを前記データ処理部3に供給する。また、ラ
イト信号が供給されているときには、前記データ処理部
3から出力されるデータを取り込み、これを前記アドレ
ス処理部2から出力されるプロセッサアドレスデータに
よって指定された番地に書き込む。
次に、第2図に示すタイミング図を参照しながらこの実
施例のライト動作を説明する。
施例のライト動作を説明する。
まず、データライト時には、プロセッサからプロセッサ
アドレスデータが出力され、これがヒツト検知部1によ
ってヒツト/ミスが判定され、この判定結果が1サイク
ル遅れて出力される。
アドレスデータが出力され、これがヒツト検知部1によ
ってヒツト/ミスが判定され、この判定結果が1サイク
ル遅れて出力される。
またこのとき、アドレス切替え信号によってライト動作
が指定されるから、アドレス切替え回路9はアドレスラ
ッチ回路8から出力されるプロセッサアドレスデータを
選択する。
が指定されるから、アドレス切替え回路9はアドレスラ
ッチ回路8から出力されるプロセッサアドレスデータを
選択する。
これによって、アドレス処理部2によってプロセッサか
ら出力されるプロセッサアドレスデータが1サイクルず
つ遅延されてデータメモリ4に供給される。またこのと
き、データ処理部3によって前記プロセッサから出力さ
れる書込み対象データが1サイクルずつ遅延されてデー
タメモリ4に供給される。
ら出力されるプロセッサアドレスデータが1サイクルず
つ遅延されてデータメモリ4に供給される。またこのと
き、データ処理部3によって前記プロセッサから出力さ
れる書込み対象データが1サイクルずつ遅延されてデー
タメモリ4に供給される。
そして、ヒツト検知部1からヒツト情報が出力されれば
、このサイクルで、プロセッサはデータメモリ4に対し
てライト信号を供給してこのデータメモリ4にこのヒツ
ト情報に対応するプロセッサアドレスデータと、書込み
対象データとに基づいてライト動作を行なわせる。
、このサイクルで、プロセッサはデータメモリ4に対し
てライト信号を供給してこのデータメモリ4にこのヒツ
ト情報に対応するプロセッサアドレスデータと、書込み
対象データとに基づいてライト動作を行なわせる。
以下、プロセッサがデータメモリ4に対してライト動作
を行なうときには、上述した動作が連続的に行われ、1
サイクル単位でデータのヒツト/ミスの判定、データの
ライト動作が連続的に行われる。
を行なうときには、上述した動作が連続的に行われ、1
サイクル単位でデータのヒツト/ミスの判定、データの
ライト動作が連続的に行われる。
そして、このデータライト動作が終了し、次に動作がリ
ード動作であれば、データライト動作とデータリード動
作との間に所要サイクルのウェイト期間が挿入されて、
これら動作のマツチングがとられる。
ード動作であれば、データライト動作とデータリード動
作との間に所要サイクルのウェイト期間が挿入されて、
これら動作のマツチングがとられる。
このようにこの実施例においては、データライト時に書
込みアドレスデータおよび書込み対象データを1サイク
ルずつ遅延させることでヒツト/ミス情報が得られたサ
イクルで書込み対象データのライト動作を行なうように
したので、データライト時に要する時間を従来方式のも
もの約半分に短縮することができる。
込みアドレスデータおよび書込み対象データを1サイク
ルずつ遅延させることでヒツト/ミス情報が得られたサ
イクルで書込み対象データのライト動作を行なうように
したので、データライト時に要する時間を従来方式のも
もの約半分に短縮することができる。
以上説明したように本発明によれば、データライト時に
要する時間を従来の約半分に短縮することができる。
要する時間を従来の約半分に短縮することができる。
第1図は本発明によるキャッシュメモリ装置の一実施例
を示すブロック図、第2図は同実施例のデータライト動
作例を示すタイミング図、第3図は従来からあるキャッ
シュメモリ装置のリード動作例を示すタイミング図、第
4図は従来からあるキャッシュメモリ装置のライト動作
例を示すタイミング図である。 1・・・ヒツト検知部 2・・・アドレス処理部 3・・・データ処理部 4・・・データメモリ 5・・・タグメモリ
を示すブロック図、第2図は同実施例のデータライト動
作例を示すタイミング図、第3図は従来からあるキャッ
シュメモリ装置のリード動作例を示すタイミング図、第
4図は従来からあるキャッシュメモリ装置のライト動作
例を示すタイミング図である。 1・・・ヒツト検知部 2・・・アドレス処理部 3・・・データ処理部 4・・・データメモリ 5・・・タグメモリ
Claims (3)
- (1)電子計算機の中央演算処理装置と主記憶装置との
間に配置されるデータメモリと、 このデータメモリに蓄えられたデータの前記主記憶装置
でのアドレスを格納したタグメモリと、前記中央演算処
理装置から出力されたプロセッサアドレスデータとこの
プロセッサアドレスデータに対応して前記タグメモリか
ら出力されたアドレスデータとを比較してヒット/ミス
の判定を行なうヒット検知部と、 前記プロセッサから出力されたプロセッサアドレスデー
タを所要サイクル分遅延させるアドレス処理部と、 前記プロセッサから出力された書込み対象データを所要
サイクル分遅延させるデータ処理部とを備え、 ヒット検知部の判定結果が出力されるタイミングに応じ
てアドレス処理部からプロセッサアドレスデータを出力
させるとともに、データ処理部から書込み対象データを
出力させてデータの書込み動作を行なわせることを特徴
とするキャッシュメモリ装置。 - (2)アドレス処理部内にアドレス切替え回路を設け、
このアドレス切替え回路によってデータリード時には前
記プロセッサから出力されるプロセッサアドレスデータ
を取り込んでそのまま出力し、データライト時には前記
プロセッサから出力されるプロセッサアドレスデータを
取り込んで所要サイクル遅延させて出力する請求項1記
載のキャッシュメモリ装置。 - (3)データライト動作の後に、データリード動作続け
てを行なうとき、データライト動作とデータリード動作
との間に所要サイクルのウェイト期間を挿入する請求項
2記載のキャッシュメモリ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63309915A JPH02156351A (ja) | 1988-12-09 | 1988-12-09 | キャッシュメモリ装置 |
US07/321,398 US5034885A (en) | 1988-03-15 | 1989-03-10 | Cache memory device with fast data-write capacity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63309915A JPH02156351A (ja) | 1988-12-09 | 1988-12-09 | キャッシュメモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02156351A true JPH02156351A (ja) | 1990-06-15 |
Family
ID=17998876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63309915A Pending JPH02156351A (ja) | 1988-03-15 | 1988-12-09 | キャッシュメモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02156351A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04260950A (ja) * | 1991-01-08 | 1992-09-16 | Mitsubishi Electric Corp | キャッシュメモリ装置 |
US5497473A (en) * | 1992-07-14 | 1996-03-05 | Matsushita Electric Industrial Co., Ltd. | Control circuit for controlling a cache memory divided into a plurality of banks |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63136203A (ja) * | 1986-11-28 | 1988-06-08 | Hitachi Ltd | Dnc制御方式 |
-
1988
- 1988-12-09 JP JP63309915A patent/JPH02156351A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63136203A (ja) * | 1986-11-28 | 1988-06-08 | Hitachi Ltd | Dnc制御方式 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04260950A (ja) * | 1991-01-08 | 1992-09-16 | Mitsubishi Electric Corp | キャッシュメモリ装置 |
US5497473A (en) * | 1992-07-14 | 1996-03-05 | Matsushita Electric Industrial Co., Ltd. | Control circuit for controlling a cache memory divided into a plurality of banks |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0668735B2 (ja) | キヤツシユメモリ− | |
US6826670B2 (en) | Accessing memory units in a data processing apparatus | |
US6363460B1 (en) | Memory paging control method | |
JPH05334170A (ja) | デュアルポートメモリ用制御回路 | |
US5287483A (en) | Prefetched operand storing system for an information processor | |
JPH02156351A (ja) | キャッシュメモリ装置 | |
US6335903B2 (en) | Memory system | |
JP2946942B2 (ja) | ベクトルデータ処理装置 | |
JPH07234819A (ja) | キャッシュメモリ | |
JPH02110646A (ja) | メモリの先行読出し装置 | |
JPS61237145A (ja) | ストアバツフアの制御方式 | |
JPH09198305A (ja) | メモリ制御装置 | |
KR0140952B1 (ko) | 다중 프로세서 시스템의 단일 캐시 공유 장치 및 그 장치를 이용한 데이타 기록/판독 방법 | |
JPS61141054A (ja) | 情報処理装置 | |
JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
JPH03116345A (ja) | データ処理装置 | |
JPH02307123A (ja) | 計算機 | |
JPH01307849A (ja) | データアクセス装置 | |
JPH0454259B2 (ja) | ||
JPH1196103A (ja) | メモリ監視機能付i/oコントローラ | |
JPH052532A (ja) | キヤツシユメモリー | |
JPH01161438A (ja) | 先取命令無効化処理方式 | |
JPH02280249A (ja) | キヤツシユメモリ制御装置 | |
JPH04218857A (ja) | 低速/高速インタフェース回路 | |
JPH04125747A (ja) | キャッシュメモリ制御装置 |