JPH02149036A - ネットワークシステムにおける位相同期クロック発生方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、伝送速度が異なる２つのローカルエリアネ
ットワーク（以下、ＬＡＮと称する）、特にパケット交
換方式のＬＡＮ　（以下、パケット系ＬＡＮ）と回線交
換方式のＬＡＮ　（以下、回線系ＬＡＮと称する）を相
互接続してネットワーク間の伝送を行う場合に好適なネ
ットワークシステムにおける位相同期クロック発生方式
に関する。

（従来の技術） 回線系ＬＡＮとパケット系ＬＡＮは、従来から全く別個
のＬＡＮを形成するのが一般的であった。その理由は、
四線系ＬＡＮでは、送受信の速度が一定で位相同期して
動くのに対し、パケット系ＬＡＮでは、信号をパケット
単位にして伝送路の空きを有効に使って送受信を行うと
いった伝送方式の相違による。

ところが近年は、パケット系ＬＡＮが高速・大容量の伝
送に適している点に着目して、パケット系ＬＡＮに回線
系信号を付加して伝送させようとする方式が考えられて
いる。この方式は、回線系信号を一時メモリに格納し、
パケット系ＬＡＮの高速のマスタクロックに位相同期さ
せて多重化し、送受信を行うものである。

しかし、パケット系ＬＡＮのクロック周波数は複数種類
（ＩＭＨｚ、ＩＯＭ七、１００Ｍ１１ｚなど）あり、回
線系ＬＡＮのクロック周波数も同様に複数種類（６４Ｋ
Ｈｚ、１９２Ｋ）ｌｚ、３８４ＫＨｚ。

１　、　５４４　ＭＨｚ）ある。そこで、回線系ＬＡＮ
のクロックを上記したようにパケット系ＬＡＮのクロッ
クに位相同期させる場合には、その周波数の違い毎に位
相同期回路を設計する必要がある。

（発明が解決しようとする課題） 上記したように従来は、互いに伝送速度の異なる２つの
ＬＡＮを接続し、一方のＬＡＮのクロックを用いて同ク
ロックに位相同期した他方のＬＡＮ用のクロックを生成
しようとすると、各ＬＡＮのクロック周波数が複数種類
あるためその周波数の違い（即ち伝送速度の違い）毎に
位相同期回路を開発・設計しなければならないという問
題があった。

したがってこの発明の解決すべき課題は、互いに伝送速
度の異なる２つのＬＡＮが相互接続されたシステムにお
いて、一方のＬＡＮのクロックに位相同期した他方のＬ
ＡＮ用のクロックが、どのような伝送速度のＬＡＮの組
合わせであっても、両ＬＡＮの伝送速度の違いをもとに
適切に生成できるようにすることである。

［発明の構成コ （課題を解決するための手段） この発明は、伝送速度の異なる２つのＬＡＮ（第１およ
び第２ＬＡＮ）が相互接続されるシステムに、第１　Ｌ
ＡＮで適用されている第１クロックを入力して、この第
１クロックに位相同期した周波数がｆ２の第２ＬＡＮ用
のクロックを発生する位相同期回路であって、上記第１
．第２クロックを外部指定値ｍ、ｎの数だけ分周する第
１．第２分周器、この第１．第２分周器の出力信号の位
相差を比較する位相比較器、この位相比較器の出力を平
滑化するフィルタ回路、および、このフィルタ回路の出
力に応じて周波数が変化する上記第２クロックを出力す
る電圧制御発振器を有する位相同期回路を設けると共に
、上記第１クロックを入力して同クロックの周波数ｆ１
を検出゛し、この検出周波数ｆ１および第２’Ｌ　Ａ　
Ｎで適用すべき第２クロックの周波数ｆ２をもとに、次
の式％式％ を満足し、且つｆｌ／ｍ（−ｆ２／ｎ）の値がｆｌおよ
びｆ２の最大公約数となるｍ、ｎの値を求め、このｍ、
ｎの値を第１．第２分周器の分周数として指定する手段
とを設け、位相同期回路で発生された第２クロックを第
２ＬＡＮのクロックとするようにしたことを特徴とする
。

（作用） 上記の構成によれば、第１および第２ＬＡＮの伝送速度
の組合わせがどのようなものであっても、ｍｌ　ＬＡＮ
のクロック（第２クロック）を入力してその周波数ｆ１
を検出し、この検出された周波数ｆ１と生成すべき第２
ＬＡＮのクロック（第２クロック）の周波数ｆ２をもと
に、第１゜第２分周器の分周数ｍ、ｎを決定することで
、位相同期回路（内の電圧制御発振器）から第１　ＬＡ
Ｎの第１クロックに位相同期し、且つ第２ＬＡＮの伝送
速度に最適の周波数（ｆ２）の第２クロックを生成する
ことが可能となる。

（実施例） 第１図はこの発明に直接関係する位相同期クロック発生
装置の周辺構成の一実施例を示すブロック構成図、゛第
２図はこの発明を適用するネットワークシステムの一実
施例を示すブロック構成図である。

第２図において、１０はリング型ＬＡＮなどのパケット
系ＬＡＮ、２０はパケット系ＬＡＮｌ０の制御を行うた
めのＬＡＮ制御ユニットである。ＬＡＮ制御ユニット２
０は、同ユニットの基本部分を成すＬＡＮ基本制御部３
０と、パケット系Ｌ　Ａ　Ｎ　１０の同波数ｆｌ　　（
ｆｌは例えばＩＭＨｚ、５Ｍ１ｈ、１０Ｍ　Ｈｚなど）
のクロック（パケット系クロック）ＣＬＫＩに位相同期
させた後述する回線系ＬＡＮ７０用のクロック（回線系
クロック）ＣＬＫ２を発生する位相同期クロック発生装
置４０と、回線インタフェース５０とを有している。回
線インタフェース５０は、回線系の信号を位相同期クロ
ック発生装置４０で発生された回線系クロックＣＬＫ２
に応じて一時メモリ（図示せず）に格納し、パケット系
クロックＣＬＫ１に位相同期させて多重化すると共に、
パケット系の信号を一時メモリに格納し、回線系クロッ
クＣＬＫ２応じて回線系ＬＡＮ７０に出力するように構
成されている。ＬＡＮ制御ユニット２０は更に、パケッ
ト系Ｌ　Ａ　Ｎ　１０とは別のパケット系ＬＡＮを接続
するための幾つかのＬＡＮインタフェース６０を有して
いる。７０は回線インタフェース５０を介してパケット
系Ｌ　Ａ　Ｎ　１０と接続される電話網などの回線系Ｌ
ＡＮ、８０はＬＡＮインタフェース６０を介してパケッ
ト系Ｌ　Ａ　Ｎ　ｔｏと接続されるバス型ＬＡＮなどの
（パケット系ＬＡＮｌ０とは別の）パケット系ＬＡＮで
ある。

第２図に示す位相同期クロック発生装置４０は、第１図
に示すように構成される。第１図において、４１はパケ
ット系クロックＣＬＫＩを入力して、同クロックＣＬＫ
Ｉに位相同期した周波数ｆ２（ｆ２は例えば６４ＫＨ２
，１９２ＫＨｚ、３８４Ｋｋ、１．５４４ＭＨｚなど）
の回線系クロックＣＬＫ２を発生して回線インタフェー
ス５０に出力するＰＬＬ　（フェーズ・ロックド・ルー
プ）回路（位相同期回路）４２はパケット系クロックＣ
ＬＫＩの周波数検出のために同クロックＣＬＫＩのクロ
ック数を成る時間カウントするカウンタ、４３はマイク
ロプロセッサである。マイクロプロセッサ４３はカウン
タ４２を制御してパケット系クロックＣＬＫＩの周波数
ｆｌを検出し、この検出結果および回線系ＬＡＮ７０に
適用すべきクロックＣＬＫ２の周波数ｆ２をもとに、Ｐ
ＬＬ回路４１内の後述する分周器４４．４５の分周数ｍ
、ｎを決定するようになっている。

上記ＰＬＬ回路４１は、分周数が外部設定可能な分周器
４４．４５を有している。分周器４４はパケット系クロ
ックＣＬＫ１をマイクロプロセッサ４３によって設定さ
れた値ｍの数だけ分周し、分周器４５はＰＬＬ回路４１
自身が発生した回線系クロックＣＬＫ２をマイクロプロ
セッサ４３によって設定された値ｎの数だけ分周するよ
うになっている。

ＰＬＬ回路４１は更に、分周器４５．４５の創出力信号
（分周クロック）の位相差を比較する位相比較器４６と
、この位相比較器４６の出力を平滑化するローパスフィ
ルタ（ＬＰＦ）４７と、６４　Ｋ　Ｈｚの整数倍の周波
数（最大周波数は１．５４４ＭＥｉｚ）のクロック（ク
ロックＣＬＫ２）をＰＬＬ回路４１の出力として出力す
る電圧制御発振器（ＶＣＯ）４８とを有している。電圧
制御発振器４８は、ローパスフィルタ４７の出力に応じ
て内部発生のクロックの例えば１．５４４ＭＨｚを基準
とする内部発振周波数ｆＣを変化させる発振機能を有し
ており、この発振機能により発振されたクロックを例え
ばスイッチによって設定された値ｐだけ分周して回線系
クロックＣＬＫ２を出力する分周器４９を内蔵している
。

次に、この発明の一実施例の動作を説明する。

パケット系Ｌ　Ａ　Ｎ　１０で用いられているパケット
系クロックＣＬＫＩは、ＬＡＮ制御ユニット２０のＬＡ
Ｎ２！本制御部３０から同ユニット２０の位相同期クロ
ック発生装置４０に導かれ、装置４０内のカウンタ４２
に入力される。位相同期クロック発生装置４０内のマイ
クロプロセッサ４３は、パケット系クロックＣＬＫＩの
周波数（ｆｌ）を検出する場合には、まずカウンタ４２
に対してリセット信号を出力してそのカウント値を例え
ば“０”クリアさせる。次にマイクロプロセッサ４３は
、カウンタ４２を動作させてパケット系クロックＣＬＫ
Ｉのクロック数をカウントさせ、成る時間を経過後にカ
ウンタ４２のカウント値を読取る。そしてマイクロプロ
セッサ４３は、この読取ったカウント値と時間ｔとをも
とに、パケット系クロックＣＬＫＩの周波数ｆ１を検出
する。マイクロプロセッサ４３はパケット系クロックＣ
ＬＫＩの周波数ｆ１を検出すると、この検出周波数ｆ１
と、ＬＡＮ制御ユニット２０を介してパケット系Ｌ　Ａ
　Ｎ　１０と接続される回線系ＬＡＮ７０に適用すべき
回線系クロックＣＬＫ２の周波数ｆ２とから、ＰＬＬ回
路４１内の分周器４４．４５に対して指定する分周数ｍ
、ｎを求める。このｍ、　　ｎは次式 ％式％（２） を満足し、且つ上記（２）式で示される周波数ｆがｆｌ
およびｆ２の最大公約数となる値である。

上記ｍ、ｎは例えば第３図のフローチャー１・に従って
次のように求められる。まず、分周器４４４５の仮の分
周数を示すパラメータｌ＋　　Ｊが初期値１に設定され
る（ステップＳＬ、Ｓ２）。次に、１＋　　Ｊを分周器
４４．４５の分周数と仮定した場合の分周器４４．４５
の出力信号の周波数（分周された周波数）ｆｌ／ｌ、ｆ
２／ｊが等しいか否かが調べられ（ステップＳ３）、等
しくなければｆ２／ｊの値が１以下となったか否か（即
ちｊの最大値までの処理が終了したか否か）が調べられ
る（ステップＳ４）。もしｆ２　／ｊの値が１を超えて
いれば、ｊは最大値に達していないことがらｊの値が＋
１され（ステップＳ５）、しかる後に前回のｉと＋１さ
れたｊについてのステップＳ３の判定が行われる。これ
に対してｆ２　／ｊの値が１以下であれば、ｉの値が＋
１され（ステップＳ８）、Ｌ。

かる後にｊを初期値に設定するステップＳ２に戻る。

上記のようにして、ｉｌＪの各組合わせについて、ｉ−
１，ｊ−１から順にステップＳ３の判定が繰返し行われ
、やがてｆｌ　／ｉおよびｆ２　／ｊの両値が等しくな
ると、そのときのｉ、ｊの値が求めるｍ、ｎとして採用
される（ステップＳ７）。

マイクロプロセッサ４３はこのｍ、ｎをＰＬＬ回路４１
内の分周器４４．４５の分周数として設定する（ステッ
プＳ８）。

さて、ＰＬＬ回路４１では、電圧制御発振器４８におい
て周波数ｆｃ　　（−１，５４４ＭＨｚ）を基準とする
クロックが発生される。この周波数ｆｃのクロックは電
圧制御発振器４８内蔵の分周器４９によって分周数ｐだ
け分周される。これにより、周波数ｆ２（−ｆｃ／ｐ）
の回線系クロックＣＬＫ２が、電圧制御発振器４８（内
の分周器４９）から分周器４５および回線系ＬＡＮ７０
に出力される。なお、ｐの値は電圧制御発振器４８内部
の発振周波数ｆｃを、必要とする回線系クロックＣＬＫ
２の周波数ｆ２で除することにより求められ、この値ｐ
がスイッチ操作によって電圧制御発振器４８内蔵の分周
器４９に分周数として設定される。この設定を、マイク
ロプロセッサ４３から行うことも可能である。

電圧制御発振器４８の分周器４９からの周波数ｆ２のパ
ケット系クロックＣＬＫ２は分周器４５に入力される。

またＬＡＮ基本制御部３０から位相同期クロック発生装
置４０に導かれた周波数ｆ１のパケット系クロックＣＬ
ＫＩは分周器４４に入力される。分周器４４．４５は、
入力クロックＣＬＫＩ。

ＣＬＫ２をマイクロプロセッサ４３によって設定された
分周数ｍ、ｎだけ分周し、それぞれ周波数ｆＬ／ｍ、ｆ
２／ｎの分周クロックを位相比較器４Ｂに出力する。位
相比較器４６は分周器４４．４５からの両分層クロック
の位相を比較し、その位相のずれに応じた電圧をローパ
スフィルタ４７に圧力する。

ローパスフィルタ４７は位相比較器４６からの出力電圧
を平滑化して電圧制御発振器４８に出力する。電圧制御
発振器４８はローパスフィルタ４７の出力電圧に応じ、
パケット系クロックＣＬＫＩに位相同期した内部クロッ
クを発生し、この内部クロックを分周器４９で分周数ｐ
だけ分周してパケット系クロックＣＬＫＩに位相同期し
た周波数ｆ２の回線系クロックＣＬＫＩを出力する。こ
のクロックＣＬＫＩは前記したように分周器４５に入力
されると共に、回線インタフェース５０に入力される。

回線インタフェース５０は、回線系Ｌ　Ａ　Ｎ　７０か
らの回線系信号をパケット化してパケット系ＬＡＮ１０
に送出する場合であれば、回線系Ｌ　Ａ　Ｎ　７０から
の回線系信号を（位相同期クロック発生装置４０の）電
圧制御発振器４８で発生された回線系クロックＣＬＫ２
に応じて回線インタフェース５０内部のメモリに順に格
納する。回線インタフェース５０内部のメモリに格納さ
れた回線系信号はパケット系クロックＣＬＫＩに位相同
期させて多重化され、パケット系Ｌ　Ａ　Ｎ　１０にお
ける高速・大容量伝送に供される。また回線インタフェ
ース５０は、パケット系Ｌ　Ａ　Ｎ　１０からのパケッ
ト系信号を回線系信号に分解して回線系ＬＡＮ７０に送
出する場合であれば、ＬＡＮ基本制御部３０で受信され
たパケット系Ｌ　Ａ　Ｎ　１０からのパケット系信号を
メモリに一時格納し、しかる後にメモリの内容を回線系
クロックＣＬＫ２に応じて回線系信号を単位に回線系Ｌ
ＡＮ７０に送出する。

以上は、パケット系ＬＡＮと回線系ＬＡＮとを接続し、
パケット系ＬＡＮのクロック（ＣＬＫＩ　）をもとに同
クロックに位相同期した回線系ＬＡＮのクロック（ＣＬ
Ｋ２）を生成する場合について説明したが、伝送速度の
異なる２種の回線系ＬＡＮを接続し、例えば高速側の回
線系ＬＡＮのクロックをもとに低速側の回線系ＬＡＮの
クロックを生成することも可能である。

［発明の効果コ 以上詳述したようにこの発明によれば、互いに伝送速度
の異なる２つのＬＡＮが相互接続されたシステムにおい
て、一方のＬＡＮのクロックに位相同期した他方のＬＡ
Ｎ用のクロックが、どのような伝送速度のＬＡＮの組合
わせであっても、両ＬＡＮの伝送速度の違いをもとに適
切に生成できるので、従来のように相互接続される２つ
のＬＡＮの伝送速度の組合わせ毎に位相同期回路を開発
・設計する必要がなくなる。

【図面の簡単な説明】

第１図はこの発明に直接関係する位相同期クロック発生
装置の周辺構成の一実施例を示すブロック構成図、第２
図は第１図の位相同期クロック発生装置を有するＬＡＮ
制御ユニットによって複数のＬＡＮが相互接続されたネ
ットワークシステムの一実施例を示すブロック構成図、
第３図は動作を説明するためのフローチャートである。 ｌＯ・・・パケット系ＬＡＮ　（第１ローカルエリアネ
ットワーク）、２０・・・ＬＡＮ制御ユニット、４０・
・・位相同期クロック発生装置、４１・・・ＰＬＬ回路
（位相同期回路）、４２・・・カウンタ、４３・・・マ
イクロプロセッサ、４４．４５．４９・・・分周器、４
６・・・位相比較器、４７・・・ローパスフィルタ（Ｌ
ＰＦ）、４８・・・電圧制御発振器（ＶＣＯ）、５０・
・・回線インタフェース、７０・・・回線系ＬＡＮ　（
第２ローカルエリアネットワーク）。 出願人代理人　弁理士　鈴江武彦 ＬＡＮぺう卿ユニント 第 図 「−

Claims (1)

1. 【特許請求の範囲】 伝送速度の異なる第１および第２ローカルエリアネット
   ワークがローカルエリアネットワーク制御ユニットを介
   して相互接続されるネットワークシステムにおいて、 上記ローカルエリアネットワーク制御ユニットに、 上記第１ローカルエリアネットワークで適用されている
   第１クロックを入力して、この第１クロックに位相同期
   した上記第２ローカルエリアネットワークのクロックと
   して適用すべき周波数がｆ２の第２クロックを発生する
   位相同期回路であって、上記第１クロックを指定値ｍの
   数だけ分周して第１分周クロックを出力する第１分周器
   、上記第２クロックを指定値ｎの数だけ分周して第２分
   周クロックを出力する第２分周器、上記第１および第２
   分周器から出力される第１および第２分周クロックの位
   相差を比較する位相比較器、この位相比較器の出力を平
   滑化するフィルタ回路、および、このフィルタ回路の出
   力に応じて周波数が変化する上記第２クロックを出力す
   る電圧制御発振器を有する位相同期回路と、 上記第１クロックを入力して同クロックの周波数ｆ１を
   検出する周波数検出手段と、 この周波数検出手段によって検出された上記第１クロッ
   クの周波数ｆ１および上記第２ローカルエリアネットワ
   ークで適用すべき第２クロックの周波数ｆ２をもとに、
   次の（１）式 ｆ＿１／ｍ＝ｆ２／ｎ……（１） を満足し、且つ上記（１）式で示される周波数が上記ｆ
   １およびｆ２の最大公約数となるｍ，ｎの値を求め、こ
   の求めたｍ，ｎの値を上記第１、第２分周器の分周数と
   して指定する分周数決定手段と、を設け、 上記位相同期回路で発生された上記第２クロックを上記
   第２ローカルエリアネットワークのクロックとして適用
   するようにしたことを特徴とするネットワークシステム
   における位相同期クロック発生方式。