JP3624344B2 - 基準周波数発生回路 - Google Patents
基準周波数発生回路 Download PDFInfo
- Publication number
- JP3624344B2 JP3624344B2 JP33283099A JP33283099A JP3624344B2 JP 3624344 B2 JP3624344 B2 JP 3624344B2 JP 33283099 A JP33283099 A JP 33283099A JP 33283099 A JP33283099 A JP 33283099A JP 3624344 B2 JP3624344 B2 JP 3624344B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- reference frequency
- system clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の属する技術分野】
本発明は、各種センサ回路からの出力に対して信号処理を行うシグナルコンディショナに用いられる基準周波数発生回路に関し、特に精度等の低いシステムクロック信号を用いても高精度の基準周波数信号を発生させることが可能な基準周波数発生回路に関する。
【０００２】
【従来の技術】
従来の基準信号発生回路ではシステムクロック信号を分周器で適宜分周して基準周波数信号を発生させている。例えば、発生した基準周波数信号はシグナルコンディショナにおいてセンサ回路からの出力信号を積分する場合にその積分周期を決定するために用いられる。
【０００３】
図２はこのような従来の基準信号発生回路の一例を示す構成ブロック図である。図２において１は分周器、１００はシステムクロック信号、１０１は発生した基準周波数信号である。
【０００４】
システムクロック信号１００は分周器１に入力され、基準周波数信号１０１が分周器１から出力される。
【０００５】
【発明が解決しようとする課題】
しかし、シグナルコンディショナにおいてセンサ回路の出力信号を積分する理由の一つとしては商用周波数のノーマルモードリジェクションのためであり、その効果が最大になるためには積分周期が商用周波数の整数倍である必要がある。
【０００６】
そして、この積分周期は前述の基準周波数信号１０１によって決定されるため基準周波数信号１０１の基になるシステムクロック信号１００の周波数に誤差があると発生する基準周波数信号１０１の精度が低下して商用周波数のノーマルモードリジェクションレシオが低下してしまうといった問題点があった。
【０００７】
基準周波数信号１０１の精度の低下を防止するためには発振周波数精度の高い水晶振動子を用いてシステムクロック信号１００を発生させれば良いもののコストアップになってしまうといった問題点があった。
従って本発明が解決しようとする課題は、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能な基準周波数発生回路を実現することにある。
【０００８】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
信号処理を行うシグナルコンディショナに用いられる基準周波数発生回路において、
既知のゲート信号をシステムクロック信号でカウントするカウンタ回路と、
このカウンタ回路のカウント値”ｎ”と入力されるデータ信号”ｋ”との比を分周比”ｎ／ｋ”として前記システムクロック信号を分周する分周器とを備えたことにより、システムクロック信号の公称周波数からの誤差が相殺されるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。また、基準周波数発生回路には発振周波数精度の高い水晶振動子が不要なのでコストアップも防止できる。
【０００９】
請求項２記載の発明は、
請求項１記載の発明である基準周波数発生回路において、
複数のデータ信号の一を選択して前記データ信号として前記分周器に入力するデータセレクタ回路を備えたことにより、複数個の基準周波数を切り換えて出力させることが可能になる。
【００１０】
請求項３記載の発明は、
請求項１記載の発明である基準周波数発生回路において、
前記カウンタ回路が、
既知の前記ゲート信号を前記システムクロック信号を分周した分周信号でカウントすることにより、カウンタ回路が低速であっても良くなるのでコストダウンが可能になる。
【００１１】
請求項４記載の発明は、
請求項１記載の発明である基準周波数発生回路において、
前記カウンタ回路のカウントを動作させるコマンドとカウントを停止させるコマンドとを外部から供給して、既知の時間だけ前記カウンタ回路にカウント動作をさせることにより、前記ゲート信号ラインとコマンド通信ラインを兼用することができ、コストダウンが可能になる。
【００１２】
請求項５記載の発明は、
請求項１記載の発明である基準周波数発生回路において、
前記システムクロック信号の公称周波数を”ｆｃ”、公称周波数で既知の前記ゲート信号をカウントした場合に算出される公称カウント値を”ｎｃ”、基準周波数信号の周波数を”ｆＤ”とした場合に、
前記データ信号の値が”ｎｃ×ｆＤ／ｆｃ”であることにより、システムクロック信号の公称周波数からの誤差が相殺されるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。また、基準周波数発生回路には発振周波数精度の高い水晶振動子が不要なのでコストアップも防止できる。
【００１３】
請求項６記載の発明は、
請求項１記載の発明である基準周波数発生回路において、
既知の前記ゲート信号のゲート時間を”ｔｇ”、基準周波数信号の周波数を”ｆＤ”とした場合に、
前記データ信号の値が”ｔｇ×ｆＤ”であることにより、システムクロック信号の公称周波数からの誤差が相殺されるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。また、基準周波数発生回路には発振周波数精度の高い水晶振動子が不要なのでコストアップも防止できる。
【００１４】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る基準周波数発生回路の一実施例を示す構成図である。図１において２はカウンタ回路、３は分周比が”ｎ／ｋ”であり、外部から”ｎ”及び”ｋ”の値を入力することが可能な、言い換えれば、分周比を外部設定可能な分周器、４はデータセレクタ回路、１０２は外部から供給される既知のゲート信号、１０３はシステムクロック信号、１０４ａ，１０４ｂ及び１０４ｃは分周比を決定するための既知のデータ信号、１０５は選択信号、１０６及び１０７は出力信号、１０８は基準周波数信号である。
【００１５】
ゲート信号１０２はカウンタ回路２のゲート入力端子に接続され、システムクロック信号１０３はカウンタ回路２のクロック入力端子と分周器３のクロック入力端子にそれぞれ接続される。
【００１６】
データ信号１０４ａ〜１０４ｃはデータセレクタ回路４の各入力端子にそれぞれ接続され、データセレクタ回路４の制御端子には選択信号１０５が接続される。
【００１７】
また、カウンタ回路２の出力信号１０６は分周器３の”ｎ”入力端子に接続され、データセレクタ回路４の出力信号１０７は分周器３の”ｋ”入力端子に接続される。さらに、分周器３は基準周波数信号１０８を出力する。
【００１８】
ここで、図１に示す実施例の動作を説明する。カウンタ回路２はシステムクロック信号１０３をゲート信号１０２のゲート時間分カウントして、カウント値を分周比”ｎ／ｋ”の”ｎ”として分周器３に供給する。
【００１９】
一方、データセレクタ回路４は選択信号１０５に基づきデータ信号１０４ａ〜１０４ｃの内の一を選択して、その選択信号を分周比”ｎ／ｋ”の”ｋ”として分周器３に供給する。
【００２０】
最後に、分周器３はシステムクロック信号１０３を分周比”ｎ／ｋ”で分周して基準周波数信号１０８として出力する。
【００２１】
例えば、ゲート信号１０２を既知の時間”ｔｇ［ｓｅｃ］”だけ”１”になる信号、システムクロック信号１０３の周波数を”ｆｓ［Ｈｚ］”、データ信号１０４ａ，１０４ｂ及び１０４ｃをそれそれ”ｎｃ×ｆＤ１／ｆｃ”，”ｎｃ×ｆＤ２／ｆｃ”及び”ｎｃ×ｆＤ３／ｆｃ”とする。
【００２２】
但し、”ｆｃ”はシステムクロック信号１０３の公称周波数、”ｎｃ（＝ｔｇ×ｆｃ）”は公称周波数を”ｔｇ”でカウントした場合に算出される公称カウント値、”ｆＤｉ（ｉ＝１〜３）［Ｈｚ］”は発生させたい基準周波数信号の周波数である。
【００２３】
カウンタ回路２における実際のカウント値”ｎ”は”ｎ＝ｆｓ×ｔｇ”となり、データセレクタ回路４でデータ信号１０４ａが選択されたとすれば、”ｎｃ×ｆＤ１／ｆｃ＝ｋ”が出力される。
【００２４】
そして、このような条件下では分周器３の分周比”ｎ／ｋ”は、
【００２５】
従って、分周器３の出力である基準周波数信号１０８の周波数”ｆｒ”はシステムクロック信号１０３を式（１）の分周比で分周したものであるから、
【００２６】
また、”ｎｃ＝ｔｇ×ｆｃ”であるから式（２）に代入して、
【００２７】
すなわち、システムクロック信号１０３の周波数の誤差が相殺されて設定された基準周波数になるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。
【００２８】
ここで、さらに、具体的な数値を用いて説明する。例えば、”ｆｃ＝２４［ＭＨｚ］”、”ｆＤ１＝１２［ＫＨｚ］”、”ｔｇ＝０．１０４２［ｍｓｅｃ］（＝１／９６００［ｓｅｃ］）とすると、公称カウント値”ｎｃ”は、
【００２９】
また、データセレクタ回路４の出力値”ｋ”は、
【００３０】
ところで、システムクロック信号１０３の周波数が公称周波数”ｆｃ”に一致せず誤差があり、カウンタ回路２の実測カウント値が”ｎ＝２４９０”であったとする。このため、分周器３の分周比”ｎ／ｋ”は、
【００３１】
また、実際のシステムクロック信号１０３の周波数”ｆｓ”は、実測カウント値”ｎ”から逆算して、
【００３２】
従って、分周器３の出力である基準周波数信号１０８の周波数”ｆｒ”は式（７）の周波数のシステムクロック信号１０３を式（６）の分周比で分周したものであるから、
【００３３】
すなわち、システムクロック信号１０３の周波数の誤差が相殺され設定された基準周波数になるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。
【００３４】
この結果、システムクロック信号１０３の実際の周波数をカウントして分周器３の分周比を調整することにより、システムクロック信号１０３の公称周波数からの誤差が相殺されるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。また、基準周波数発生回路には発振周波数精度の高い水晶振動子が不要なのでコストアップも防止できる。
【００３５】
また、選択信号１０５によりデータセレクタ回路４に接続された複数のデータ信号を選択することにより、複数個の基準周波数を切り換えて出力させることが可能になる。
【００３６】
なお、図１に示す実施例ではシステムクロック信号１０３で直接カウンタ回路２をカウントしているが前段に分周器を設けてシステムクロック信号を適宜分周した分周信号をカウントしても構わない。このような構成にすることにより、カウンタ回路２が低速であっても良くなるのでコストダウンが可能になる。
【００３７】
また、選択信号１０５によりデータセレクタ回路４を制御して複数のデータ信号の内一を選択しているが、発生させる基準周波数が１つである場合はデータ信号を分周器の”ｋ”入力端子に直接接続すれば良いのでデータセレクタ回路４は不要になる。
【００３８】
また、図１に示す実施例ではゲート信号１０２を既知の時間”ｔｇ”だけ”１”になる信号としているが、カウンタ回路２のカウントを動作させるコマンドとカウントを停止させるコマンドとを外部から供給して、既知の時間”ｔｇ”だけカウンタ回路２にカウント動作をさせるものであっても構わない。このような構成にすることにより、ゲート信号ラインとコマンド通信ラインを兼用することができ、コストダウンが可能になる。
【００３９】
また、データ信号１０４ａ〜１０４ｃに関しては公称周波数”ｆｃ”、既知の時間”ｔｇ”及び発生させたい基準周波数”ｆＤｉ”から一意に算出できる値であるので内部のレジスタ回路等の記憶手段や、外部のレジスタ回路やＲＯＭ等の記憶手段に格納しておけば良い。
【００４０】
また、ゲート信号１０２を外部から供給する手段としてはパーソナルコンピュータ、信号発生器等既知の時間”ｔｇ”を出力できるものであればどのような装置であっても構わない。
【００４１】
また、データ信号１０４ａ〜１０４ｃとしてはそれそれ”ｎｃ×ｆＤ１／ｆｃ”，”ｎｃ×ｆＤ２／ｆｃ”及び”ｎｃ×ｆＤ３／ｆｃ”としていたが、”ｎｃ＝ｔｇ×ｆｃ”を代入すれば、”ｔｇ×ｆＤ１”、”ｔｇ×ｆＤ２”及び”ｔｇ×ｆＤ３”となるので、これらの値であっても構わない。
【００４２】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，５及び請求項６の発明によれば、システムクロック信号の実際の周波数をカウントして分周器の分周比を調整することにより、システムクロック信号の公称周波数からの誤差が相殺されるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。また、基準周波数発生回路には発振周波数精度の高い水晶振動子が不要なのでコストアップも防止できる。
【００４３】
また、請求項２の発明によれば、データセレクタ回路に接続された複数のデータ信号を選択することにより、複数個の基準周波数を切り換えて出力させることが可能になる。
【００４４】
また、請求項３の発明によれば、システムクロック信号を適宜分周した分周信号でカウンタ回路をカウントすることにより、カウンタ回路が低速であっても良くなるのでコストダウンが可能になる。
【００４５】
また、請求項４の発明によれば、カウンタ回路のカウントを動作させるコマンドとカウントを停止させるコマンドとを外部から供給して、既知の時間だけカウンタ回路にカウント動作をさせることにより、ゲート信号ラインとコマンド通信ラインを兼用することができ、コストダウンが可能になる。
【図面の簡単な説明】
【図１】本発明に係る基準周波数発生回路の一実施例を示す構成図である。
【図２】従来の基準信号発生回路の一例を示す構成ブロック図である。
【符号の説明】
１，３ 分周器
２ カウンタ回路
４ データセレクタ回路
１００，１０３ システムクロック信号
１０１，１０８ 基準周波数信号
１０２ ゲート信号
１０４ａ，１０４ｂ，１０４ｃ データ信号
１０５ 選択信号
１０６，１０７ 出力信号
Claims (6)
- 信号処理を行うシグナルコンディショナに用いられる基準周波数発生回路において、
既知のゲート信号をシステムクロック信号でカウントするカウンタ回路と、
このカウンタ回路のカウント値”ｎ”と入力されるデータ信号”ｋ”との比を分周比”ｎ／ｋ”として前記システムクロック信号を分周する分周器と
を備えたことを特徴とする基準周波数発生回路。 - 複数のデータ信号の一を選択して前記データ信号として前記分周器に入力するデータセレクタ回路を備えたことを特徴とする
請求項１記載の基準周波数発生回路。 - 前記カウンタ回路が、
既知の前記ゲート信号を前記システムクロック信号を分周した分周信号でカウントすることを特徴とする
請求項１記載の基準周波数発生回路。 - 前記カウンタ回路のカウントを動作させるコマンドとカウントを停止させるコマンドとを外部から供給して、既知の時間だけ前記カウンタ回路にカウント動作をさせることを特徴とする
請求項１記載の基準周波数発生回路。 - 前記システムクロック信号の公称周波数を”ｆｃ”、公称周波数を既知の前記ゲート信号でカウントした場合に算出される公称カウント値を”ｎｃ”、基準周波数信号の周波数を”ｆＤ”とした場合に、
前記データ信号の値が”ｎｃ×ｆＤ／ｆｃ”であることを特徴とする
請求項１記載の基準周波数発生回路。 - 既知の前記ゲート信号のゲート時間を”ｔｇ”、基準周波数信号の周波数を”ｆＤ”とした場合に、
前記データ信号の値が”ｔｇ×ｆＤ”であることを特徴とする
請求項１記載の基準周波数発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33283099A JP3624344B2 (ja) | 1999-11-24 | 1999-11-24 | 基準周波数発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33283099A JP3624344B2 (ja) | 1999-11-24 | 1999-11-24 | 基準周波数発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001156602A JP2001156602A (ja) | 2001-06-08 |
| JP3624344B2 true JP3624344B2 (ja) | 2005-03-02 |
Family
ID=18259286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33283099A Expired - Lifetime JP3624344B2 (ja) | 1999-11-24 | 1999-11-24 | 基準周波数発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3624344B2 (ja) |
-
1999
- 1999-11-24 JP JP33283099A patent/JP3624344B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001156602A (ja) | 2001-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767747A (en) | Electronic low power clock circuit and method | |
| JP3499051B2 (ja) | タイミング信号発生回路 | |
| JP3624344B2 (ja) | 基準周波数発生回路 | |
| JP3293756B2 (ja) | 電圧制御回路及びそれを用いた温度補償型圧電発振器 | |
| JPS6129577B2 (ja) | ||
| JP2580940B2 (ja) | ゲートパルス幅測定回路 | |
| JP2005527425A (ja) | 車両の制御装置またはセンサ | |
| US6721377B1 (en) | Method and circuit configuration for resynchronizing a clock signal | |
| JPH10322200A (ja) | 位相ロック検出回路 | |
| JP2819890B2 (ja) | スキュー調整回路 | |
| JPS63316685A (ja) | 位相基準信号形成回路装置 | |
| JPS63313918A (ja) | 発振装置 | |
| JPS6159515A (ja) | ワンチツプマイクロコンピユ−タ | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| JP2595583Y2 (ja) | 半導体試験装置用遅延発生装置 | |
| JP2001186005A (ja) | 半導体装置 | |
| JPH03295495A (ja) | タイマー装置 | |
| JPH05268020A (ja) | クロック切換回路 | |
| JPS5873243A (ja) | 半導体集積回路 | |
| JPS6252837B2 (ja) | ||
| JP2000091908A (ja) | フェーズロックドループのテスト回路 | |
| JPH01185963A (ja) | 半導体集積回路 | |
| JPH08237122A (ja) | Ｐｌｌ回路 | |
| JPH06188700A (ja) | 可変遅延回路の校正方式 | |
| JPH02149036A (ja) | ネットワークシステムにおける位相同期クロック発生方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3624344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |