JP3624344B2 - 基準周波数発生回路 - Google Patents
基準周波数発生回路 Download PDFInfo
- Publication number
- JP3624344B2 JP3624344B2 JP33283099A JP33283099A JP3624344B2 JP 3624344 B2 JP3624344 B2 JP 3624344B2 JP 33283099 A JP33283099 A JP 33283099A JP 33283099 A JP33283099 A JP 33283099A JP 3624344 B2 JP3624344 B2 JP 3624344B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- reference frequency
- system clock
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の属する技術分野】
本発明は、各種センサ回路からの出力に対して信号処理を行うシグナルコンディショナに用いられる基準周波数発生回路に関し、特に精度等の低いシステムクロック信号を用いても高精度の基準周波数信号を発生させることが可能な基準周波数発生回路に関する。
【0002】
【従来の技術】
従来の基準信号発生回路ではシステムクロック信号を分周器で適宜分周して基準周波数信号を発生させている。例えば、発生した基準周波数信号はシグナルコンディショナにおいてセンサ回路からの出力信号を積分する場合にその積分周期を決定するために用いられる。
【0003】
図2はこのような従来の基準信号発生回路の一例を示す構成ブロック図である。図2において1は分周器、100はシステムクロック信号、101は発生した基準周波数信号である。
【0004】
システムクロック信号100は分周器1に入力され、基準周波数信号101が分周器1から出力される。
【0005】
【発明が解決しようとする課題】
しかし、シグナルコンディショナにおいてセンサ回路の出力信号を積分する理由の一つとしては商用周波数のノーマルモードリジェクションのためであり、その効果が最大になるためには積分周期が商用周波数の整数倍である必要がある。
【0006】
そして、この積分周期は前述の基準周波数信号101によって決定されるため基準周波数信号101の基になるシステムクロック信号100の周波数に誤差があると発生する基準周波数信号101の精度が低下して商用周波数のノーマルモードリジェクションレシオが低下してしまうといった問題点があった。
【0007】
基準周波数信号101の精度の低下を防止するためには発振周波数精度の高い水晶振動子を用いてシステムクロック信号100を発生させれば良いもののコストアップになってしまうといった問題点があった。
従って本発明が解決しようとする課題は、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能な基準周波数発生回路を実現することにある。
【0008】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項1記載の発明は、
信号処理を行うシグナルコンディショナに用いられる基準周波数発生回路において、
既知のゲート信号をシステムクロック信号でカウントするカウンタ回路と、
このカウンタ回路のカウント値”n”と入力されるデータ信号”k”との比を分周比”n/k”として前記システムクロック信号を分周する分周器とを備えたことにより、システムクロック信号の公称周波数からの誤差が相殺されるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。また、基準周波数発生回路には発振周波数精度の高い水晶振動子が不要なのでコストアップも防止できる。
【0009】
請求項2記載の発明は、
請求項1記載の発明である基準周波数発生回路において、
複数のデータ信号の一を選択して前記データ信号として前記分周器に入力するデータセレクタ回路を備えたことにより、複数個の基準周波数を切り換えて出力させることが可能になる。
【0010】
請求項3記載の発明は、
請求項1記載の発明である基準周波数発生回路において、
前記カウンタ回路が、
既知の前記ゲート信号を前記システムクロック信号を分周した分周信号でカウントすることにより、カウンタ回路が低速であっても良くなるのでコストダウンが可能になる。
【0011】
請求項4記載の発明は、
請求項1記載の発明である基準周波数発生回路において、
前記カウンタ回路のカウントを動作させるコマンドとカウントを停止させるコマンドとを外部から供給して、既知の時間だけ前記カウンタ回路にカウント動作をさせることにより、前記ゲート信号ラインとコマンド通信ラインを兼用することができ、コストダウンが可能になる。
【0012】
請求項5記載の発明は、
請求項1記載の発明である基準周波数発生回路において、
前記システムクロック信号の公称周波数を”fc”、公称周波数で既知の前記ゲート信号をカウントした場合に算出される公称カウント値を”nc”、基準周波数信号の周波数を”fD”とした場合に、
前記データ信号の値が”nc×fD/fc”であることにより、システムクロック信号の公称周波数からの誤差が相殺されるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。また、基準周波数発生回路には発振周波数精度の高い水晶振動子が不要なのでコストアップも防止できる。
【0013】
請求項6記載の発明は、
請求項1記載の発明である基準周波数発生回路において、
既知の前記ゲート信号のゲート時間を”tg”、基準周波数信号の周波数を”fD”とした場合に、
前記データ信号の値が”tg×fD”であることにより、システムクロック信号の公称周波数からの誤差が相殺されるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。また、基準周波数発生回路には発振周波数精度の高い水晶振動子が不要なのでコストアップも防止できる。
【0014】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図1は本発明に係る基準周波数発生回路の一実施例を示す構成図である。図1において2はカウンタ回路、3は分周比が”n/k”であり、外部から”n”及び”k”の値を入力することが可能な、言い換えれば、分周比を外部設定可能な分周器、4はデータセレクタ回路、102は外部から供給される既知のゲート信号、103はシステムクロック信号、104a,104b及び104cは分周比を決定するための既知のデータ信号、105は選択信号、106及び107は出力信号、108は基準周波数信号である。
【0015】
ゲート信号102はカウンタ回路2のゲート入力端子に接続され、システムクロック信号103はカウンタ回路2のクロック入力端子と分周器3のクロック入力端子にそれぞれ接続される。
【0016】
データ信号104a〜104cはデータセレクタ回路4の各入力端子にそれぞれ接続され、データセレクタ回路4の制御端子には選択信号105が接続される。
【0017】
また、カウンタ回路2の出力信号106は分周器3の”n”入力端子に接続され、データセレクタ回路4の出力信号107は分周器3の”k”入力端子に接続される。さらに、分周器3は基準周波数信号108を出力する。
【0018】
ここで、図1に示す実施例の動作を説明する。カウンタ回路2はシステムクロック信号103をゲート信号102のゲート時間分カウントして、カウント値を分周比”n/k”の”n”として分周器3に供給する。
【0019】
一方、データセレクタ回路4は選択信号105に基づきデータ信号104a〜104cの内の一を選択して、その選択信号を分周比”n/k”の”k”として分周器3に供給する。
【0020】
最後に、分周器3はシステムクロック信号103を分周比”n/k”で分周して基準周波数信号108として出力する。
【0021】
例えば、ゲート信号102を既知の時間”tg[sec]”だけ”1”になる信号、システムクロック信号103の周波数を”fs[Hz]”、データ信号104a,104b及び104cをそれそれ”nc×fD1/fc”,”nc×fD2/fc”及び”nc×fD3/fc”とする。
【0022】
但し、”fc”はシステムクロック信号103の公称周波数、”nc(=tg×fc)”は公称周波数を”tg”でカウントした場合に算出される公称カウント値、”fDi(i=1〜3)[Hz]”は発生させたい基準周波数信号の周波数である。
【0023】
カウンタ回路2における実際のカウント値”n”は”n=fs×tg”となり、データセレクタ回路4でデータ信号104aが選択されたとすれば、”nc×fD1/fc=k”が出力される。
【0024】
そして、このような条件下では分周器3の分周比”n/k”は、
となる。
【0025】
従って、分周器3の出力である基準周波数信号108の周波数”fr”はシステムクロック信号103を式(1)の分周比で分周したものであるから、
となる。
【0026】
また、”nc=tg×fc”であるから式(2)に代入して、
となる。
【0027】
すなわち、システムクロック信号103の周波数の誤差が相殺されて設定された基準周波数になるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。
【0028】
ここで、さらに、具体的な数値を用いて説明する。例えば、”fc=24[MHz]”、”fD1=12[KHz]”、”tg=0.1042[msec](=1/9600[sec])とすると、公称カウント値”nc”は、
となる。
【0029】
また、データセレクタ回路4の出力値”k”は、
となる。
【0030】
ところで、システムクロック信号103の周波数が公称周波数”fc”に一致せず誤差があり、カウンタ回路2の実測カウント値が”n=2490”であったとする。このため、分周器3の分周比”n/k”は、
となる。
【0031】
また、実際のシステムクロック信号103の周波数”fs”は、実測カウント値”n”から逆算して、
である。
【0032】
従って、分周器3の出力である基準周波数信号108の周波数”fr”は式(7)の周波数のシステムクロック信号103を式(6)の分周比で分周したものであるから、
となる。
【0033】
すなわち、システムクロック信号103の周波数の誤差が相殺され設定された基準周波数になるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。
【0034】
この結果、システムクロック信号103の実際の周波数をカウントして分周器3の分周比を調整することにより、システムクロック信号103の公称周波数からの誤差が相殺されるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。また、基準周波数発生回路には発振周波数精度の高い水晶振動子が不要なのでコストアップも防止できる。
【0035】
また、選択信号105によりデータセレクタ回路4に接続された複数のデータ信号を選択することにより、複数個の基準周波数を切り換えて出力させることが可能になる。
【0036】
なお、図1に示す実施例ではシステムクロック信号103で直接カウンタ回路2をカウントしているが前段に分周器を設けてシステムクロック信号を適宜分周した分周信号をカウントしても構わない。このような構成にすることにより、カウンタ回路2が低速であっても良くなるのでコストダウンが可能になる。
【0037】
また、選択信号105によりデータセレクタ回路4を制御して複数のデータ信号の内一を選択しているが、発生させる基準周波数が1つである場合はデータ信号を分周器の”k”入力端子に直接接続すれば良いのでデータセレクタ回路4は不要になる。
【0038】
また、図1に示す実施例ではゲート信号102を既知の時間”tg”だけ”1”になる信号としているが、カウンタ回路2のカウントを動作させるコマンドとカウントを停止させるコマンドとを外部から供給して、既知の時間”tg”だけカウンタ回路2にカウント動作をさせるものであっても構わない。このような構成にすることにより、ゲート信号ラインとコマンド通信ラインを兼用することができ、コストダウンが可能になる。
【0039】
また、データ信号104a〜104cに関しては公称周波数”fc”、既知の時間”tg”及び発生させたい基準周波数”fDi”から一意に算出できる値であるので内部のレジスタ回路等の記憶手段や、外部のレジスタ回路やROM等の記憶手段に格納しておけば良い。
【0040】
また、ゲート信号102を外部から供給する手段としてはパーソナルコンピュータ、信号発生器等既知の時間”tg”を出力できるものであればどのような装置であっても構わない。
【0041】
また、データ信号104a〜104cとしてはそれそれ”nc×fD1/fc”,”nc×fD2/fc”及び”nc×fD3/fc”としていたが、”nc=tg×fc”を代入すれば、”tg×fD1”、”tg×fD2”及び”tg×fD3”となるので、これらの値であっても構わない。
【0042】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項1,5及び請求項6の発明によれば、システムクロック信号の実際の周波数をカウントして分周器の分周比を調整することにより、システムクロック信号の公称周波数からの誤差が相殺されるので、精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能になる。また、基準周波数発生回路には発振周波数精度の高い水晶振動子が不要なのでコストアップも防止できる。
【0043】
また、請求項2の発明によれば、データセレクタ回路に接続された複数のデータ信号を選択することにより、複数個の基準周波数を切り換えて出力させることが可能になる。
【0044】
また、請求項3の発明によれば、システムクロック信号を適宜分周した分周信号でカウンタ回路をカウントすることにより、カウンタ回路が低速であっても良くなるのでコストダウンが可能になる。
【0045】
また、請求項4の発明によれば、カウンタ回路のカウントを動作させるコマンドとカウントを停止させるコマンドとを外部から供給して、既知の時間だけカウンタ回路にカウント動作をさせることにより、ゲート信号ラインとコマンド通信ラインを兼用することができ、コストダウンが可能になる。
【図面の簡単な説明】
【図1】本発明に係る基準周波数発生回路の一実施例を示す構成図である。
【図2】従来の基準信号発生回路の一例を示す構成ブロック図である。
【符号の説明】
1,3 分周器
2 カウンタ回路
4 データセレクタ回路
100,103 システムクロック信号
101,108 基準周波数信号
102 ゲート信号
104a,104b,104c データ信号
105 選択信号
106,107 出力信号
Claims (6)
- 信号処理を行うシグナルコンディショナに用いられる基準周波数発生回路において、
既知のゲート信号をシステムクロック信号でカウントするカウンタ回路と、
このカウンタ回路のカウント値”n”と入力されるデータ信号”k”との比を分周比”n/k”として前記システムクロック信号を分周する分周器と
を備えたことを特徴とする基準周波数発生回路。 - 複数のデータ信号の一を選択して前記データ信号として前記分周器に入力するデータセレクタ回路を備えたことを特徴とする
請求項1記載の基準周波数発生回路。 - 前記カウンタ回路が、
既知の前記ゲート信号を前記システムクロック信号を分周した分周信号でカウントすることを特徴とする
請求項1記載の基準周波数発生回路。 - 前記カウンタ回路のカウントを動作させるコマンドとカウントを停止させるコマンドとを外部から供給して、既知の時間だけ前記カウンタ回路にカウント動作をさせることを特徴とする
請求項1記載の基準周波数発生回路。 - 前記システムクロック信号の公称周波数を”fc”、公称周波数を既知の前記ゲート信号でカウントした場合に算出される公称カウント値を”nc”、基準周波数信号の周波数を”fD”とした場合に、
前記データ信号の値が”nc×fD/fc”であることを特徴とする
請求項1記載の基準周波数発生回路。 - 既知の前記ゲート信号のゲート時間を”tg”、基準周波数信号の周波数を”fD”とした場合に、
前記データ信号の値が”tg×fD”であることを特徴とする
請求項1記載の基準周波数発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33283099A JP3624344B2 (ja) | 1999-11-24 | 1999-11-24 | 基準周波数発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33283099A JP3624344B2 (ja) | 1999-11-24 | 1999-11-24 | 基準周波数発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001156602A JP2001156602A (ja) | 2001-06-08 |
JP3624344B2 true JP3624344B2 (ja) | 2005-03-02 |
Family
ID=18259286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33283099A Expired - Lifetime JP3624344B2 (ja) | 1999-11-24 | 1999-11-24 | 基準周波数発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3624344B2 (ja) |
-
1999
- 1999-11-24 JP JP33283099A patent/JP3624344B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001156602A (ja) | 2001-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5767747A (en) | Electronic low power clock circuit and method | |
JP3499051B2 (ja) | タイミング信号発生回路 | |
JP3624344B2 (ja) | 基準周波数発生回路 | |
JP3293756B2 (ja) | 電圧制御回路及びそれを用いた温度補償型圧電発振器 | |
JPS6129577B2 (ja) | ||
JP2580940B2 (ja) | ゲートパルス幅測定回路 | |
JP2005527425A (ja) | 車両の制御装置またはセンサ | |
US6721377B1 (en) | Method and circuit configuration for resynchronizing a clock signal | |
JPH10322200A (ja) | 位相ロック検出回路 | |
JP2819890B2 (ja) | スキュー調整回路 | |
JPS63316685A (ja) | 位相基準信号形成回路装置 | |
JPS63313918A (ja) | 発振装置 | |
JPS6159515A (ja) | ワンチツプマイクロコンピユ−タ | |
JPS61288259A (ja) | マイクロコンピユ−タ | |
JP2595583Y2 (ja) | 半導体試験装置用遅延発生装置 | |
JP2001186005A (ja) | 半導体装置 | |
JPH03295495A (ja) | タイマー装置 | |
JPH05268020A (ja) | クロック切換回路 | |
JPS5873243A (ja) | 半導体集積回路 | |
JPS6252837B2 (ja) | ||
JP2000091908A (ja) | フェーズロックドループのテスト回路 | |
JPH01185963A (ja) | 半導体集積回路 | |
JPH08237122A (ja) | Pll回路 | |
JPH06188700A (ja) | 可変遅延回路の校正方式 | |
JPH02149036A (ja) | ネットワークシステムにおける位相同期クロック発生方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3624344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |