JPH0210646Y2

JPH0210646Y2 -

Info

Publication number: JPH0210646Y2
Application number: JP19738684U
Authority: JP
Priority date: 1984-12-25
Filing date: 1984-12-25
Publication date: 1990-03-16
Also published as: JPS61111205U

Description

【考案の詳細な説明】（産業上の利用分野）本考案は、VHF、UHFおよびマイクロ波帯で
使用される小型集中定数型アイソレータに関し、
特に無線電話機等に使用され、その小型化を達成
する小型集中定数型アイソレータに関する。

（従来の技術）従来例の集中定数型アイソレータの断面図を第
３図に、回路図を第４図に示す。この従来例の集
中定数型アイソレータについて説明する。２枚の
フエライトコア１，２の間に絶縁体１４を介して
３枚の中心導体３，４，５が配置されており、前
記フエライトコアはシールド板８，１９にてシー
ルドされて、上部では鉄板７を介して永久磁石６
が配設され、下部では半田９にて下側金属ケース
１５に固着されている。また、前記フエライトコ
アの回りには、該フエライトコアを中心部の透孔
に挿入せしめた２枚のセラミツク基板１７ａ，１
７ｂが配設されている。このセラミツク基板１７
ａ，１７ｂには、電極１８ａ，１８ｂ，１８ｃ，
１８ｄ，１８ｅ，１８ｆ，１８ｇが設けてあり、
静電容量を形成している。下のセラミツク基板１
７ｂでは、キヤパシタC₁，C₂，C₃を形成し、上
のセラミツク基板１７ａでは、キヤパシタC₄，
C₅，C₆を形成している。また、前記中心導体３，
４，５の各々の一端が両セラミツク基板の電極間
に挾まれている。そして上側金属ケース１６をか
ぶせてある。なお、直流抵抗膜部は図示を省略す
る。

（考案が解決しようとする問題点）最近の他のマイクロ波素子の飛躍的な小型化に
ともない全体のマイクロ波装置におけるアイソレ
ータの占める空間はかなり目だつものとなつてお
り、アイソレータの小型化及びマイクロ波装置全
体としての小型化の要求が強い。

しかし、従来の構造では、小型化に対し限界が
あつた。つまり、セラミツク基板に電極を設けて
静電容量を形成する場合、基板の厚さ１、電極の
面積ｓ、基板の誘電率εとすると、静電容量Ｃ
は、Ｃ＝ε・ｓ／１と表わされ、必要な静電容量
を得るためには、電極面積ｓが必要であり、基板
の面積を従来より小さくすることには、限界があ
つた。

本考案は、上記の事を鑑みて、新規な構造によ
る小型な集中定数型アイソレータを提供するもの
である。

（問題点を解決するための手段）本考案は、中央部に各々電気的絶縁状態で配列
された中心導体を有し、該中心導体の上下には直
径５〜13mmのフエライトコア及びシールド板が装
荷され、更に永久磁石により直流磁界が印加さ
れ、前記フエライトコアを収納する透孔を持ち、
且つ、厚膜により集中定数回路を形成したセラミ
ツク基板、金属ケースより構成される集中定数型
アイソレータにおいて、前記セラミツク基板は２
枚で構成され、共に透孔を持ち、電極による静電
容量と直流抵抗膜を形成した第１のセラミツク基
板と電極による静電容量を形成した第２のセラミ
ツク基板を重ね、前記中心導体の各々の一端を両
セラミツク基板の非接地側電極間に挾み、直流抵
抗膜を形成した第１のセラミツク基板の接地側電
極を金属ケースに、又第２のセラミツク基板の接
地側電極をシールド板端部に接続し、第１、第２
のセラミツク基板に構成される静電容量を各中心
導体に対し並列に接続するものである。

（作用）本考案は、２枚のセラミツク基板に形成した各
中心導体に対応する静電容量をそれぞれ並列に接
続することにより、セラミツク基板を小さくし、
電極面積を小さくしても必要とする静電容量を得
ることを可能とした。従つて、アイソレータの小
型化を達成を出来るものである。

（実施例）本考案に係る一実施例の断面図を第１図ａに、
セラミツク基板を第１図ｂ，ｃに、回路図を第２
図に示す。本実施例について説明する。２枚のフ
エライトコア１，２の間に絶縁体１４を介して３
枚の中心導体３，４，５が配置されており、前記
フエライトコア１，２は、シールド板８，１２に
てシールドされており、上部に鉄板７を介して永
久磁石６を有し、下部では半田９により下側金属
ケース１０に固着されている。尚、前記中心導体
３，４，５はシールド板１９と一体物で、120度
の間隔で配置してある。また、前記フエライトコ
アの回りには、透孔２１ａ，２１ｂをもつて２枚
のセラミツク基板１２ａ，１２ｂが配置してあ
り、該セラミツク基板１２ａ，１２ｂの両面には
電極１３ａ〜１３ｈ及び直流抵抗膜２０が印刷し
てある。そして、下のセラミツク基板１２ｂで
は、キヤパシタC₇，C₉，C₁₁を形成し、上のセラ
ミツク基板１２ａでは、キヤパシタC₈，C₁₀，C₁₂
を形成してあり、C₇とC₈，C₉とC₁₀，C₁₁とC₁₂が
それぞれ並列になる様に前記中心導体３，４，５
の各々の一端を両セラミツク基板の電極間に挾
み、上側金属ケース１１をかぶせて集中定数型ア
イソレータを形成する。

この本考案の実施例のアイソレータは、周波数
825〜845MHz用のアイソレータであり、ケース
の大きさは、17mm角で形成できた。これに対し従
来の構造で同等のアイソレータを形成すると、ケ
ースの大きさは、20mm角であつた。また、本考案
の構造を用いることにより、上記と同等のアイソ
レータをケースの大きさ15mm角で製作可能なこと
も確認出来た。

また、本考案は、上記の集中定数型アイソレー
タに限ることなく、その他の集中定数型アイソレ
ータ及びサーキユレータに対しても利用でき、効
果を発揮するものである。

（考案の効果）本考案は、詳記した様に、２枚のセラミツク基
板に形成された各中心導体に対応する静電容量を
それぞれ並列に接続して用いることにより、アイ
ソレータの小型化を達成するものであり、従つ
て、マイクロ波装置も小型化出来、産業上極めて
有益なものである。

【図面の簡単な説明】

第１図ａは、本考案に係る一実施例の断面図で
あり、第１図ｂ，ｃは、本考案に係る一実施例の
それぞれのセラミツク基板の両平面を示す図であ
り、第２図は、第１図の回路図であり、第３図
は、従来例の断面図であり、第４図は、第３図の
回路図である。１，２……フエライトコア、３，４，５……中
心導体、６……永久磁石、７……鉄板、８……シ
ールド板、９……半田、１０，１５……下側金属
ケース、１１，１６……上側金属ケース、１２
ａ，１２ｂ……本考案のセラミツク基板、１３ａ
〜１３ｈ……電極、１４……絶縁体、１７ａ，１
７ｂ……従来のセラミツク基板、１８ａ〜１８ｇ
……電極、１９……シールド板、２０……直流抵
抗膜、２１ａ，２１ｂ……透孔。

Claims

【実用新案登録請求の範囲】

中央部に各々電気的絶縁状態で配列された中心
導体を有し、該中心導体の上下には直径５〜13mm
のフエライトコア及びシールド板が装荷され、更
に永久磁石により直流磁界が印加され、前記フエ
ライトコアを収納する透孔を持ち、且つ、厚膜に
より集中定数回路を形成したセラミツク基板、金
属ケースより構成される集中定数型アイソレータ
において、前記セラミツク基板は２枚で構成さ
れ、共に透孔を持ち、電極による静電容量と直流
抵抗膜を形成した第１のセラミツク基板と、電極
による静電容量を形成した第２のセラミツク基板
を重ね、前記中心導体の各々の一端を両セラミツ
ク基板の非接地側電極間に挾み、直流抵抗膜を形
成した第１のセラミツク基板の接地側電極を金属
ケースに、又第２のセラミツク基板の接地側電極
をシールド板端部に接続し、第１、第２のセラミ
ツク基板に構成される静電容量を各中心導体に対
し並列に接続したことを特徴とする集中定数型ア
イソレータ。