JPH0936610A - 非可逆回路素子 - Google Patents
非可逆回路素子Info
- Publication number
- JPH0936610A JPH0936610A JP18910195A JP18910195A JPH0936610A JP H0936610 A JPH0936610 A JP H0936610A JP 18910195 A JP18910195 A JP 18910195A JP 18910195 A JP18910195 A JP 18910195A JP H0936610 A JPH0936610 A JP H0936610A
- Authority
- JP
- Japan
- Prior art keywords
- ferrite
- conductor
- permanent magnet
- magnetic field
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【課題】 構成を簡素化して、部品間の接続点を減ら
し、短絡や導通不良の無い、小型で低コストの非可逆回
路素子を提供する。 【解決手段】 アースを兼ねる磁性ヨーク１１上にフェ
ライト１２と誘電率９０以上の整合容量１３とが搭載さ
れる。略Ｙ字型のストリップ導体からなる中心導体１４
は、その整合容量に接続されるとともに、台座１７の入
出力端子１５に端部が接続される。また、台座のアース
端子１６は磁性ヨーク１１に接続される。永久磁石１８
は台座上に置かれ、磁性ヨーク１９で覆われ、共鳴磁界
より強い磁界をフェライトに与える。なお、アイソレー
タとして使用するときは、終端抵抗２０が、入出力端子
１５とアース端子との間に接続される。
し、短絡や導通不良の無い、小型で低コストの非可逆回
路素子を提供する。 【解決手段】 アースを兼ねる磁性ヨーク１１上にフェ
ライト１２と誘電率９０以上の整合容量１３とが搭載さ
れる。略Ｙ字型のストリップ導体からなる中心導体１４
は、その整合容量に接続されるとともに、台座１７の入
出力端子１５に端部が接続される。また、台座のアース
端子１６は磁性ヨーク１１に接続される。永久磁石１８
は台座上に置かれ、磁性ヨーク１９で覆われ、共鳴磁界
より強い磁界をフェライトに与える。なお、アイソレー
タとして使用するときは、終端抵抗２０が、入出力端子
１５とアース端子との間に接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、非可逆回路素子に
関し、特にマイクロ波通信機器や移動体通信機器等に使
用される非可逆回路素子に関する。
関し、特にマイクロ波通信機器や移動体通信機器等に使
用される非可逆回路素子に関する。
【０００２】
【従来の技術】従来の集中定数型非可逆回路素子は、図
３に示すように、中心導体３１と、フェライト３２と、
プリント基板３３、３４、及び３５と、整合容量３６
ａ、３６ｂ、及び３６ｃと、終端抵抗３７と、ケース３
８と、永久磁石３９ａ及び３９ｂと、磁性ヨーク４０ａ
及び４０ｂとを有している。
３に示すように、中心導体３１と、フェライト３２と、
プリント基板３３、３４、及び３５と、整合容量３６
ａ、３６ｂ、及び３６ｃと、終端抵抗３７と、ケース３
８と、永久磁石３９ａ及び３９ｂと、磁性ヨーク４０ａ
及び４０ｂとを有している。
【０００３】中心導体３１は、複数のストリップ導体４
１を有し、これらのストリップ導体４１は、それぞれの
延在方向が等角度間隔となるように互いに絶縁した状態
で積層されている。そして、この中心導体３１は、貫通
孔４２にフェライト３２を収容したプリント基板３３に
搭載接続される。
１を有し、これらのストリップ導体４１は、それぞれの
延在方向が等角度間隔となるように互いに絶縁した状態
で積層されている。そして、この中心導体３１は、貫通
孔４２にフェライト３２を収容したプリント基板３３に
搭載接続される。
【０００４】プリント基板３３は、プリント基板３４及
び３５に積層され電気的に接続される。プリント基板３
４には、整合容量３６ａ、３６ｂ、及び３６ｃと、終端
抵抗３７とが接続されており、プリント基板３３を積層
接続することにより、ストリップ導体４１にこれら整合
容量及び終端抵抗が接続される。
び３５に積層され電気的に接続される。プリント基板３
４には、整合容量３６ａ、３６ｂ、及び３６ｃと、終端
抵抗３７とが接続されており、プリント基板３３を積層
接続することにより、ストリップ導体４１にこれら整合
容量及び終端抵抗が接続される。
【０００５】また、中心導体３１及びフェライト３２を
搭載したプリント基板３３、３４、及び３５は、ケース
３８に収容され、ケース３８に配設された入出力端子４
３及びアース端子４４に接続される。これにより、スト
リップ導体４１の一端は、それぞれ入出力端子４３に、
他端はアース端子４４に接続される。
搭載したプリント基板３３、３４、及び３５は、ケース
３８に収容され、ケース３８に配設された入出力端子４
３及びアース端子４４に接続される。これにより、スト
リップ導体４１の一端は、それぞれ入出力端子４３に、
他端はアース端子４４に接続される。
【０００６】そして、永久磁石３９ａ及び３９ｂと、磁
性ヨーク４０ａ及び４０ｂとは、中心導体３１とフェラ
イト３２とに直流磁界を印加するために、閉磁路を形成
するように、ケース３８の上下に取り付けられている。
性ヨーク４０ａ及び４０ｂとは、中心導体３１とフェラ
イト３２とに直流磁界を印加するために、閉磁路を形成
するように、ケース３８の上下に取り付けられている。
【０００７】
【発明が解決しようとする課題】従来の集中定数型非可
逆回路素子に使用される中心導体は、例えば、両面プリ
ント基板上に網目状に形成したり、複数のプリント基板
を積層したりして得られる。しかし、いずれにしても、
複数のストリップ導体を絶縁状態で積層しなければなら
ず、構成が複雑で、コストがかかるという問題点があ
る。
逆回路素子に使用される中心導体は、例えば、両面プリ
ント基板上に網目状に形成したり、複数のプリント基板
を積層したりして得られる。しかし、いずれにしても、
複数のストリップ導体を絶縁状態で積層しなければなら
ず、構成が複雑で、コストがかかるという問題点があ
る。
【０００８】また、ストリップ線路の一端を入出力端子
に、他端をアース端子に接続するために、中心導体を搭
載するプリント基板には、中心導体の数×２の数の電極
パターンが必要で、これらの電極パターンは、ＳＭＤに
対応するために、現状では、７mm×７mmの狭い範囲に形
成しなければならず、ペースト半田等による導通確保の
際に短絡や、導通不良の問題が生じやすいという問題点
がある。
に、他端をアース端子に接続するために、中心導体を搭
載するプリント基板には、中心導体の数×２の数の電極
パターンが必要で、これらの電極パターンは、ＳＭＤに
対応するために、現状では、７mm×７mmの狭い範囲に形
成しなければならず、ペースト半田等による導通確保の
際に短絡や、導通不良の問題が生じやすいという問題点
がある。
【０００９】さらに、上記集中定数型非可逆回路素子よ
りも構成の簡単な分布定数型非可逆回路素子もあるが、
通常、分布定数型非可逆素子はＳ帯（２〜４ＧＨｚ）以
上の周波数域で使用され、Ｌ帯（１〜２ＧＨｚ）以下で
使用するにはフェライトを大きくする必要があるので、
小型化には不向きであるという問題点がある。
りも構成の簡単な分布定数型非可逆回路素子もあるが、
通常、分布定数型非可逆素子はＳ帯（２〜４ＧＨｚ）以
上の周波数域で使用され、Ｌ帯（１〜２ＧＨｚ）以下で
使用するにはフェライトを大きくする必要があるので、
小型化には不向きであるという問題点がある。
【００１０】本発明は、構成を簡素化して、部品間の接
続点を減らし、短絡や導通不良の無い、小型で低コスト
の非可逆回路素子を提供することを目的とする。
続点を減らし、短絡や導通不良の無い、小型で低コスト
の非可逆回路素子を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明によれば、複数の
入出力端子を有する中心導体と、該中心導体に重ねられ
るフェライトと、前記複数の入出力端子にそれぞれ接続
される複数の整合容量と、前記フェライトに磁界を印加
する永久磁石と、閉磁路を形成するための磁性ヨークと
を有する非可逆回路素子において、前記中心導体が等角
度間隔で放射状に延在する複数の導体部を有する単一の
ストリップ導体であり、かつ前記整合容量が誘電率９０
以上の誘電体であることを特徴とする非可逆回路素子が
得られる。
入出力端子を有する中心導体と、該中心導体に重ねられ
るフェライトと、前記複数の入出力端子にそれぞれ接続
される複数の整合容量と、前記フェライトに磁界を印加
する永久磁石と、閉磁路を形成するための磁性ヨークと
を有する非可逆回路素子において、前記中心導体が等角
度間隔で放射状に延在する複数の導体部を有する単一の
ストリップ導体であり、かつ前記整合容量が誘電率９０
以上の誘電体であることを特徴とする非可逆回路素子が
得られる。
【００１２】また、本発明によれば、前記磁性ヨーク
が、前記フェライトと該フェライトの周囲に配置される
整合容量とを搭載してアースとして使用され、前記永久
磁石が前記フェライトにその共鳴磁界よりも強い磁界を
印加するようにしたこと特徴とする非可逆回路素子が得
られる。
が、前記フェライトと該フェライトの周囲に配置される
整合容量とを搭載してアースとして使用され、前記永久
磁石が前記フェライトにその共鳴磁界よりも強い磁界を
印加するようにしたこと特徴とする非可逆回路素子が得
られる。
【００１３】さらにまた、本発明によれば、前記フェラ
イトが１枚の円板状フェライトであることを特徴とする
非可逆回路素子が得られる。
イトが１枚の円板状フェライトであることを特徴とする
非可逆回路素子が得られる。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図１に本発明の一実施例を示す。本実
施例の集中定数型非可逆回路素子は、アースを兼ねる磁
性ヨーク１１と、磁性ヨーク１１上に載置されるフェラ
イト１２と、フェライト１２と厚さが等しい誘電体から
なる整合容量１３と、フェライト１２上に載置される中
心導体１４と、入出力端子１５及びアース端子１６が配
設された台座１７と、台座１７上に置かれる永久磁石１
８と、永久磁石１８を覆い磁性ヨーク１１とともに閉磁
路を形成する磁性ヨーク１９とを有している。
施例を説明する。図１に本発明の一実施例を示す。本実
施例の集中定数型非可逆回路素子は、アースを兼ねる磁
性ヨーク１１と、磁性ヨーク１１上に載置されるフェラ
イト１２と、フェライト１２と厚さが等しい誘電体から
なる整合容量１３と、フェライト１２上に載置される中
心導体１４と、入出力端子１５及びアース端子１６が配
設された台座１７と、台座１７上に置かれる永久磁石１
８と、永久磁石１８を覆い磁性ヨーク１１とともに閉磁
路を形成する磁性ヨーク１９とを有している。
【００１５】中心導体１４は、略Ｙ字型をしており、互
いに隣り合う導体部が形成する角度が全て等しくなるよ
うに形成されている。そして、中心導体１４は、フェラ
イト１２上に載置される際、各導体部の先端付近の所定
位置で整合容量１３に接続される。また、中心導体１４
の導体部の先端はそれぞれ台座１７に配設された入出力
端子１５に接続される。
いに隣り合う導体部が形成する角度が全て等しくなるよ
うに形成されている。そして、中心導体１４は、フェラ
イト１２上に載置される際、各導体部の先端付近の所定
位置で整合容量１３に接続される。また、中心導体１４
の導体部の先端はそれぞれ台座１７に配設された入出力
端子１５に接続される。
【００１６】フェライト１２は、例えば、ΔＨ≦５０で
あり、整合容量１３は、全体の寸法を従来の集中定数型
と同等の大きさにするために、誘電率ε＝９０以上の誘
電体を用いた。本実施例では、中心導体１４とフェライ
ト１２の周辺に整合容量１３を配置するようにしたの
で、等価誘電率を大きくして伝搬速度を遅くすることが
でき、この素子の寸法をＬ帯集中定数型非可逆回路素子
とほぼ同じ大きさにすることができる。例えば、１．５
ＧＨｚに対応する本実施例の非可逆回路素子のフェライ
トの寸法は、直径４．０mmであった。因みに、１．５Ｇ
Ｈｚに対応する分布定数型非可逆回路素子のフェライト
の寸法は、直径１３．５mmである。
あり、整合容量１３は、全体の寸法を従来の集中定数型
と同等の大きさにするために、誘電率ε＝９０以上の誘
電体を用いた。本実施例では、中心導体１４とフェライ
ト１２の周辺に整合容量１３を配置するようにしたの
で、等価誘電率を大きくして伝搬速度を遅くすることが
でき、この素子の寸法をＬ帯集中定数型非可逆回路素子
とほぼ同じ大きさにすることができる。例えば、１．５
ＧＨｚに対応する本実施例の非可逆回路素子のフェライ
トの寸法は、直径４．０mmであった。因みに、１．５Ｇ
Ｈｚに対応する分布定数型非可逆回路素子のフェライト
の寸法は、直径１３．５mmである。
【００１７】台座１７に配設された入出力端子１５及び
アース端子１６は、ＳＭＤに対応するように形成されて
いる。そして、アース端子１６は、磁性ヨーク１１に電
気的に接続される。アース端子１６と入出力端子１５と
の間に終端抵抗２０を接続すれば、この非可逆回路素子
は、アイソレータとして働く。
アース端子１６は、ＳＭＤに対応するように形成されて
いる。そして、アース端子１６は、磁性ヨーク１１に電
気的に接続される。アース端子１６と入出力端子１５と
の間に終端抵抗２０を接続すれば、この非可逆回路素子
は、アイソレータとして働く。
【００１８】永久磁石１８は、磁性ヨーク１１及び１９
により形成された閉磁路内に置かれ、フェライト１２に
直流磁界を印加する。本実施例では、フェライトととも
に１枚構成としたことで、部品点数を削減して薄型化を
実現できる。ここで、永久磁石１８は、フェライト１２
にその共鳴磁界より強い磁界を印加するものとする。も
し、フェライトに印加される磁界が、フェライトの飽和
磁界より強ければ、この非可逆素子回路は、安定した温
度特性を示す。また、飽和磁界よりも弱い場合には、安
定した温度特性は得にくいものの小型化を実現すること
ができる。
により形成された閉磁路内に置かれ、フェライト１２に
直流磁界を印加する。本実施例では、フェライトととも
に１枚構成としたことで、部品点数を削減して薄型化を
実現できる。ここで、永久磁石１８は、フェライト１２
にその共鳴磁界より強い磁界を印加するものとする。も
し、フェライトに印加される磁界が、フェライトの飽和
磁界より強ければ、この非可逆素子回路は、安定した温
度特性を示す。また、飽和磁界よりも弱い場合には、安
定した温度特性は得にくいものの小型化を実現すること
ができる。
【００１９】本実施例の非可逆回路素子の周波数特性を
実線で、また、従来の集中型非可逆回路素子の周波数特
性を破線で、図２に示しておく。
実線で、また、従来の集中型非可逆回路素子の周波数特
性を破線で、図２に示しておく。
【００２０】なお、本実施例では、フェライト及び永久
磁石を、それぞれ１枚づつ備えた例について説明した
が、外形寸法が許すならば、これらを２枚にして中心導
体を挟むようにしても良い。
磁石を、それぞれ１枚づつ備えた例について説明した
が、外形寸法が許すならば、これらを２枚にして中心導
体を挟むようにしても良い。
【００２１】
【発明の効果】本発明によれば、中心導体として略Ｙ字
型のストリップ導体を使用することにより、中心導体の
作製工程が簡略化されるとともに、接続点も減少させる
ことができる。また、誘電率９０以上の誘電体を使用す
ることにより小型化を実現できる。
型のストリップ導体を使用することにより、中心導体の
作製工程が簡略化されるとともに、接続点も減少させる
ことができる。また、誘電率９０以上の誘電体を使用す
ることにより小型化を実現できる。
【００２２】また、磁性ヨークをアースとして利用する
とともに、この磁性ヨーク上にフェライト及び整合容量
を搭載し、この整合容量に中心導体を接続するようにし
たことで、複数のプリント基板等を必要としない、構成
の単純な非可逆回路素子が得られる。これにより、半田
付等の工程を削減でき、低コスト化を実現できるととも
に、不良品の発生を減少させることができる。
とともに、この磁性ヨーク上にフェライト及び整合容量
を搭載し、この整合容量に中心導体を接続するようにし
たことで、複数のプリント基板等を必要としない、構成
の単純な非可逆回路素子が得られる。これにより、半田
付等の工程を削減でき、低コスト化を実現できるととも
に、不良品の発生を減少させることができる。
【図１】本発明の一実施例の分解斜視図である。
【図２】図１の非可逆回路素子の周波数特性を示すグラ
フである。
フである。
【図３】従来の集中定数型非可逆回路素子の分解斜視図
である。
である。
１１ 磁性ヨーク １２ フェライト １３ 整合容量 １４ 中心導体 １５ 入出力端子 １６ アース端子 １７ 台座 １８ 永久磁石 １９ 磁性ヨーク ２０ 終端抵抗 ３１ 中心導体 ３２ フェライト ３３，３４，３５ プリント基板 ３６ａ，３６ｂ，３６ｃ 整合容量 ３７ 終端抵抗 ３８ ケース ３９ａ，３９ｂ 永久磁石 ４０ａ，４０ｂ 磁性ヨーク ４１ ストリップ導体 ４２ 貫通孔 ４３ 入出力端子 ４４ アース端子
Claims (3)
- 【請求項１】 複数の入出力端子を有する中心導体と、
該中心導体に重ねられるフェライトと、前記複数の入出
力端子にそれぞれ接続される複数の整合容量と、前記フ
ェライトに磁界を印加する永久磁石と、閉磁路を形成す
るための磁性ヨークとを有する非可逆回路素子におい
て、前記中心導体が等角度間隔で放射状に延在する複数
の導体部を有する単一のストリップ導体であり、かつ前
記整合容量が前記フェライトより大きい誘電体であるこ
とを特徴とする非可逆回路素子。 - 【請求項２】 前記磁性ヨークが、前記フェライトと該
フェライトの周囲に配置される整合容量とを搭載してア
ースとして使用され、前記永久磁石が前記フェライトに
その共鳴磁界よりも強い磁界を印加するようにしたこと
特徴とする請求項１の非可逆回路素子。 - 【請求項３】 前記フェライトとして円板状フェライト
を、前記永久磁石として円板状永久磁石を、それぞれ１
枚備えたことを特徴とする請求項１または２の非可逆回
路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18910195A JPH0936610A (ja) | 1995-07-25 | 1995-07-25 | 非可逆回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18910195A JPH0936610A (ja) | 1995-07-25 | 1995-07-25 | 非可逆回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936610A true JPH0936610A (ja) | 1997-02-07 |
Family
ID=16235378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18910195A Withdrawn JPH0936610A (ja) | 1995-07-25 | 1995-07-25 | 非可逆回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936610A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0896382A2 (de) * | 1997-08-07 | 1999-02-10 | Philips Patentverwaltung GmbH | Mikrowellen-Bauelement |
| EP0915527A2 (en) * | 1997-10-13 | 1999-05-12 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device |
| KR101007544B1 (ko) * | 2010-11-23 | 2011-01-14 | (주)파트론 | 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법 |
-
1995
- 1995-07-25 JP JP18910195A patent/JPH0936610A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0896382A2 (de) * | 1997-08-07 | 1999-02-10 | Philips Patentverwaltung GmbH | Mikrowellen-Bauelement |
| EP0896382A3 (de) * | 1997-08-07 | 2001-04-04 | Philips Patentverwaltung GmbH | Mikrowellen-Bauelement |
| EP0915527A2 (en) * | 1997-10-13 | 1999-05-12 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device |
| EP0915527A3 (en) * | 1997-10-13 | 2000-12-20 | Murata Manufacturing Co., Ltd. | Nonreciprocal circuit device |
| KR101007544B1 (ko) * | 2010-11-23 | 2011-01-14 | (주)파트론 | 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법 |
| WO2012070698A1 (ko) * | 2010-11-23 | 2012-05-31 | 주식회사 파트론 | 공진회로를 구비한 비가역 회로소자 및 그의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5017894A (en) | Lumped constant non-reciprocal circuit element | |
| JP2721306B2 (ja) | 集中定数型非可逆回路素子 | |
| JPH0936610A (ja) | 非可逆回路素子 | |
| JP3548822B2 (ja) | 非可逆回路素子および通信装置 | |
| US6646517B2 (en) | Nonreciprocal circuit device and communication device having only two ports | |
| JP3680682B2 (ja) | 非可逆回路素子および通信機装置 | |
| JP3204423B2 (ja) | 非可逆回路素子 | |
| JP4240776B2 (ja) | 非可逆回路素子 | |
| JP2000114818A (ja) | 集中定数型非可逆回路素子 | |
| JPH11205011A (ja) | 集中定数型非可逆回路素子 | |
| JP2003188608A (ja) | 非可逆回路素子 | |
| JPH1197911A (ja) | 集中定数型非可逆回路素子 | |
| JP2001189606A (ja) | 非可逆回路素子及び通信機装置 | |
| JPH07212107A (ja) | 非可逆回路素子 | |
| JPH07212108A (ja) | 非可逆回路素子 | |
| JP2552897Y2 (ja) | 集中定数型高周波部品 | |
| JP3705275B2 (ja) | 非可逆回路素子の製造方法及び通信機装置 | |
| JPH0210646Y2 (ja) | ||
| JPS6110325Y2 (ja) | ||
| JPH09116309A (ja) | 非可逆回路素子 | |
| JP2002100905A (ja) | 非可逆回路素子 | |
| JPH1131906A (ja) | サーキュレータ及びアイソレータ | |
| JPH03252202A (ja) | 非可逆回路素子 | |
| JPH0593106U (ja) | 非可逆回路素子 | |
| JP2001007607A (ja) | 非可逆回路素子及び通信機装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |