JPH0210538A - 光ディスクビットエラー測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は消去光ディスクのビットエラー率測定装置に関
するものである。

従来の技術 第３図は従来の光ディスクビットエラー率測定装置の構
成図を示すものであり、１はデータを記録再生する光デ
ィスクである。２はドライブで、微小なスポットに絞つ
たレーザ光を光ディスク１のトラックに照射して信号を
記録する。３はドライブ２で光ディスクに記録する信号
を発生すると共にドライブの動作を制御するコントロー
ラである。４はデータを一時格納するメモリでテストデ
ータを記憶する。５はメモリ４のデータにエラー訂正符
号を付加するエラー制御部である。６はデータ変復調部
で、メモリ４のデータを変調したり、逆にドライブ２の
再生信号を復調してメモリ４に格納する。７はインター
フェースで、コントローラ３とホストコンピュータ９を
接続する。８は制御ＣＰＵで、コントローラ３の構成各
部の制御を行う、９はホストコンピュータで、コントロ
ーラ３にコマンド、データを送出してドライブ２経由で
光ディスク１にデータを記録したり、再生する。

以上のように構成された従来のビットエラー率測定装置
においては、ホストコンピュータ９がコントローラ３に
ライトコマンドを送出し、コントローラ３はライトコマ
ンドと、ひき続き送られるデータをメモリ４に格納した
後、ドライブ２に検索コマンドを送って光ディスク１の
所定のトラックをアクセスする。所定のトラックがアク
セスされると、制＠ｃ　Ｐ　Ｕ　ｓはエラー訂正部５、
データ変復調部６を起動してドライブ２にデータ変調記
録信号を送り、ドライブ２はこれを光ディスク１に記録
する。記録が終ると、ホストコンピュータ９は記録した
トラックのデータをリードコマンドで読む、即ち、コン
トローラ３は所定のトラックをライトと同じ様にしてア
クセスし、ドライブ２は光ディスク１に記録された信号
を再生し、データ変復調部６でこの再生信号を復調して
メモリ４に格納する。コントローラ３はメモリ４からデ
ータと共にエラー訂正符号もホストコンピュータ９に転
送する。

ホストコンピュータ９は別に記憶していた記録データと
再生データを比較してビットエラー発生状態を調べる。

以上の一連の動作を調べたい消去可能回数だけ繰り返す
。

発明が解決しようとする課題 しかしながら上記の様な構成では、テストデータを検査
トラックの各セクタに記録する毎に異なうたランダムデ
ータを記録しないと正確な繰り返しによるセクタの劣化
が評価できないことから記録の度にデータの乱数をホス
トコンピュータで計算してコントローラに転送すること
、また記録毎にデータを比較することからデータ発生、
データ転送、データ比較等の処理、に時間がかかるとい
う問題点を有していた。

このことは、光ディスクがより高速になるに連れてより
高い性能のコンピュータが必要になることになる。

本発明はかかる点に鑑み、ドライブの一回転時間×記録
回数で決まる時間にほぼ比例して高速にビットエラー率
が測定可能で、ホストコンピュータの性能に測定時間が
影響を受けないビットエラー率測定装置を提供すること
を目的とする。

ｉ＋ｔ＋ｕを解決するための手段 本発明は、テストデータを保持するメモリと、メモリの
データを光ディスクの所定のトラックに記録する記録手
段と、光ディスクから記録したデータを読みだしてメモ
リに格納する再生手段と、記録手段がトラックに記録す
る毎にメモリの読みだし開始アドレスにオフセットを加
えるアドレスオフセット付与手段と、これら手段の動作
を制御する第１の制御手段と、テストデータをメモリに
転送し、また再生手段の再生データのピットエラ−を検
出する第２の制御手段とを具備したビットエラー測定装
置である。

作用 本発明は前記した構成により、第１の制御手段は記録手
段によってメモリの読みだしアドレスにアドレスオフセ
ット付与手段でトラック記録毎に少なくとも１セクタ相
当のアドレスオフセットを加算してテストデータを巡回
させながら記録を所定の回数繰り返し、ついで再生手段
を起動して繰り返し記録後のデータを再生し、第２の制
御手段が該再生データのビットエラーを測定する。

実施例 第１図は本発明の一実施例における光ディスクビットエ
ラー率測定装置のブロック図を示すものである。第１図
において、１□　２．５〜７．９は第３図の同じ番号の
ブロックと同じものである。

１０はドライブ２にデータを記録再生を制御するコント
ローラ、１１はコントローラ１０の動作を制御する制御
ＣＰＵ、１２はすくなくとも１トラツクの記録容量を持
ったメモリ、１３は制御１ｃＰＵ１１からの指令でメモ
リ１２の続みだしアドレスにアドレスオフセットを付与
するアドレスオフセット発生回路である。

以上のように構成された本実施例の光ディスクビットエ
ラー率測定装置について、以下その動作を説明する。

ホストコンビエータ９は、乱数データを発生してコント
ローラｌＯのメモリ１２にインターフェース７経由でこ
の乱数データを転送する。

ここで乱数データは、１トラツクのセクタ数をｎとして
例えば（ｎ−１）セクタ分のデータ；ｄｌ。

ｄ２．ｄ３．、、、ｄｎ−、（ｄ　ｉはトラック１番目
のセクタデータに相当する。）である。

次に、ホストコンピュータ９はコントローラ１０がメモ
リ１２のデータをドライブ２で光ディスク１の被検査ト
ラックに繰り返し記録することを指令する。

コントローラ１０の制御ＩｃＰＵＩＩはデータの光ディ
スク１への繰り返し記録を実行する。すなわち、まずメ
モリ１２からデータを読みだしエラー制御部５で符号化
、エラー訂正符号のデータへの付与を行う、符号化デー
タはデータ変復調部６で変調されドライブ２でレーザ光
を強度変調してデータを光ディスク１に記録する。光デ
ィスク１は、例えば薄膜のアモルファス−結晶状態の相
変化を利用して信号の消去記録を行う相変化形消去光デ
ィスクである。

上記の繰り返し記録において、平均的な記録回数を測定
するためにはセクタに記録するデータが記録の度に異な
る必要がある。もし、同じデータが同じセクタに記録さ
れるとミクロにみれば記録ピットが光ディスクのセクタ
のほぼ同じ場所に記録される事となって必要以上に厳し
い条件で繰り返しを測定することになる。

すなわち、セクタに記録されるデータは記録の度にラン
ダムに変わることがのぞまれる。

アドレスオフセット発生回路１３は上記の要請を実現す
る。すなわち、制御ＣＰＵＩＩばｌトラックの記録が終
わる毎にアドレスオフセット発生回路１３のアドレスオ
フセット値を−セクタ長和当加算し、記録回数に連れて
メモリ１２の読みだし開始アドレスがセクタ単位で巡回
する様に制御しながら光ディスク１にデータを記録する
。

すなわち、セクタ１，２．、、、ｎ−１に対して、 記録１回目　　ｄｌ、ｄ２．・・・・・・ｄｎ−２、ｄ
ｎ−１記録２回目　　ｄ２．ｄ３．−・・・・・ｄｎ−
１，ｄｌ。

記録３回目　　ｄ３．ｄ４．・・・・・・ｄｌ、ｄ２゜
記録ｎ−１回目　ｄｎ−１、ｄＬ　・・・”・ｄ　ｎ−
ｔ　’ｎ−ｚという順序で記録される。このように、メ
モリ１２のデータが乱数であれば上記のセクタ巡回記録
によって各セクタには乱数データが繰り返し記録される
と見なせる。

第２図は同実施例における光ディスク１のトラックにテ
ストデータが記録される動作波形図である。

第２図（ａ）〜（ロ）において、第２図（旬はメモリ１
２に格納されたデータを示し、ｄｉ、ｄ２．、、。

ｄｎ−１は（ｎ−１）個のセクタに相当するデータブロ
ックを示す、第２図（ロ）、（Ｃ）、（ロ）は記録回数
が１回目、２回目、３回目に記録されるデータブロック
の記録セクタ位置を示す。

例えば、セクタ１では記録がデータブロックｄｉ、ｄ２
．ｄ３．・・・・・・、セクタ２では記録がデータブロ
ックｄ２．ｄ３．ｄ４．　・・・・・・、セクタ３では
記録がデータブロックｄ３．ｄ４．ｄ５．・・・・・・
、というふうに記録されるので各セクタには記録毎に異
なったデータが記録されることになる。

また、第２図においてセクタ０はデータを記録しない、
これは光ディスク１のパイラルトラックを同心円状に追
従するために光ビームをこのセクタでジャンピングして
スパイラルトラックをリトレースする期間である。

こうすることで回転待ち時間なしに高速にトラックにテ
ストデータを記録できる。

さて、所定の回数の記録が終了するとコントローラ１０
は命令の実行の終了をホストコンピュータ９に通知する
。ホストコンピュータ９はリードコマンドをコントロー
ラ１０に出力してトラックのデータを読み込み、記録デ
ータと比較して、ビットエラーと比較して、ビットエラ
ー率を計算する。

また、メモリ１２のテストデータは通常のライトコマン
ドで（ｎ−１）セクタを記録すれば、特別のコマンドを
用意しな（でも容易に設定、変更可能である。

いま、１回の記録回数をｍとして、データ記録時間Ｔは
次式で与えられる。

Ｔ−ｍ同記録時間＋データリード時間 ＝　（（６０／Ｎ）ｓ＋＋　（６０／Ｎ）　］　　（Ｎ
／腸）−（６０／Ｎ）（１＋１／■） ここで、Ｎはディスクの回転数（ｒｐｍ）である。

したがって、記録回数ｍが１００回以上であればデータ
記録時間は殆ど光ディスクの回転数で決定され、ホスト
コンピュータのデータ転送能力の影響を受けない。

データ比較時間についても、ホストコンピュータ９は繰
り返し記録の時間を使って行うことができるから負荷に
ならない、さらに、エラー制御部５をバイパスさせてエ
ラー訂正符号を付加しないようにしてデータを（ただし
、データ長は通常のデータとエラー訂正符号を加えた長
さ）記録すれば、ホストコンビエータ９でエラー訂正符
号の計算が不用となるため処理時間はより短縮される。

また、予めエラー訂正符号を計算して磁気ディスク等に
格納して置いてもよいことは言うまでもない。

以上のように、メモリ１２からデータをセクタ単位でし
かも記録毎にデータを巡回させながら記録することによ
ってデータ転送速度などの影響を殆ど無視可能な高速な
ビットエラー率測定を提供できる。

発明の詳細 な説明したように、本発明によれば、消去光ディスクの
記録の繰り返しビットエラー率を特別に高性能なコンピ
ュータを使用することなく高速度に測定することができ
、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における実施例の光ディスクビットエラ
ー率測定装置のブロック図、第２図は同実施例によるト
ラック記録動作波形図、第３図は従来の光ディスクビッ
トエラー率測定装置のブロック図である。 １・・・・・・光ディスク、２・・・・・・ドライブ、
３・旧・・コントローラ、４・・・・・・メモリ、５・
・・・・・エラー制御部、６・・・・・・データ変復調
部、７・・・・・・インターフェース、８・・・・・・
制御ＣＰＵ、９・旧・・ホストコンピュータ、１０・・
・・・・コントローラ、１１・・・・・・制？ＩｃＰＵ
、１２・・・・・・メモリ、１３・・・・・・アドレス
オフセット発生回路。 代理人の氏名　弁理士　中尾敏男　はか１名第 図

Claims (5)

【特許請求の範囲】
1. （１）複数のセクタに分割されたトラックからなる光デ
   ィスクにテストデータを繰り返し記録再生して光ディス
   クのビットエラー率を測定する装置であって、テストデ
   ータを保持するメモリと、前記メモリからデータを読み
   だして光ディスクの所定のトラックに記録する記録手段
   と、前記光ディスクから記録したデータを読みだして前
   記メモリに格納する再生手段と、前記記録手段がトラッ
   クに記録する毎に前記メモリの読みだし開始アドレスに
   オフセットを与えるアドレスオフセット付与手段と、前
   記手段の動作を制御する第１の制御手段と、前記テスト
   データを前記メモリに転送し、また前記再生手段の再生
   データのビットエラーを検出する第２の制御手段とから
   なり、前記第１の制御手段は前記記録手段によって前記
   メモリのテストデータを所定のトラックに前記アドレス
   オフセット手段でトラック記録毎に少なくとも１セクタ
   相当づつメモリ読みだしアドレスを巡回させながら所定
   の回数を繰り返して記録することを特徴とする光ディス
   クビットエラー測定装置。
2. （２）第１の制御手段は、メモリのアドレスを巡回しな
   がら前記記録手段が所定の回数の記録をおこなった後、
   再生手段を起動して繰り返し記録後のデータを再生し、
   第２の制御手段が前記再生データのビットエラーを測定
   することを特徴とする請求項（１）記載の光ディスクビ
   ットエラー測定装置。
3. （３）光ディスクのトラックがスパイラルトラックであ
   って、第１の制御手段は、光ビームをトラックジャンプ
   させるセクタを除いてテストデータを記録するようにし
   たことを特徴とする請求項（１）、（２）のいずれかに
   記載の光ディスクビットエラー測定装置。
4. （４）テストデータはランダムデータであることを特徴
   とする請求項（１）、（２）のいずれかに記載の光ディ
   スクビットエラー測定装置。
5. （５）テストデータは第２の制御手段によってメモリに
   書き込み、読み出しが行われることを特徴とする請求項
   （１）、（２）、（４）のいずれかに記載の光ディスク
   ビットエラー測定装置。