JPH02105387A - 画像用メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画像用メモリに関し、特にターミナル等のディ
ジタル画像データを格納しシリアル出力構造を有する画
像用メモリに関する。

〔従来の技術〕

従来、この巣の画像用メモリにおいては、描画速度の高
速化を目的として表示データを読み書きするボートと、
表示データを表示機構に出力する１つのボートとを独立
に備えている。かかるそれぞれのボー１〜を独立に持つ
ことにより、表示データを出力する必要のある時間帯で
も、自由に画像データを読み書きし、描画効率を向上さ
せ描画速度を高速化している。

〔発明が解決しようとする課題〕

上述した従来の画像メモリでは、シリアル出力が単一の
ため、複数の画面の表示を同時に実現する場合（以下、
ウィンドウと称す）に、ハードウェアで実現するにして
もソフトウェアで実現するにしても次のような欠点があ
る。

すなわち、ハト−ウェアウィンドウの場合には、表示に
必要な位置情報（アドレス）は、画面が変更されるたび
に変更されるという原理から、頻繁に表示情報を格納エ
リヤから表示出力データ格納エリア（出力バッファ）へ
データ転送を行う必要がある。そのため、描画効率の向
上も非常に少なく、この種のメモリの採用には向かない
という欠点がある。

また、上述したウィンドウをソトウエアウインドウで実
現する場合には、表示に必要なデータを順序よく配置す
るという原理から、常に表示データを連続的に配置して
いる。従って、この種のメモリでの転送の効率は最もよ
い。しかし、常に表示データを連続的に配置するための
表示エリアを確保する必要があり、必要なメモリの数が
増えるという欠点がある。しかも、描画データの一部分
を組み合せて表示する場合には、画像データの描画、転
送２表示動作のサイクルを繰り返ずため、表示データの
変更速度が遅くなるという欠点を持っている。

本発明の目的は、簡単な構成で且つメモリの個数や外部
の制御用の機構を簡略化する画像用メモリを提供するこ
とにある。

〔課題を解決するための手段〕

本発明の画像用メモリは、画像データおよびアドレス情
報により画像情報を記憶する画像情報格納部と、前記画
像情報格納部にそれぞれ接続された複数の出力バッファ
を有する多重化出力バッファ部と、多重化したシリアル
出力とその出力信号の制御を行う制御部とを有して構成
される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第一の実施例を示す画像用メモリの機
能ブロック図である。

第１図に示すように、本実施例は入力側が処理装置（図
示省略）等から送出されてくるアドレス情報と格納デー
タおよびチップセレクト信号などの制御信号を受信し、
出力側はＣＲＴ等への画像表示データを出力するために
、画像情報格納部５と、複数の出力バッファＬＡ（この
例では三つ）を有する多重化出力バッファ部１と、入力
側がらバス６を介して受信するデータおよびアドレス情
報の一部をチップセレクト信号として受信し、画像情報
格納部５から多重化出力バッファ部１の各出力バッファ
ＩＡに出力するデータを制御する転送制御回路部２、お
よびこの転送制御回路部２がらの論理演算処理情報や入
力側からの出力制御信号により各出力バッファＩＡの出
力を論理演算しＣＲＴ等への出力を決定する論理処理回
路部３を有する制御部４とを備えている。かかる多重化
された出力バッファ部１は従来の画像用メモリの出力バ
ッファとおなし機能を個々に有している。また、転送制
御回路部２は表示に必要なデータのアドレス情報の管理
を目的としており、画像メモリを管理している外部回路
より表示動作に同期してアドレス情報、出力サイクル信
号（以下、クロックと称す）を受取り、出力バッファの
書き換えおよび出力を制御している。上述した転送制御
回路２は多重化した個々の出力バッファＩＡを選択する
制御回路として構成しており、３種類の出力アドレス情
報と各表示データの重みの情報とを制御用の外部回路よ
り転送の都度取り込み、その情報を元に出力データの論
理処理回路部３を制御している。これにより、最終的な
出力データが選択生成される。

このような画像専用メモリを使用することにより、ウィ
ンドウの存在する画面を生成するために、外部回路はメ
モリに対して複数画面の情報を格納しであるアドレス情
報を転送制御部２に与え、且つおのおのの出力バッファ
ＩＡの優先度の重みを与えれば、制御部４中の論理回路
３により、選択した出力データを出力することが可能に
なる。

第２図は本発明の第二の実施例を示す画像用メモリの機
能ブロック図である。

第２図に示すように、本実施例は多重化（この場合三重
化）された出力バッファ部１と、転送制御回路２および
出力データの論理処理回路３を有する制御部４と画像情
報格納部５とを有する点では前述した第一の実施例と同
様である。また、第一の実施例同様、転送制御回路部２
は、表示に必要になるデータのアドレス情報の管理を目
的としており、画像メモリを管理している外部回路より
表示動作に同期してアドレス情報やクロックを受取り、
出力バッファの書き換えや出力を制御している。

本実施例が前述した第一の実施例と異なる点は、この転
送制御回路２に多重化した個々の出力バッファＩＡに対
応した独立な制御回路の集合体として構成している点で
ある。すなわち、この構成をとることにより、同一の画
像情報格納部５の情報から表示するなめに出力バッファ
ＩＡに転送する管理アドレスを複数持つことが出来る。

そのなめ、複数の表示アドレスを設定すれば出力データ
は複数のアドレスから自動的（時分割で）に出力バッフ
ァＩＡに転送することが可能になる。

このなめ、この種の画像専用メモリを使用すると、ウィ
ンドウの存在する画面を生成するなめに、外部回路はメ
モリに対して複数画面の情報を格納しであるアドレス情
報を転送制御部２に与え、画像情報格納部５にて必要な
転送データを出力バッファＩＡに転送し、論理処理回路
部３により転送したデータ相互の論理演算処理を行なえ
ばよい。

〔発明の効果〕

以上説明したように、本発明の画像用メモリは、シリア
ル出力バッファを多重化することにより、ターミナル等
のディジタル画像データのウィンドウ機能を表示するア
ドレス情報と各画面の重み（優先順位）とを与えるだけ
で容易に実現することができるという効果がある。また
、本発明はソフトウェアウィンドウ方式のような表示の
ためのみのデータ格納エリアも不要になり、メモリの個
数も減らすことができ、しがちハードウェアウィンドウ
方式のように、毎回表示のタイミングで表示アドレス情
報を入力しなくても済むため、外部の制御用の機構も比
較的簡単になるという効果がある。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示す画像用メモリの機
能ブロック図、第２図は本発明の第二の実施例を示す画
像用メモリの機能ブロック図である。 】・・・多重化出力バッファ部、ＩＡ・・・出力バッフ
ァ、２・・・転送制御回路部、３・・・論理処理回路部
、４・・・制御部、 ５・・・画像情報格納部、 ６・・・バス。

Claims (1)

【特許請求の範囲】
1. 画像データおよびアドレス情報により画像情報を記憶す
   る画像情報格納部と、前記画像情報格納部にそれぞれ接
   続された複数の出力バッファを有する多重化出力バッフ
   ァ部と、多重化したシリアル出力とその出力信号の制御
   を行う制御部とを有することを特徴とする画像用メモリ
   。