JPH04195355A - ダイレクトメモリアクセス装置 - Google Patents

ダイレクトメモリアクセス装置

Info

Publication number
JPH04195355A
JPH04195355A JP32837690A JP32837690A JPH04195355A JP H04195355 A JPH04195355 A JP H04195355A JP 32837690 A JP32837690 A JP 32837690A JP 32837690 A JP32837690 A JP 32837690A JP H04195355 A JPH04195355 A JP H04195355A
Authority
JP
Japan
Prior art keywords
address
data
transfer
storage means
addresses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32837690A
Other languages
English (en)
Inventor
Masakazu Urade
浦出 正和
Toshiaki Suzuki
敏明 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP32837690A priority Critical patent/JPH04195355A/ja
Publication of JPH04195355A publication Critical patent/JPH04195355A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は複雑なデータの自動転送を可能にするダイレク
トメモリアクセス装置に関するものである。
従来の技術 第6図は従来のダイレクトメモリアクセス装置のブロッ
ク図である。第6図において、ソースアドレスカウンタ
1とディストネーションアドレスカウンタ2は一組のポ
インタアドレス生成手段を構成し、ソースアドレスカウ
ンタlはデータの自動転送を行うための転送元アドレス
を発生し、ディストネーションアドレスカウンタ2はデ
ータの自動転送を行うための転送先アドレスを発生する
ソースアドレスカウンタlとディストネーションアドレ
スカウンタ2より発生したアドレ、スをアドレスバス3
に出力する。記憶手段としてのメモリ装置4および周辺
装置5はアドレスバス3により選択され、またデータバ
ス6はメモリ装置4および周辺装置5の入出力を接続す
る。仮記憶手段としてのデータ保持装置7はメモリ装置
4または周辺装置5からデータバス6への出力データを
一時記憶する。
上記構成により、以下その動作を説明する。まず、ソー
スアドレスカウンタlより発生するアドレスかアドレス
バス3を通してメモリ装置4または周辺装置5を選択し
、その出力データをデータバス6に出力する。データバ
ス6に出力されたデータはデータ保持装置7に一時保持
される。
次に、ディストネーンヨンアトレスカウンタ2より発生
するアドレスがアドレスバス3を通してメモリ装置4ま
たは周辺装置5を選択し、これにデータ保持装置7に一
時保持したデータをデータバス6を通して出力する。
これらの動作をソースアドレスカウンタ1をインクリメ
ントまたはデクリメントまたは固定し、ディストネーシ
ョンアドレスカウンタ2をインクリメントまたはデクリ
メントまたは固定して連続して行うことて大量データの
自動転送を実現している。このようにして、たとえばメ
モリ装置4と別のメモリ装置間の自動転送、メモリ装置
4自体における自動転送またはメモリ装置4と周辺装置
5間の自動転送かなされる。
発明か解決しようとする課題 しかしながら上記従来の構成では、データの転送元と転
送先か連続アドレスまたは固定てないといけないため、
非連続のアドレスに配置された大量のデータをフォーマ
ットに従って高速に移動するたとかできず、たとえは、
非連続のアドレスに配置された大量のデータをフォーマ
ットに従って高速に移動する必要のある画像データのス
クロール動作などは困難であった。
本発明は上記従来の問題を解決するものて、非連続のア
ドレスに配置された大量のデータても、データを高速に
移動可能て、これにより画像データのスクロール動作も
容易になしうるダイレクトメモリアクセス装置を提供す
ることを目的とするものである。
課題を解決するための手段 上記課題を解決するために本発明のダイレクトメモリア
クセス装置は、転送元アドレスと転送先アドレスを出力
する一組のポインタアドレス生成手段と、前記ポインタ
アドレス生成手段で指定する第1のアドレス情報および
、第2のアドレス情報により特定のデータを読み書きす
る記憶手段と、前記記憶手段から読み出したデータを一
時的に記憶し、前記記憶手段への書込み時に前記記憶手
段に前記記憶データを出力する仮記憶手段と、前記記憶
手段から読み出したデータのうちアドレスデータを入力
として前記記憶手段に前記第2のアドレス情報を出力す
る実アドレス生成手段とを備えたものである。
作用 上記構成により、ポインタアドレス生成手段で指定する
第1のアドレス情報により記憶手段で特定のデータを読
み出し、この特定のデータのうちアドレスデータを入力
とする実アドレス生成手段から記憶手段に第2のアドレ
ス情報を出力し、記憶手段はこの第2のアドレス情報に
より特定のデータを読み出し、第1または第2のアドレ
ス情報により読み出された特定のデータを仮記憶手段を
介して第1または第2のアドレス情報により記憶手段に
書き込んでデータを自動転送するので、転送元または転
送先または転送元および転送先のアドレスか非連続に配
置されている大量のデータの場合でも連続アドレスか非
連続のアドレスに間接的にアドレス指定可能で、連続ア
ドレスと同様に非連続のアドレスか処理されてデータか
高速に移動可能となり、これにより、たとえは画像デー
タのスクロール動作も容易になされることになる。
実施例 以下、本発明の実施例について図面を参照しながら説明
する。なお、従来例と同一の作用効果を奏するものには
同一の符号を付してその説明を省略する。
第1図は本発明の第1の実施例のダイレクトメモリアク
セス装置のブロック図である。第1図において、ソース
アドレスカウンタ11より発生したアドレスをアドレス
バス3を通して選択されるメモリ装置12または周辺装
置13の出力データをデータバス6を通して実際の転送
元アドレスとして保持するソースアドレス保持装置14
を設けている。
上記構成により、以下その動作を説明する。転送元のア
ドレスが非連続に配置されている場合、まず、メモリ装
置12に転送元のアドレスを連続データとして定義して
おき、その先頭アドレスをソースアドレスカウンタ11
に定義する。すなわち、ソースアドレスカウンタ11か
ら発生する第1のアドレス情報としての転送元の連続ア
ドレスをメモリ装置12て第2のアドレス情報としての
非連続の実際の転送元アドレスデータに変換する構成と
しておく。そして、ソースアドレスカウンタ11から発
生したアドレスにより選択されたメモリ装置12から出
力されたアドレスデータを実際の転送元アドレスとして
ソースアドレス保持装置14に転送して保持し、このソ
ースアドレス保持装置14により発生したアドレスによ
り選択されたメモリ装置12または周辺装置13のデー
タをデータバス6を通してデータバス保持装置7に一時
保持する。
次に、ディストネーションアドレスカウンタ2より発生
するアドレスかアドレスバス3を通してメモリ装置12
または周辺装置13を選択し、これに、データバス保持
装置7に一時保持したデータをデータバス6を通して出
力する。
これらの動作をソースアドレスカウンタ11をインクリ
メントまたはデクリメントし、ディストネーションアド
レスカウンタ2をインクリメントまたはデクリメントま
たは固定して連続して行うことて大量データの自動転送
を実現している。
第2図は本発明の第2の実施例のダイレクトメモリアク
セス装置のブロック図である。第2図において、ディス
トネーションアトレスカウンタ21より発生したアドレ
スをアトレスノくス3を通して選択されるメモリ装置2
2または周辺装置23の出力データをデータバス6を通
して実際の転送先アドレスとして保持するディストネー
ションアドレス保持装置24を設けている。
上記構成により、以下その動作を説明する。転送先のデ
ータが非連続アドレスに配置されている場合、まず、メ
モリ装置22に転送先のアドレスを連続データとして定
義しておき、その先頭アドレスをディストネーションア
ドレスカウンタ21に定義する。すなわち、ディストネ
ーションアドレスカウンタ21から発生する第1のアド
レス情報としての転送先の連続アドレスをメモリ装置1
2て第2のアドレス情報としての非連続の実際の転送先
アドレスデータに変換する構成としておく。そして、ソ
ースアドレスカウンタlから発生したアドレスにより選
択されたメモリ装置22または周辺装置23のデータを
データバス6を通してデータバス保持装置7に一時保持
する。
次に、ディストネーションアドレスカウンタ21から発
生したアドレスにより選択されたメモリ装置22から出
力されたアドレスデータを実際の転送先アドレスとして
ディストネーションアドレス保持装置24に転送して保
持し、ディストネーションアドレス保持装置24より発
生したアドレスかアドレスバス3を通してメモリ装置2
2または周辺装置23を選択し、これに、データバス保
持装置7に一時保持したデータをデータバス6を通して
出力する。
これらの動作をソースアドレスカウンタ1をインクリメ
ントまたはデクリメントまたは固定し、ディストネーシ
ョンアドレスカウンタ21をインクリメントまたはデク
リメントして連続して行うことて複雑な大量データの自
動転送を実現している。
第3図は本発明の第3の実施例のダイレクトメモリアク
セス装置のブロック図である。第3図において、ソース
アドレスカウンタ31より発生したアドレスをアドレス
バス3を通して選択されるメモリ装置32または周辺装
置33の出力データをデータバス6を通して実際の転送
元アドレスとして保持するソースアドレス保持装置34
と、ディストネーションアドレスカウンタ35より発生
したアドレスをアドレスバス3を通して選択されるメモ
リ装置32または周辺装置33の出力データをデータバ
ス6を通して実際の転送先アドレスとして保持するディ
ストネーションアドレス保持装置36を設けている。
上記構成により、以下その動作を説明する。転送元と転
送先のアドレスか共に非連続に配置されている場合、ま
ず、メモリ装置32に転送元のアドレスと転送先のアド
レスを連続データとして定義しておき、その先頭アドレ
スをソースアドレスカウンタ31とディストネーション
アドレスカウンタ35にそれぞれ定義する。ソースアド
レスカウンタ31から発生したアドレスにより選択され
たメモリ装置32から出力されたアドレスデータを実際
の転送元アドレスとしてソースアドレス保持装置34(
=転送して保持し、このソースアドレス保持装置34に
より発生したアドレスにより選択されたメモリ装置32
または周辺装置33のデータをデータバス6を通してデ
ータバス保持装置7に一時保持する。
次に、ディストネーションアドレスカウンタ35より発
生したアドレスにより選択されたメモリ装置32から出
力されたアドレスデータを実際の転送先アドレスとして
ディストネーションアドレス保持装置36に転送して保
持し、ディストネーションアドレス保持装置36より発
生したアドレスかアドレスバス3を通してメモリ装置3
2または周辺装置33を選択し、これに、データバス保
持装置7に一時保持したデータをデータバス6を通して
出力する。
これらの動作をソースアドレスカウンタ31をインクリ
メントまたはデクリメントし、ディストネーションアド
レスカウンタ35をインクリメントまたはデクリメント
して連続して行うことて複雑な大量データの自動転送を
実現している。
また、ソースアトしスカウンタ31により出力されるア
ドレスとソースアドレス保持装置34により出力される
アドレスとどちらを転送元アドレスとして使用するかを
切り換えるソースアドレス切り換え装置(図示せず)と
、ディストネーションアドレスカウンタ35により出力
されるアドレスとディストネーションアドレス保持装置
36により出力されるアドレスととちらを転送先アドレ
スとして使用するかを切り換えるディストネーションア
ドレス切り換え装置(図示せず)とを設けることで、従
来例のものと第1〜第3の実施例のものとを切り換える
ことかできるダイレクトメモリアクセス装置を得ること
かできる。
第4図は本発明の第4の実施例のダイレクトメモリアク
セス装置のブロック図である。第4図において、複数の
ソースアドレス保持装置41を配設するとともに、複数
のディストネーションアドレス保持装置42を配設する
ことて、さらに複雑な間接アドレッシングによるダイレ
クトメモリアクセスか可能となる。
第5図は本発明の第5の実施例のダイレクトメモリアク
セス装置のブロック図である。第5図において、ソース
アドレスカウンタ51.52およびディストネーション
アドレスカウンタ53.54をそれぞれ2個設けている
上記構成により、転送元のアドレスか非連続に配置され
ている場合、まず、メモリ装置55に転送元のアドレス
を連続データとして定義しておき、その先頭アドレスを
ソースアドレスカウンタ51に定義する。
次に、ディストネーションアドレスカウンタ53にソー
スアドレスカウンタ52のアドレスを定義し、第1回目
のダイレクトメモリアクセスを行う。続いて、ソースア
ドレスカウンタ52から出力されるアドレスにより選択
されたメモリ装置55または周辺装置56の比カデータ
をデータバス6を通してデータ保持装置7に一時保持し
、ディストネーションアドレスカウンタ54から出力さ
れるアドレスにより選択されたメモリ装置55または周
辺装置56(=データ保持装置7のデータをデータバス
6を通して出力する。
また、転送先のデータか非連続アドレスに配置されてい
る場合、または転送元、転送先の双方か非連続アドレス
に配置されていても同様の操作を行うことて容易に実現
することかてきる。さらに、ソースアドレスカウンタ5
I、52、ディストネーションアドレスカウンタ53.
54を個々にインクリメントまたはデクリメントまたは
固定になるように設定すればさらに複雑なダイレクトメ
モリアクセスを実現することかできる。
発明の効果 以上のように本発明によれば、非連続のアドレスに配置
された大量のデータでも連続アドレスを非連続のアドレ
スに間接的にアドレス指定をするため、連続アドレスと
同様に非連続のアドレスを処理することかできてデータ
を高速に移動するこ゛とかてきたとえば画像データのス
クロール動作も容易になしうるものである。
【図面の簡単な説明】
第1図は本発明の第1の実施例のダイレクトメモリアク
セス装置のブロック図、第2図は本発明の第2の実施例
のダイレクトメモリアクセス装置のブロック図、第3図
は本発明の第3の実施例のダイレクトメモリアクセス装
置のブロック図、第4図は本発明の第4の実施例のダイ
レクトメモリアクセス装置のブロック図、第5図は本発
明の第5の実施例のダイレクトメモリアクセス装置のブ
ロック図、第6図は従来のダイレクトメモリアクセス装
置のブロック図である。 1.11.31.51.52・・・ソースアドレスカウ
ンタ、2.21.35.53.54・・・ディストネー
ションアドレスカウンタ、3・・・アドレスバス、6・
・・データバス、7・・・データ保持装置、12.22
.32.55・・・メモリ装置、13.23.33.5
6・・・周辺装置、14.34.41・・・ソースアド
レス保持装置、24.36.42・・・ディストネーシ
ョンアドレス保持装置。

Claims (1)

    【特許請求の範囲】
  1. 1、転送元アドレスと転送先アドレスを出力する一組の
    ポインタアドレス生成手段と、前記ポインタアドレス生
    成手段で指定する第1のアドレス情報および、第2のア
    ドレス情報により特定のデータを読み書きする記憶手段
    と、前記記憶手段から読み出したデータを一時的に記憶
    し、前記記憶手段への書込み時に前記記憶手段に前記記
    憶データを出力する仮記憶手段と、前記記憶手段から読
    み出したデータのうちアドレスデータを入力として前記
    記憶手段に前記第2のアドレス情報を出力する実アドレ
    ス生成手段とを備えたダイレクトメモリアクセス装置。
JP32837690A 1990-11-27 1990-11-27 ダイレクトメモリアクセス装置 Pending JPH04195355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32837690A JPH04195355A (ja) 1990-11-27 1990-11-27 ダイレクトメモリアクセス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32837690A JPH04195355A (ja) 1990-11-27 1990-11-27 ダイレクトメモリアクセス装置

Publications (1)

Publication Number Publication Date
JPH04195355A true JPH04195355A (ja) 1992-07-15

Family

ID=18209560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32837690A Pending JPH04195355A (ja) 1990-11-27 1990-11-27 ダイレクトメモリアクセス装置

Country Status (1)

Country Link
JP (1) JPH04195355A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153062A (ja) * 1994-11-28 1996-06-11 Nec Corp Dma制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188928A (ja) * 1988-01-22 1989-07-28 Nec Corp マルチウィンドウ表示方式
JPH0231265A (ja) * 1988-07-21 1990-02-01 Pfu Ltd Dma制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188928A (ja) * 1988-01-22 1989-07-28 Nec Corp マルチウィンドウ表示方式
JPH0231265A (ja) * 1988-07-21 1990-02-01 Pfu Ltd Dma制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153062A (ja) * 1994-11-28 1996-06-11 Nec Corp Dma制御装置

Similar Documents

Publication Publication Date Title
JPS62256089A (ja) 画像処理装置
US5293483A (en) Combined image and control data image memory device
JPS62256088A (ja) 画像処理装置
JPH04195355A (ja) ダイレクトメモリアクセス装置
JPH0785261A (ja) 鏡像処理装置
JP2626294B2 (ja) カラー画像処理装置
JPS6134593A (ja) カラ−crt表示装置
JPS6061851A (ja) 入出力処理装置
JP2917285B2 (ja) 画像メモリ装置
JPS63156291A (ja) 画像メモリ
JPS61279888A (ja) 文字発生装置
JPS5852730A (ja) Crt表示装置
JPS6332588A (ja) 表示制御装置
JPS6310254A (ja) 情報処理装置
JPH0262591A (ja) 表示データ記憶装置
JPH0457589A (ja) 時分割スイッチメモリ書込装置
JP2005122376A (ja) データ転送制御装置
JPH03127143A (ja) 画像処理装置
JPS63156455A (ja) マルチメデイア用通信端末装置のハ−ドウエア構成方法
JPS6086635A (ja) 主記憶制御装置
JPH03164850A (ja) ダイレクトメモリアクセス装置
JPS6383854A (ja) デ−タ転送回路
JPH01225990A (ja) メモリ制御装置
JPS61272786A (ja) グラフイツク表示装置
JPH01205324A (ja) 先入れ先出し記憶装置