JPH02105074A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH02105074A JPH02105074A JP63258414A JP25841488A JPH02105074A JP H02105074 A JPH02105074 A JP H02105074A JP 63258414 A JP63258414 A JP 63258414A JP 25841488 A JP25841488 A JP 25841488A JP H02105074 A JPH02105074 A JP H02105074A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- output terminals
- integrated circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000012360 testing method Methods 0.000 claims abstract description 19
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 24
- 230000002457 bidirectional effect Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板実装時に基板上の配線と端子とが正常に
接続されているかを確認する機能を有する半導体集積回
路に関する。
接続されているかを確認する機能を有する半導体集積回
路に関する。
基板と集積回路との実装状態を検査するためのテスト回
路が、従来の集積回路には内蔵されていない。このため
、基板としての機能検査をすることにより、集積回路と
基板との接続検査を省くか、またはインサーキットテス
タなどを用いることにより、基板に実装された状態で機
能検査することにより、実装状態検査を行なっていた。
路が、従来の集積回路には内蔵されていない。このため
、基板としての機能検査をすることにより、集積回路と
基板との接続検査を省くか、またはインサーキットテス
タなどを用いることにより、基板に実装された状態で機
能検査することにより、実装状態検査を行なっていた。
上述した基板ごとの機能検査では、装置の機能になるほ
ど基板の機能をすべて検査するには、−船釣には多大な
時間と工数とを要する。
ど基板の機能をすべて検査するには、−船釣には多大な
時間と工数とを要する。
本発明によれば、特定の端子を操作することにより、す
べての入出力端子を、任意の値を出す出力端子とするテ
スト用回路を有することを特徴とする半導体集積回路が
得られる。
べての入出力端子を、任意の値を出す出力端子とするテ
スト用回路を有することを特徴とする半導体集積回路が
得られる。
次に、本発明の一実施例を示した図面を参照して、本発
明をより詳細に説明する。
明をより詳細に説明する。
第1図は本発明の集積回路チツア上での機能概略図であ
る。モード設定入力1および2がらの信号は、入力バッ
ファ3.モード制御信号線4および5を通ってすべての
久方または出カブロック6に接続されている。
る。モード設定入力1および2がらの信号は、入力バッ
ファ3.モード制御信号線4および5を通ってすべての
久方または出カブロック6に接続されている。
第2図は本発明の第一の実施例の回路図であり、テスト
回路を構成しているそれぞれのブロックを示している。
回路を構成しているそれぞれのブロックを示している。
第2図(a)および(b)はテスト回路のモード設定を
行なうための入力部およびその真理値表である。モード
設定入カフおよび8を入力Aおよび、とし、それに対応
するモード制御信号線9および10をA’ 、B’とす
る。入力バッファ部11は、静電破壊保護のために設け
られたもので、真理値表に示すようにノンインバーテイ
ングバッファである。この人カフおよび8に入力された
値により集積回路他のすべての入出力端子を通常の使用
状態、またはすべての入出力端子を「0」を出力する出
力端子、[1」を出力する出力端子に変換する。
行なうための入力部およびその真理値表である。モード
設定入カフおよび8を入力Aおよび、とし、それに対応
するモード制御信号線9および10をA’ 、B’とす
る。入力バッファ部11は、静電破壊保護のために設け
られたもので、真理値表に示すようにノンインバーテイ
ングバッファである。この人カフおよび8に入力された
値により集積回路他のすべての入出力端子を通常の使用
状態、またはすべての入出力端子を「0」を出力する出
力端子、[1」を出力する出力端子に変換する。
第2図(c)はsm回路の入力端子に付加されるテスト
回路を示す。入力インバーテイングバッファ12は、M
O3構造の例であるので、入力端子13の入力インピー
ダンスは非常に大きい。したがって、出力トランジスタ
14を付加するだけで容易に出力になり、これをモード
制御信号A′9およびB′10により(A’ 、B”)
= (0゜0)のとき入力、(A’ 、B′)= (0
,l)のとき「0」出力、(A’ 、B’ )= (1
,O)のとき「1」出力とする。
回路を示す。入力インバーテイングバッファ12は、M
O3構造の例であるので、入力端子13の入力インピー
ダンスは非常に大きい。したがって、出力トランジスタ
14を付加するだけで容易に出力になり、これをモード
制御信号A′9およびB′10により(A’ 、B”)
= (0゜0)のとき入力、(A’ 、B′)= (0
,l)のとき「0」出力、(A’ 、B’ )= (1
,O)のとき「1」出力とする。
第2図(d)および(e)は、集積回路の出力端子に付
加されるテスト回路およびその真理値表を示す。通常の
出力インバーテイングバッファ17の前段すなわちフリ
バッファ部18に本発明の機能を付加する。フリバッフ
ァ部18は、真理値表で示すように、入力値と出力値と
が一対一に対応するデーコーダである。
加されるテスト回路およびその真理値表を示す。通常の
出力インバーテイングバッファ17の前段すなわちフリ
バッファ部18に本発明の機能を付加する。フリバッフ
ァ部18は、真理値表で示すように、入力値と出力値と
が一対一に対応するデーコーダである。
第2図(f>および<g>は、3−ステート出力バッフ
ァ端子におけるテスト回路およびその真理値表を示す。
ァ端子におけるテスト回路およびその真理値表を示す。
真理値表に示すような機能を持つフリバッファデコーダ
部21によりモード制御信号A′9およびB′10.3
−ステート出力バッファのイネーブル信号線E22、内
部論理回路からの出力バッファへの入力信号119で決
まる値が出力端子24に出力される。
部21によりモード制御信号A′9およびB′10.3
−ステート出力バッファのイネーブル信号線E22、内
部論理回路からの出力バッファへの入力信号119で決
まる値が出力端子24に出力される。
第2図(h)は、双方向端子のテスト回路である。この
回路は、第2図(f)の3−ステート出力バッファに入
力バッファ25を付加したものである。入力はハイイン
ピーダンスであるので、双方向端子26の値は、3−ス
テート出力バッファのフリバッファデコーダ部21の動
きだけで決まる。
回路は、第2図(f)の3−ステート出力バッファに入
力バッファ25を付加したものである。入力はハイイン
ピーダンスであるので、双方向端子26の値は、3−ス
テート出力バッファのフリバッファデコーダ部21の動
きだけで決まる。
第3図は、本発明の第二の実施例の回路図であり、チッ
プ上の配置については第一の実施例と同じである。第二
の実施例においては、出力値にハイインピーダンスを設
定できるようにしたものであり、回路構成はほぼ第一の
実施例と同じであるので、説明は省略する。
プ上の配置については第一の実施例と同じである。第二
の実施例においては、出力値にハイインピーダンスを設
定できるようにしたものであり、回路構成はほぼ第一の
実施例と同じであるので、説明は省略する。
第4図は、本発明の第三の実施例のチップ上での機能概
略図である。各ブロックの回路構成は、第一および第二
の実施例と同じである。フリバッファデコーダ部または
入力バッファ部のモード制御信号入力A′およびB′を
、隣接する端子のモード制御信号入力A′およびB′と
反対にモード制御信号線A’4およびB’5に接続する
。すなわち、ある端子のモード制御入力の接続がモード
制御信号線 端子のモード制御人力A’
A” B’ B’ なら、その隣の端子のモード制御入力の接続はモード制
御信号線 端子のモード制御入力A’
B’ B’ A’ とする、これにより、テスト時には隣接端子とは反対の
レベルの出力を出すことが可能となる。
略図である。各ブロックの回路構成は、第一および第二
の実施例と同じである。フリバッファデコーダ部または
入力バッファ部のモード制御信号入力A′およびB′を
、隣接する端子のモード制御信号入力A′およびB′と
反対にモード制御信号線A’4およびB’5に接続する
。すなわち、ある端子のモード制御入力の接続がモード
制御信号線 端子のモード制御人力A’
A” B’ B’ なら、その隣の端子のモード制御入力の接続はモード制
御信号線 端子のモード制御入力A’
B’ B’ A’ とする、これにより、テスト時には隣接端子とは反対の
レベルの出力を出すことが可能となる。
本発明を用いた集積回路の基板上での測定方法を、第5
図を参照して、説明する。集積回路28の実装状態を検
査するには、集積回路28とつながっている集積回路、
例えば集積回路27および29のモード制御入力端子3
0および32の入力を(1,1)に設定する。この操作
により、集積回路27および29の全入出力端子はハイ
インピーダンスになり、集積回路28とつながっている
配線への電流供給はなくなる。したがって、集積回路2
8はまわりの他の集積回路の影響を受けず、基板配線上
の測定点の電圧、電流を計ることにより端子と基板との
接続状態を検査できる。
図を参照して、説明する。集積回路28の実装状態を検
査するには、集積回路28とつながっている集積回路、
例えば集積回路27および29のモード制御入力端子3
0および32の入力を(1,1)に設定する。この操作
により、集積回路27および29の全入出力端子はハイ
インピーダンスになり、集積回路28とつながっている
配線への電流供給はなくなる。したがって、集積回路2
8はまわりの他の集積回路の影響を受けず、基板配線上
の測定点の電圧、電流を計ることにより端子と基板との
接続状態を検査できる。
以上説明したように、本発明によれば、モード制御入力
の設定で容易に全入出力端子の状態を決められるので、
従来インサーキットテスタで使っていたようなテストパ
ターンは不要となり、工数や時間の大幅な削減が可能で
ある。
の設定で容易に全入出力端子の状態を決められるので、
従来インサーキットテスタで使っていたようなテストパ
ターンは不要となり、工数や時間の大幅な削減が可能で
ある。
また、第二の実施例を用いることにより出力値を「0」
、’IJ、rハイインピーダンス」の3値を設定できる
ので、基板実装時の主な破壊モードである静電破壊、ラ
ッチアップ破壊などの集積回路の不具合も検出可能であ
る。また、第三の実施例の機能を追加すれば、隣接端子
との出力値が反対に設定でき、はんだブリッジなどによ
る端子間ショート不良も検出可IIヒとなる。
、’IJ、rハイインピーダンス」の3値を設定できる
ので、基板実装時の主な破壊モードである静電破壊、ラ
ッチアップ破壊などの集積回路の不具合も検出可能であ
る。また、第三の実施例の機能を追加すれば、隣接端子
との出力値が反対に設定でき、はんだブリッジなどによ
る端子間ショート不良も検出可IIヒとなる。
第1図は本発明チップ上の概略配置図、第2図は本発明
の第一の実施例の回路図で、(a)図はモード設定入力
部のブロック図、(b)図はその真理値表を示す図、(
c)図は入力ブロックのブロック図、(d)図は出力ブ
ロックのブロック図、(e)図はその真理値表を示す図
、(f)図は3−ステート出力ブロックのブロック図、
(g)図はその真理値表を示す図、(h)図は双方向ブ
ロックのブロック図、第3図は第二の実施例の回路図で
、(a)図はモード設定入力部のブロック図、(b)図
はその真理値表を示す図、(c)図は入力ブロックのブ
ロック図、(d)図は出力ブロックのブロック図、(e
)図はその真理値表を示す図、(f)図は3−ステート
出力ブロックのブロック図、(g)図はその真理値表を
示す図、(h)図は双方向ブロックのブロック図、第4
図は第三の実施例のチップ上のブロック概略図、第5図
は本発明を用いた集積回路の基板上での検査方法の説明
図である。 1.2:モード設定入力部、3:入力バッファ部、4,
5:モード制御信号線、6:入力または出力ブロック部
、7.8:モード設定入力端子、9.10・モード制御
信号線、1に入力バッファ、12:入力インパーティグ
バッファ、13:入力端子、14:出力インバーテイン
グバッファ、15:Voo端子、16:V5s端子、1
7:出力インバーテイングバッファ、18:プリバッフ
ァデコーダ部、19:出力バッファへの入力信号、20
:出力端子(ノーマル)1.21:プリバッファデコー
ダ部、22:出力バッファイネーブル信号線、24:出
力端子(3−ステート出力)、25:入力バッファ、2
6:双方向端子、27.28,29:本発明を用いた集
積回路、30.31.32:本発明を用いた集積回路の
モード制御入力端子。
の第一の実施例の回路図で、(a)図はモード設定入力
部のブロック図、(b)図はその真理値表を示す図、(
c)図は入力ブロックのブロック図、(d)図は出力ブ
ロックのブロック図、(e)図はその真理値表を示す図
、(f)図は3−ステート出力ブロックのブロック図、
(g)図はその真理値表を示す図、(h)図は双方向ブ
ロックのブロック図、第3図は第二の実施例の回路図で
、(a)図はモード設定入力部のブロック図、(b)図
はその真理値表を示す図、(c)図は入力ブロックのブ
ロック図、(d)図は出力ブロックのブロック図、(e
)図はその真理値表を示す図、(f)図は3−ステート
出力ブロックのブロック図、(g)図はその真理値表を
示す図、(h)図は双方向ブロックのブロック図、第4
図は第三の実施例のチップ上のブロック概略図、第5図
は本発明を用いた集積回路の基板上での検査方法の説明
図である。 1.2:モード設定入力部、3:入力バッファ部、4,
5:モード制御信号線、6:入力または出力ブロック部
、7.8:モード設定入力端子、9.10・モード制御
信号線、1に入力バッファ、12:入力インパーティグ
バッファ、13:入力端子、14:出力インバーテイン
グバッファ、15:Voo端子、16:V5s端子、1
7:出力インバーテイングバッファ、18:プリバッフ
ァデコーダ部、19:出力バッファへの入力信号、20
:出力端子(ノーマル)1.21:プリバッファデコー
ダ部、22:出力バッファイネーブル信号線、24:出
力端子(3−ステート出力)、25:入力バッファ、2
6:双方向端子、27.28,29:本発明を用いた集
積回路、30.31.32:本発明を用いた集積回路の
モード制御入力端子。
Claims (1)
- 特定の端子を操作することにより、すべての入出力端子
を、任意の値を出す出力端子とするテスト用回路を有す
ることを特徴とする半導体集積回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63258414A JP2827229B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路 |
EP89119179A EP0364925B1 (en) | 1988-10-14 | 1989-10-16 | Semiconductor integrated circuit having i/o terminals allowing independent connection test |
DE68918040T DE68918040T2 (de) | 1988-10-14 | 1989-10-16 | Integrierte Halbleiterschaltung mit Ein- und Ausgangsanschlüssen, die einen unabhängigen Verbindungstest erlauben. |
US07/421,883 US5012185A (en) | 1988-10-14 | 1989-10-16 | Semiconductor integrated circuit having I/O terminals allowing independent connection test |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63258414A JP2827229B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02105074A true JPH02105074A (ja) | 1990-04-17 |
JP2827229B2 JP2827229B2 (ja) | 1998-11-25 |
Family
ID=17319897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63258414A Expired - Lifetime JP2827229B2 (ja) | 1988-10-14 | 1988-10-14 | 半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5012185A (ja) |
EP (1) | EP0364925B1 (ja) |
JP (1) | JP2827229B2 (ja) |
DE (1) | DE68918040T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006201005A (ja) * | 2005-01-20 | 2006-08-03 | Nec Electronics Corp | 半導体装置とそのテスト装置及びテスト方法。 |
US10518819B2 (en) | 2014-06-30 | 2019-12-31 | Basf Se | Composite thermoplastic structure and composite compression limiter for same |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5365165A (en) * | 1986-09-19 | 1994-11-15 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
JPH0271179A (ja) * | 1988-09-07 | 1990-03-09 | Hitachi Ltd | 半導体集積回路装置、その製造方法、検査方法及び補修方法 |
US5416919A (en) * | 1989-07-19 | 1995-05-16 | Sharp Kabushiki Kaisha | Semiconductor integrated circuit with functional blocks capable of being individually tested externally |
GB8921561D0 (en) * | 1989-09-23 | 1989-11-08 | Univ Edinburgh | Designs and procedures for testing integrated circuits containing sensor arrays |
NL8902964A (nl) * | 1989-12-01 | 1991-07-01 | Philips Nv | Op substraat geintegreerd teststelsel. |
US5121394A (en) * | 1989-12-20 | 1992-06-09 | Bull Hn Information Systems Inc. | Method of organizing programmable logic array devices for board testability |
JPH0474977A (ja) * | 1990-07-16 | 1992-03-10 | Nec Corp | 半導体集積回路 |
JP2837252B2 (ja) * | 1990-09-10 | 1998-12-14 | シャープ株式会社 | 集積回路装置 |
US5293123A (en) * | 1990-10-19 | 1994-03-08 | Tandem Computers Incorporated | Pseudo-Random scan test apparatus |
JPH04195546A (ja) * | 1990-11-28 | 1992-07-15 | Nec Corp | マイクロコンピュータのテストモード設定回路 |
US5363383A (en) * | 1991-01-11 | 1994-11-08 | Zilog, Inc. | Circuit for generating a mode control signal |
US5528600A (en) * | 1991-01-28 | 1996-06-18 | Actel Corporation | Testability circuits for logic arrays |
US5146161A (en) * | 1991-04-05 | 1992-09-08 | Vlsi Technology, Inc. | Integrated circuit test system |
EP0522413A3 (en) * | 1991-07-03 | 1993-03-03 | Hughes Aircraft Company | A high impedance technique for testing interconnections in digital systems |
JP2894068B2 (ja) * | 1992-01-30 | 1999-05-24 | 日本電気株式会社 | 半導体集積回路 |
JP2793427B2 (ja) * | 1992-04-08 | 1998-09-03 | 株式会社東芝 | 半導体装置 |
US5406197A (en) * | 1992-07-31 | 1995-04-11 | International Business Machines Corporation | Apparatus for controlling test inputs of circuits on an electronic module |
US5294883A (en) * | 1992-08-04 | 1994-03-15 | International Business Machines Corporation | Test detector/shutoff and method for BiCMOS integrated circuit |
JPH06249919A (ja) * | 1993-03-01 | 1994-09-09 | Fujitsu Ltd | 半導体集積回路装置の端子間接続試験方法 |
GB2278689B (en) * | 1993-06-02 | 1997-03-19 | Ford Motor Co | Method and apparatus for testing integrated circuits |
US5951703A (en) * | 1993-06-28 | 1999-09-14 | Tandem Computers Incorporated | System and method for performing improved pseudo-random testing of systems having multi driver buses |
DE4434792C1 (de) * | 1994-09-29 | 1996-05-23 | Telefunken Microelectron | Integrierte, in einem ersten und einem zweiten Betriebsmodus betreibbare Schaltungsanordnung |
US5625301A (en) * | 1995-05-18 | 1997-04-29 | Actel Corporation | Flexible FPGA input/output architecture |
US5969538A (en) | 1996-10-31 | 1999-10-19 | Texas Instruments Incorporated | Semiconductor wafer with interconnect between dies for testing and a process of testing |
US5994912A (en) * | 1995-10-31 | 1999-11-30 | Texas Instruments Incorporated | Fault tolerant selection of die on wafer |
US5666071A (en) * | 1995-12-01 | 1997-09-09 | Advanced Micro Devices, Inc. | Device and method for programming high impedance states upon select input/output pads |
US5760598A (en) * | 1996-02-12 | 1998-06-02 | International Business Machines Corporation | Method and apparatus for testing quiescent current in integrated circuits |
KR100412589B1 (ko) * | 1996-07-05 | 2004-04-06 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법 |
US5892778A (en) * | 1997-06-30 | 1999-04-06 | Sun Microsystems, Inc. | Boundary-scan circuit for use with linearized impedance control type output drivers |
US6405335B1 (en) | 1998-02-25 | 2002-06-11 | Texas Instruments Incorporated | Position independent testing of circuits |
US6380724B1 (en) | 1999-11-16 | 2002-04-30 | Advanced Micro Devices, Inc. | Method and circuitry for an undisturbed scannable state element |
US6728915B2 (en) | 2000-01-10 | 2004-04-27 | Texas Instruments Incorporated | IC with shared scan cells selectively connected in scan path |
EP1132750B1 (de) * | 2000-01-26 | 2008-06-11 | Infineon Technologies AG | Elektrische Schaltung und Verfahren zum Testen einer Schaltungskomponente der elektrischen Schaltung |
US6769080B2 (en) | 2000-03-09 | 2004-07-27 | Texas Instruments Incorporated | Scan circuit low power adapter with counter |
US6758634B2 (en) * | 2001-02-06 | 2004-07-06 | Bechtel Bwxt Idaho, Llc | Subsurface materials management and containment system |
US6590225B2 (en) | 2001-01-19 | 2003-07-08 | Texas Instruments Incorporated | Die testing using top surface test pads |
JP2007183188A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 半導体試験システム、テストパターン生成方法及びテストパターン生成プログラム |
KR101190687B1 (ko) * | 2010-11-17 | 2012-10-12 | 에스케이하이닉스 주식회사 | 반도체 장치의 테스트 모드 제어 회로 및 그 제어 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2905271A1 (de) * | 1979-02-12 | 1980-08-21 | Philips Patentverwaltung | Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren |
JPS61265829A (ja) * | 1985-05-20 | 1986-11-25 | Fujitsu Ltd | 半導体集積回路 |
US4703484A (en) * | 1985-12-19 | 1987-10-27 | Harris Corporation | Programmable integrated circuit fault detection apparatus |
-
1988
- 1988-10-14 JP JP63258414A patent/JP2827229B2/ja not_active Expired - Lifetime
-
1989
- 1989-10-16 DE DE68918040T patent/DE68918040T2/de not_active Expired - Fee Related
- 1989-10-16 US US07/421,883 patent/US5012185A/en not_active Expired - Fee Related
- 1989-10-16 EP EP89119179A patent/EP0364925B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006201005A (ja) * | 2005-01-20 | 2006-08-03 | Nec Electronics Corp | 半導体装置とそのテスト装置及びテスト方法。 |
US10518819B2 (en) | 2014-06-30 | 2019-12-31 | Basf Se | Composite thermoplastic structure and composite compression limiter for same |
Also Published As
Publication number | Publication date |
---|---|
EP0364925A1 (en) | 1990-04-25 |
DE68918040D1 (de) | 1994-10-13 |
JP2827229B2 (ja) | 1998-11-25 |
EP0364925B1 (en) | 1994-09-07 |
DE68918040T2 (de) | 1995-04-20 |
US5012185A (en) | 1991-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02105074A (ja) | 半導体集積回路 | |
JP2000503124A (ja) | 集積回路を検査する方法 | |
US5736849A (en) | Semiconductor device and test method for connection between semiconductor devices | |
US6865703B2 (en) | Scan test system for semiconductor device | |
JPH07159493A (ja) | 半導体デバイスの検査方法 | |
JP2002005999A (ja) | 半導体試験装置 | |
JPS645461B2 (ja) | ||
JPH01129432A (ja) | 集積回路 | |
JP4043201B2 (ja) | 試験用コネクタを備えた電子回路ユニット | |
JPH11218560A (ja) | 検査回路 | |
JPH03115873A (ja) | 半導体集積回路 | |
JPH05264676A (ja) | 故障検出方法及び検出装置 | |
JPH03279880A (ja) | 検査機能付集積回路素子 | |
JPH06222109A (ja) | 集積回路 | |
JP2005109325A (ja) | 半導体集積回路の評価素子群および評価方法 | |
JPS63233384A (ja) | プリント板ユニツトの論理チエツク方法 | |
JPH08136616A (ja) | 混成集積回路 | |
JP2003185711A (ja) | 検査装置 | |
JPH03120697A (ja) | 集積回路装置 | |
JP2001004706A (ja) | 半田不良検査方法 | |
JPH07128396A (ja) | 半導体集積回路 | |
JP2007278767A (ja) | Ic実装済み電子部品実装基板及びそのリーク電流試験方法 | |
JPS60147127A (ja) | 内部信号テスト回路付集積回路 | |
JPH10135285A (ja) | 半導体集積回路装置のテスト回路 | |
JP2000284024A (ja) | 半導体装置及び集積回路 |