JPH0199323A - デイジタルアナログ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はステレオ等の多チヤンネルディジタル信号をア
ナログ変換するＤ／Ａ変換回路の改良に関する。

（従来の技術） コンパクトディスク（ａｎ）プレーヤを始めとするディ
ジタル機器では、ステレオ左右信号等複数チャンネルの
ディジタルデータが直列に配列されておシ、これをＤＡ
変換する場合各チャンネル間の位相を正しく合わせる必
要がある。

このために従来は各チャンネルデータをパラレルデータ
に変換し、それぞれ独立のＤ／Ａ変換器を用い、同一ク
ロックで駆動してＤ／Ａ変換を行なっていた。しかしな
がらこれは高価なり／Ａ変換器を複数用いなければなら
ない。

又、１つＯＤＡ変換器を用いて、ステレオ左右信号のシ
リアルデータをそのままの順序でＤ／Ａ変換し、サンプ
ルホールド回路によシステレオ左及び右信号のそれぞれ
を抜き出してアナログステレオ信号を得るものにおいて
は、直列的ＫＤ／Ａ変換されるために、サンプル周期の
半サイクルだけ一方のチャンネルが時間的におくれる。

この“為に、進んだ方のチャンネルにもう１段サンプル
ホールド回路を加えて半サイクルだけおくらせて位相を
合わせることが行われている。

（発明が解決しようとする問題点） しかしながら、この様なり／Ａ変換回路では、位相のず
れはなくなるが、一方のチャンネルにはサンプルホール
ド回路が一段増加し、このために歪や雑音の増加をとも
ないチャンネル間でアンバランスな特性となシやすかっ
た。１本発明は、これらの点に鑑み２つのディジタル信
号を１つのＤ／Ａ変換器で処理出来、しかも特性の劣化
の少ないディジタルアナログ変換回路を提供するもので
ある０ （問題点を解決する為の手段参社七会牟鋒）このために
本発明では複数チャンネルの並列ディジタルデータ１直
列ディジタルデータに変換するさいに、各チャンネルの
データを、そのデータが配置されるべき時刻に対応して
補正し、この補正されたディジタルデータに基づいて直
列ディジタルデータを得、これを一つのＤ／Ａ変換器に
加えて直列アナログデータ列を得、さらにこれを上記複
数チャンネルに対応する複数のサンプリング回路に加え
て順次サンプリングし、上記複数チャンネルに対する各
アナログデータを再生する。

（作用） 上述の様に、順次配列された直列データはそれぞれその
時刻における真のデータが推測されて割シ当てられてい
るので、これを１個のＤ／Ａ変換器によシ直列アナログ
データ列に変換し、これをそれぞれのチャンネルの位相
でサンプルホールドすれば、各チャンネルのアナログデ
ータを復調することが出来る。

（実施例） 第１図は、本発明を、ステレオ左、右のパラレルディジ
タル信号からアナログ信号を得るテシタルアナログ変換
回路に適用する場合の一実施例を示すものである。

図において、ステレオ左、右のディジタル信号Ｌ（Ｄ）
、Ｒ（Ｄ）は２倍オーバーサンプリングのディジタルフ
ィルタ１，２に加えられ、その出力はパラレル・シリア
ル変換器３を介してＤ／Ａ変換器４に加えられる。Ｄ／
Ａ変換器４の出力はサンプルホールド回路５，６に加え
られ、サンプリング信号発生器７からのサンプルホール
ド信号ｆ９ｇによりサンプルホールドされて、左、右の
アナログ信号Ｌ（Ａ）、Ｒ（Ａ）に変換される。

以上の構成による動作を、第２図の各部波形図を用いて
説明する。第２図は、第１図における入力ディジタル信
号Ｌ（Ｄ）、Ｒ（Ｄ）が互いに等しいデータである場合
を示すもので、記号ａ　−にで示す各線図は、第１図中
の記号ａ　−ｋで示す出力波形を示す。゛　　　　　　
　　　　　　　１波形ａ、ｂは、ステレオ左、右信号の
流部１０を、基本サンプリング周期Ｔでサンプリングし
て得たパラレルディジタルデータＬ（Ｄ）、Ｒ（Ｄ）の
、各サンプリング時刻におけるデータ値１］Ｉ。

１１２　、・・・・・・１１．を示すものである。これ
らディジタル信号Ｌ（Ｄ）及びＲ（Ｄ）は、ディジタル
フィルタ１，２によ＃）２倍オーバサンプリングされる
。この結果第２図ｃ、ｄの如く各基本サンプリング周期
の中間のデータが補間されて、基本サンプリング周波数
を２倍にしたのとほぼ同一の、いわゆる２倍オーバーサ
ンプリングされたデータ１２Ａ、、１２Ｂ、、１２Ａ、
、１２Ｂ２　、・・・・・・１２Ｂ、が得られる。この
２倍のサンプリング周波数を有するパラレルデータ（ｃ
、ｄ）は、パラレル・シリアル変換器３によシリアルデ
ータ変換される。この場合、基本サンプリング同期Ｔの
前半に、左チヤンネル用ディジタルフィルタ１からの出
力Ｃのデータ１２Ａ、、１２Ａ２．１２Ａ、。

・・・・・・１２Ａ、を抜き出して割シ当て、後半に右
チヤンネル用ディジタルフィルタ２からの出力ｄのデー
タ１２Ｂ、、１２Ｂ２．１２Ｂ、・・・・・・１２Ｂ。

を抜き出して割当てる。即ち、左チヤンネル用としては
入力ディジタルデータＬ（Ｄ）をそのまま用い、右チヤ
ンネル用としてはディジタルフィルタｌ５ＥＩ）生成さ
れたサンプリング間隔の中間データを用いて、これら左
右のデータをシリアルデータに変換する。

こうして第２図ｅの添字り、凡の様に、左右チャンネル
でサンプリング位相が互いに１８０°異なるシリアルデ
ータ１２Ａ□、　１２Ｂ、ｌ、　１２Ａ２い・・・・・
・１２　Ａ、Ｒが得られる。このシリアルデータはＤ／
Ａ変換回路４によｆｉ　Ｄ／Ａ変換されて、左右チャン
ネルのアナログデータが交互に出力され、シリアルアナ
ログデータを得ることが出来る。このアナログデータは
サンプリングホールド回路５及び６でサンプルホールド
される。この場合の左。

右チヤンネル用サンプルホールドパルスｆ＋ｇは、図示
の様に互いに１８０”位相の異なるパルス１３．１４か
ら成１、Ｄ／Ａ変換回路４の左、右のシリアルアナログ
データから、それぞれ左チヤンネル用アナログ出力Ｌ（
Ａ）及び右チヤンネル用アナログ出力Ｌ（Ｂ）を波形り
及びｋの如く抜き出す。

以上の実施例では、遅延時間をそろえる為に左。

右チヤンネル共にディジタルフィルタにより処理したが
、右チャンネルのみをディジタルフィルタにより処理し
て第２図ｄに示すサンプリング間隔の中間のデータ１２
Ｂ、、１２Ｂ、’・・・・・・１２Ｂ５を生成し、この
生成データを右チヤンネル用データとして用い、左チャ
ンネルについては右チャン用ディジタルフィルタの遅延
を補償する遅延を与えて、左チヤンネル用データとして
用い、これら左右チャンネル用データをシリアル変換す
ることによシ、第２図ｅの様なシリアルデータを得ても
よいことはもち論である。

又、必ずしも上述のステレオ信号の様な２チャンネル信
号の場合に限る必要はなく、任意のチャンネル数を有す
るものに適用出来る。例えば４チヤンネルの場合には入
力ディジタル信号のサンプ測演算し、シリアルデータに
変換すればよい。

又、上述の如くサンプリング時刻の中間データを生成す
る手段としては、必ずしもオーバーサンプリングのディ
ジタルフィルタに限るものではなく、例えば、２チヤン
ネルデータである場合、中間データとして、その前後の
サンプリング時刻におけるディジタルデータの平均値を
演算して、これを用いてもよい。

・　（効果） 以上の様に本発明によれば、並列ディジタルデータを、
時間遅れを補正した直列ディジタルデータに変換し、こ
れを１個のＤ　／　Ａ変換回路により直列アナログデー
タに変換して、この直列アナログデータから左右チャン
ネル用アナログデータをそれぞれサンプリングホールド
して並列アナログデータを得るので、Ｄ／Ａ変換器を１
個用いるだけで時間遅れのないアナログデータを得るこ
とが出来る。

【図面の簡単な説明】 第１図は本発明の一実施例を示す回路図、第２図はその
動作説明に供する各部波形図である。 １．２・・・ディジタルフィルタ ３・・・パラレル・シリアル変換回路 ４・・・Ｄ／Ａ変換器 ５．６・・・サンプリングホールド回路７・・・サンプ
リング信号発生器 箪ＩＥＩ

Claims (1)

【特許請求の範囲】
1. 複数チャンネルの並列ディジタルデータ受入手段と、上
   記並列ディジタルデータに対応する直列ディジタルデー
   タにおけるデータ配列に応じた遅延に対して上記並列デ
   ィジタルデータを補正する補正手段と、上記補正のなさ
   れたディジタルデータに基づいて直列ディジタルデータ
   を得る手段と、上記直列ディジタルデータを直列アナロ
   グデータに変換するＤ・Ａ変換器と、上記直列アナログ
   データから上記各チャンネルに対応するアナログデータ
   を抜き出すサンプリング手段とを有することを特徴とす
   るディジタルアナログ変換回路。