JPH0435575A

JPH0435575A - Ｍｕｓｅ信号の同期分離回路

Info

Publication number: JPH0435575A
Application number: JP2142723A
Authority: JP
Inventors: Makoto Adachi; 誠足立
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1990-05-31
Filing date: 1990-05-31
Publication date: 1992-02-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、ＭＵＳＥ信号より水平同期信号を分離する
同期分離回路に間する。

［従来の技術］テレビジョン信号の伝送信号帯域を圧縮する方式として
、フィールド間ならびにフレーム間オフセットサブサン
プリングを用いた多重サブサンプル伝送方式が知られて
いる。この多重サブサンプル伝送方式の１つとして、Ｍ
　Ｕ　Ｓ　Ｅ　（Ｍｕｌｔｉｐｌｅ　５ｕｂ−ｎｙａｕ
ｉｓｔ　Ｓａｍｐｌｉｎｇ　Ｅｎｃｏｄｉｎｇ）と呼ば
れるものがある。

このＭＵＳＥ伝送方式のデコーダにおいては、静止画で
は、伝送されてきた過去３フイ一ルド分の信号と、現フ
ィールドで伝送されてきた信号を合成して、つまりフレ
ーム間内挿処理とフィールド間内挿処理をして画像再生
が行なわれ、一方、動画では、長縁ぼけを防止するため
に、現フィールドで伝送されてきた信号のみで、つまり
フィールド内内挿処理をして画像再生が行なわれる。

第３図は、ＭＵＳＥ伝送方式によって伝送されるテレビ
ジョン信号（ＭＵＳＥ信号）のフォーマットを示すもの
である。

ＭＵＳＥ信号のサンプリング周波数は１６．２ＭＨｚで
あり、１ラインは４８０ポイントにサンプリングされる
。

同図に示すように、各ラインの先頭の１１ポイントは水
平同期信号ＨＤとされている。

ＭＵＳＥ信号における水平同期信号ＨＤは、従来のテレ
ビジョン信号のような負極性同期信号ではなく、映像信
号と同じ剣に存在する正極性同期信号であり、ざらにｌ
ライン毎に位相が反転する波形となってなっている（第
４図に図示）。

この理由は、伝送路の所要ダイナミックレンジが同期信
号によって広がるのを防ぎ、ＳＮ比の向上を図ると共に
、同期信号の直流成分を打ち消し、偶数特高調波歪の影
響を避けるためである。

［発明が解決しようとする課題］負極性同期信号であれば、従来周知のようにコンパレー
タ等を用いて良好に分離することができるが、水平同期
信号ＨＤは正極性同期信号であるので、この水平同期信
号ＨＤを分離するのは難しかった。

そこで、この発明では％　ＭＵＳＥ信号の水平同期信号
を簡単な回路構成で容易に分離できる同期分離回路を提
供するものである。

［課題を解決するための手段］この発明は、Ａ／Ｄ変換されたＭＵＳＥ信号を１水平期
間遅延させる遅延手段と、この遅延手段より出力される
水平同期信号のパターンを、インバータを用いて１水平
期間後の水平開ｌＪｌ信号のパターンと同じくなるよう
に変換する信号変換手段と、Ａ／Ｄ変換されたＭＵＳＥ
信号と信号変換手段の出力信号の全ビットあるいは一部
のビットを比較し、一致するときには水平同期検出信号
を出力する比較手段とを懺えてなるものである。

［作　用コ上述構成によれば、信号変換手段に水平同期信号が供給
されるとき、その出力信号は］水平期間後の水平同期信
号のパターンと同じくなる。

そのため、ＭＵＳＥ信号が水平同期信号どなるタイミン
グで、信号変換手段からはその同期信号と同じパターン
の信号が出力される。

これにより、Ｍ　Ｕ　Ｓ　Ｅ信号が水平同期信号となる
毎に、比較手段より水平同期検出信号が出力され、同期
分離が行なわれる。

［実　施　例コ以下、図面を参照しながら、この発明の一実施例につい
て説明する。

まず、第４図を用いて、ＭＵＳＥ信号の水平同期信号Ｈ
Ｄの波形について説明する。

水平同期信号ＨＤの波形は、映像信号の５０％の振幅を
持ち、上述したように１サンプル８ビツトでＡ／Ｄ変換
した場合、映像信号が１／２５６〜２５６／２５６のレ
ベルを持つのに対して、６４／２５６〜１９２／２５６
のレベルを持つ。この値を１６進数のデータに直すと、
＄４０〜＄ＣＯ（＄は１６道数を意味する）となる。

水平同期信号ＨＤの波形を構成する１１ポイントのうち
、第１ポイントと第１１ポイントは映像信号との境とな
るため、レベルは規定されておらず、同期信号のレベル
（すなわち、＄ｃｏまたは＄４０）と映像信号の平均値
となるのが一般的である。

そのため、同期判別に使用できるポイントは、第２ポイ
ントから第１０ポイントまでの９ポイントとなる。この
９ポイントのうち、始めの４ポイントと終わりの４ポイ
ントは、ＳＣＯまたは＄４０とな゛す、中央のポイント
は＄８０となっている。

第２図ＡおよびＢは、それぞれ奇数番目または偶数番目
の水平同期信号ＨＤの波形データを時系列的に並べたも
のである。なお、同図ＥはクロックＣＫを示している。

第１図は、この発明の一実施例を示すものであり、上述
したような水平同期信号ＨＤの波形データを利用したも
のである。

同図において、Ａ／Ｄ変換変換図示せず）で１６．２Ｍ
ＨｚのクロックＣＫに同期して１サンプル８ビツトのデ
ィジタル信号に変換されたＭＵＳＥＩｉｔＳＭ（７）各
ピッ）信号ｂｉｔ７〜ｂｉｔｏ　（ｂｉｔ７はＭＳＢ）
は、それぞれ入力端子１７〜１０に供給される。

入力端子１７〜１０に供給されるビット信号ｂ１ｔ７〜
ｂｉｔＯは、それぞれ９ビツトのシリアル／パラレル変
換回路（Ｓ／Ｐ変換回路）２７〜２０のシリアル入力端
子に供給される。Ｓ／Ｐ変換回路２７〜２０には入力端
子３０よりクロックＣＫが供給され、このクロックＣＫ
に同期してシリアル方向にシフト動作が行なわれる。

Ｓ／Ｐ変換回路２７〜２０のパラレル出力端子より出力
される信号は、それぞれ９ビツトのコンパレータ４７〜
４０の一方のパラレル入力端子に供給される。

また、入力端子１７〜１０に供給されるビット信号ｂｉ
ｔ７〜ｂｉｔｏは、それぞれ４８０ビツトのシフトレジ
スタ５７〜５０に供給される。シフトレジスタ５７〜５
０には入力端子３０よりクロックＣＫが供給され、この
クロックＣＫに同期してシフト動作が行なわれる。

シフトレジスタ５７の出力信号はインバータ６０て反転
された後、９ビツトのシリアル／パラレル変換回路（Ｓ
／Ｐ変換回路）７７のシリアル入力端子に供給される。

また、シフトレジスタ５６〜５０の出力信号は、それぞ
れ９ビツトのシリアル／パラレル変換回路（Ｓ／Ｐ変換
回路）７６〜７０のシリアル入力端子に供給される。Ｓ
／Ｐ変換回路７７〜７０には入力端子３０よりクロック
ＣＫが供給され、このクロックＣＫに同期してシリアル
方向にシフト動作が行なわれる。

Ｓ／Ｐ変換回路７７〜７０のパラレル出力端子より出力
される信号は、それぞれコンパレータ４７〜４０の他方
のパラレル入力端子に供給される。

ただし、Ｓ／Ｐ変換回ｗｉ７７のパラレル出力端子の５
ビツト目の信号は、インバータ８０て反転されてから供
給される。

コンパレータ４７〜４０では、それぞれ一方および他方
のパラレル入力端子に供給される信号が比較され、一致
するときにはハイレベル「Ｈ」の信号が出力され、一致
しないときにはローレベル「Ｌ」の信号が出力される。

コンパレータ４７〜４０の出力信号はナントゲート９０
に供給され、このナントゲート９０の出力信号は４ビツ
トのシフトレジスタ１００に供給される。シフトレジス
タ１００には入力端子３０よりクロックＣＫが供給され
、このクロックＣＫに同期してシリアル方向ににシフト
動作が行なわれる。

そして、シフトレジスタ１００の出力側より出力端子１
１０が導出される。

次に、第１図例の動作を説明する。

入力端子１７〜ｌＯに、第２図Ａに示すような水平同期
信号ＨＤの波形データが供給される場合を考える。

入力端子１７〜１０に供給されるＭＵＳＥ信号ＳＭ！、
ｔ、シフトレジスタ５７〜５０によって１水平期間だけ
遅延される。そのため、シフトレジスタ５７〜５０より
出力される信号の波形データは、同図Ｂに示すようにな
る。

そして、シフトレジスタ５７より出力されるＭＳＢ信号
がインバータ６０で反転されるので、Ｓ／Ｐ変換回路７
７〜７０に供給される信号の波形データは、第２図Ｃに
示すようになる。

そして、Ｓ／Ｐ変換回路７７のパラレル出力端子の６ビ
ツト目の出力信号はインバータ８０て反転されて供給さ
れるので、コンパレータ４７〜４０の他方のパラレル入
力端子に供給される信号の波形データは、第２図りに示
すように、入力端子１７〜ｌＯに供給されるＭＵＳＥ信
号Ｓ信号Ｓ子同期信号ＨＤの波形データ（同図Ａに図示
）と同じくなる。

したがって、入力端子１７〜１０に、第２１１ｍＡに示
すような水平同期信号ＨＤの波形データが供給される場
合には、コンパレータ４７〜４０の出力信号は全てハイ
レベルｒＨＪとなり、ナントゲート９０からは、第２図
Ｆに示すように、水平同期信号ＨＤの検出信号が出力さ
れる。

この場合、ナントゲート９０の出力信号は、水平同期信
号ＨＤの第２ポイントがコンパレータ４７〜４０の最右
端にあるときローレベル「Ｌ」となるので、ＨＤポイン
トである第６ポイントまで４クロック分移相する必要が
ある。

本例において、この移相はシフトレジスタ１００てもっ
て行なわれる。結局、出力端子１１０には、第２図Ｇに
示すように、ＨＤポイントでローレベル「Ｌ」となる信
号が水平同期分離出力として出力される。

なお、説明は省略するが、入力端子１７〜ｌＯに、第２
ｔ！ＩＢに示すような水平同期信号ＨＤの波形データが
供給される場合も同様に動作し、出力端子１１０には、
第２図Ｇに示すように、ＨＤポイントでローレベル「Ｌ
」となる信号が水平同期分離出力として出力される。

このように本例によれば、簡単な回路構成で、水平同期
信号ＨＤの分離を行なうことができる。

なお、最上位ピッ）ＭＳＨに間違して、２個のインバー
タ６０．８０を設けて構成しているため、水平同期信号
ＨＤの部分以外、例えば映像信号部分でナントゲート９
０の出力がローレベル「Ｌ」となり、誤った同期分離が
行なわれることはない。

なお、上述実施例においては、Ａ／Ｄ変換されたＭＵＳ
Ｅ信号ＳＭの８ビツトの全てのビットを使用して同期分
離を行なうようにしたものであるが、ノイズ等の影響等
を考慮すると、例えば下位２ビット程度は使用せずに構
成することも考えられる。これによれば、使用しないビ
ット数分だけ回路規模を小さくできる。

［発明の効果］以上説明したように、この発明によれば、シフトレジス
タ、Ｓ／Ｐ変換回路、コンパレータ等による簡単な回路
でもって、確実に同期分離を行なうことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図は第
１図例の動作を説明するための図、第３図はＭＵＳＥ信
号のフォーマットを示す図、第４図はＭＵＳＥ信号の水
平同期信号波形を示す図である。１０〜１７１１・・入力端子２０〜２７．７０〜７７・・◆シリアル／パラレル変換回路４０〜４７・・拳コンパレータ５０〜５７゜６０．８０−− ９０　φ　・１１０　・　・・シフトレジスタ・インバータ争ナントゲート・出力端子一一一一→サンプル番号

Claims

【特許請求の範囲】

（１）Ａ／Ｄ変換されたＭＵＳＥ信号を１水平期間遅延
させる遅延手段と、上記遅延手段より出力される水平同期信号のパターンを
、インバータを用いて１水平期間後の水平同期信号のパ
ターンと同じくなるように変換する信号変換手段と、上記Ａ／Ｄ変換されたＭＵＳＥ信号と上記信号変換手段
の出力信号の全ビットあるいは一部のビットを比較し、
一致するときには水平同期検出信号を出力する比較手段
とを備えてなるＭＵＳＥ信号の同期分離回路。