JPH0193146A - 多層配線の形成方法 - Google Patents

多層配線の形成方法

Info

Publication number
JPH0193146A
JPH0193146A JP25007487A JP25007487A JPH0193146A JP H0193146 A JPH0193146 A JP H0193146A JP 25007487 A JP25007487 A JP 25007487A JP 25007487 A JP25007487 A JP 25007487A JP H0193146 A JPH0193146 A JP H0193146A
Authority
JP
Japan
Prior art keywords
pattern
wiring
lift
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25007487A
Other languages
English (en)
Inventor
Hiroki Nakamura
浩樹 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP25007487A priority Critical patent/JPH0193146A/ja
Publication of JPH0193146A publication Critical patent/JPH0193146A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体装置の製造方法において、平坦であ
り、かつ高い信頼性を有する層間絶縁膜を形成する技術
に関する。
(従来の技術) 近年、電子機器の小型化、電子機器内での処理能力の高
速化及びその他の要求に伴ない、これら電子機器を構成
する半導体装置の高集積化が進められている。
従来、このような半導体装置の高集積化を行なうに当り
、半導体装置における配線構造を三次元的に構築する多
層配線技術が広く利用されている。
以下、図面ヲ参照して、従来の多層配線技術の一例につ
き説明する。
従来知られている多層配線技術として、例えば文献工:
特開昭57−2521号公報に開示されるものがある。
この技術では、配線パターンを形成するために用いたレ
ジストパターンを絶縁膜リフトオフ用のマスクとしても
用いる方法である。
第2図(A)〜(E)は、上述の公報に開示される技術
を説明するため、各製造工程にあける概略的なウェハ断
面により示す説明図である。
同図中、断面を示すハツチングは一部省略している。ま
た、以下の説明においては、第1層目として基板の表面
に画成される配線パターンと、当該配線パターンまたは
層間絶縁層の上層側に画成される配線パターンとを包括
的に示すため、基板を下地として説明することとする。
ざらに、11は下地、13は例えばアルミニウム(A、
u)、アルミニウムーシリコン合金(At−3i (S
in 1重量%程度含有))またはその他任意好適な導
電性材料よりなる配線層、15は有機系合成樹脂よりな
るレジストパターン、17はレジストパターン15によ
つ画成される配線パターン、19a及び+9bは、例え
ば二酸化ケイ素(SiO□)またはその他の絶縁材料よ
りなる絶縁膜、21は絶R膜19a及び+9bと同様な
材料よりなる層間絶縁膜である。
まず始めに、真室蒸着法、スパッタリング法、化学的気
相成長(Chemical Vapor Deposi
tion:CVD )法またはその他任意好適な被着方
法により、下地11の表面に配線層137a被着せしめ
、第2図(A)に示す状態のウェハを得る。
続いて、ホトリソエツチング技術により、レジストパタ
ーン15ヲ画成して上述の配線層13ヲ食刻し、設計に
応した配線パターン17を形成して第2図CB)に示す
状態のウェハを得る。
次に、上述したレジストパターン15@除去することな
く、バイアススパッタリング法によって絶縁膜19a及
び+9bを上述したウェハの上側全面に被着させ、配線
パターン17同士の間を絶縁膜19aによって埋め戻し
、第2図(C)に示す状態のウェハを得る。
この絶縁膜19a及び+9b Vバイアススパッタリン
グ法によつ被着するに当っては、ウェハをR百する電極
に印加する高周波電力を比較的大きくする(前述の文献
工参照)。このような条件の下では、ウェハの法線に沿
った面での再スパッタリング(エツチング)を生じる。
これがため、レジストパターン15による段差が被覆さ
れることなく、下地11の表面であり、かつ配線パター
ン17同士の間に被着される絶縁膜19aと、レジスト
パターン15の上に被着される絶縁膜19bとが形成さ
れる。このバイアススパッタリング法と同様な被着手段
としで、例えばバイアスECR(E 1ectronC
yclotron Re5onance)法、或いは基
板にバイアスを印加して被着を行うCVD法のような被
着方法であっても、被若作用と工・ンチング(スパッタ
リング)作用とを同時に実行することが可能である。
従って、この明細書では、これら上述の被着方法をバイ
アススパッタ法として包括的に表わすこととする。
続いて、上述したレジストパターン15のみを選択的に
エツチング除去し得るエッチャントを用いてリフトオフ
を行ない、当該パターン15と前述した絶縁膜+9bと
を除去し、第2図(D)に示す状態のウェハを得る。
続いて、任意好適な被着方法によって上述のウェハの表
側全面に層間絶縁膜21を被着させて、第2図(E)に
示す状態のウェハを得る。
このような工程を経た後、ホトリソエツチング技術によ
って上述の層間絶縁膜21にスルーホール(図示せず)
を開孔し、ざらに、第2図(A)〜(E)に示す工程を
繰り返すことにより多層配線を形成することができる。
上述した多層配線技術では配線パターン17同士の間を
絶縁膜19aによって埋め戻すこと(こより、ウェハ表
面の平坦化を図ることが可能となる。
(発明が解決しようとする問題点) しかしながら、上述した従来の技術では、絶縁膜+9b
tリフトオフするに当り、レジストパターン15ヲリフ
トオフ用マスクとしても用いる構成となっている。現在
、一般に用いられているレジスト材料では、バイアスス
パッタ法による絶縁膜19a及び+9bの被着に伴なう
ウェハ温度の上昇により、レジストパターン15が変形
または変質し、+!々の問題を生していた。
即ち、第2図(A)〜(巳)と同様に、ウェハの概略的
断面による第3図(A)に示すように、バイアススパッ
タに伴なう再スパッタによって配線パターン17の一部
分か破損(矢印pで示す)したつ、絶縁膜19aと+9
bとか個別の構成成分として形成されない(矢印qで示
す)場合が有った。係る場合には、リフトオフ後のウェ
ハの状態を示す第3図(B)からも理解できるように、
配線パターンの有効面積が低下して当該パターンの微細
化を図ることができなかったり、絶縁膜の一部分かりフ
トオフの後にも残存してウェハ表面の平坦化を図ること
が難しい。
このように、リフトオフ用マスクとしてレジスト材料を
用いた場合には、前述の技術に限らず、リフトオフ用マ
スクの変形及び変質によって、多層配線の形成工程に闇
する再現性が低下し、製造歩留りが著しく低下するとい
う問題点が有った。
この発明の目的は、上述した従来の問題点に鑑み、例え
ば絶縁膜の被着に伴なう配線パターンの破損や不必要な
絶縁膜の残存を回避し、有効なリフトオフを行なうこと
(こより、平坦でかつ信M牲の高い多層配線を形成し得
る方法を提供することに有る。
(問題点を解決するための手段) この目的の達成を図るため、この発明の多層配線の形成
方法によれば、 下地の表面に配線層を被着させた後、レジストパターン
を形成して配線パターンを形成し、この配線パターン同
士の間に絶縁膜を堆積し、この配線パターンと絶縁膜と
の上側に層間絶縁膜を被着して多層配線を形成するに当
り、 上述した下地の表面に配線層と保護層とを順次被着せし
める工程と、 レジストパターンを画成し、上述した保護層と配線層と
を順次食刻して、夫々、保護層パターン及び配線パター
ンを形成する工程と、 上述したレジストパターンの除去後、バイアススパッタ
法により、保護層パターンを含む下地上に絶縁膜を被着
せしめる工程と、 上述した保護層パターンを除去して上述の絶縁膜の対応
する部分をリフトオンする工程とを含むことを特徴とし
ている。
また、この発明の実施に当り、上述した保護層を耐スパ
ッタ層とリフトオフ用マスク層として行なうのが好適で
ある。
(作用) この発明の多層配線の形成方法の構成によれば、リフト
オフ用マスクとして耐スパッタ性及び耐熱性を有する保
護層パターンを形成してリフトオフを行なう。これがた
め、前述のバイアススパッタ法に伴なうリフトオフ用マ
スク及び配線パターンの変形及び変質を回避することが
可能となる。
(実施例) 以下、図面を参照して、この発明の好適実施例につき説
明する。尚、以下に説明する図は、この発明の理解が容
易となる程度に概略的に示しであるに過ぎず、この発明
は、これら図示例1このみ限定されるものではない。さ
らに、以下参照する図面にあいでは、既に説明した構成
成分と同一の機能を有する構成成分につき、同一の符号
を付しで示し、詳細な説明は省略する。
第1図(A)〜(F)は、この発明の好適実施例を説明
するため、第2図(A)〜(E)と同様に、各工程での
ウェハの概略的断面により示す説明図である。これら図
中、23は銅(Cu)より成るリフトオフ用マスク層、
25はリフトオフ用マスク層23ヲパターンニングして
形成されるリフトオフ用マスク層パターン、27は酸化
アルミニウム(Au203)より成る耐スパッタ層、2
9は耐スパッタ層27ヲパターンニングして形成される
耐スパッタ層バクーン、31はリフトオフ用マスク層2
3と耐スパッタ層27とから構成される保護層、33は
保護層31ソパターンニングして形成される保護層パタ
ーン、35は配線パターン17とリフトオフ用マスクパ
ターン25との界面に形成されるアルミニウムー銅(A
u−Cu)合金膜である。
まず始めに、下地11の表面に、従来と同様、スパッタ
リング法によって、アルミニウムまたは前述した種々の
アルミ合金より成る配線層13ヲ約6000人の膜厚を
以って被着せしめる。然る後、同様な被着方法によって
、前述した材料より成るリフトオフ用マスク層23及び
耐スパッタ層27ヲ、順次、約3000人または約10
00人の膜厚を以って配線層13の表面に被着せしめ、
保護層31を形成して第1図(A)に示す状態のウェハ
を得る。
次に、約12000人の膜厚を以ってレジストパターン
15を画成する。然る後、当該パターン15をエツチン
グマスクとして用い、A’;L203@選択的に除去し
得る反応性イオシエッチング(ReactiveIon
 Etching:RIE)法により耐スパty夕層2
7ヲパターンニングして耐スパッタ層パターン29を形
成する。この際のエツチング条件は、エツチングガスと
しで三塩化ホウ素(BC(h)を200(SCCM)の
流量で200(mTorr)の圧力に維持し、印加電力
を1.4(にW)、エツチング速度を約100(λ/m
1n)として行なった。
然る後、レジストパターン15と、耐スパッタ層パター
ン29とをマスクとして用い、スパッタエツチング法に
よりリフトオフ用マスク層23ヲパターンニングし、リ
フトオフ用マスク層パターン25を形成する。このスパ
ッタエツチングの条件は、スパッタガスとしてアルゴン
を3 (mTorr)のガス圧で用い、印加電力を0.
1(にW)基板バイアス電圧を−300(V)、エツチ
ング速度を約100(λ/m1n)としてパターンニン
グを行なった。
ざらに、上述したレジストパターン15、耐スパッタ層
パターン29及びリフトオフ用マスク層パターン25ヲ
エツチングマスクとして用い、ALlまたは/IQ−S
it始めとするアルミニウム合金を選択的にエッチジグ
除去し得るRIE法により配線層13ヲエツチングする
。このエツチング条件は、Be(13が200(SCC
M)及び四弗化炭素(CFa)が40(SCCM)の夫
々の流量とし、ガス圧が25Pa、印加電力が1.3(
KW) 、エツチング速度が約600(人/m1n)と
してパターンニングを行なった。
このような工程により、第1図CB)に示すように、設
計に応じたパターンとしで、耐スパッタ層パターン29
とリフトオフ用マスク層パターン25とから成る保護層
パターン33と配線パターン17とが画成される。
次に、酸素プラズマ灰化法によってレジストパターン1
5のみを除去して第1図(C)に示す状態のウェハを得
る。
続いて、既に訴明した従来の技術と同様に、高周波バイ
アススパッタリング法により、二酸化ケイ素(SiO□
)をターゲットとして用い、約6000人の膜厚を以っ
て絶縁膜19a及び+9bを被着させる。
この好適実施例での被着条件は、スパッタガスとしてア
ルゴン(Ar)を15(mTorr)のガス圧で用い、
ターゲットに印加する電力は1(にW)、基板バイアス
電圧は−300(V)、堆積速度は250(人/m1n
)として行なった。尚、この際の再スパッタ率は約40
%であり、このような条件とすることによって、保護層
パターン33の側面には絶縁膜が被着しない。また、保
護層パターン33(特に耐スパッタ層パターン29)を
配設したことにより配線パターン17の損it回避する
ことができ、絶縁膜19a及び+9bが夫々個別の構成
成分として堆積され、当該膜19aにより配線パターン
17同士の間を埋め戻すことができた。
然る後、上述したウェハに対して、水素(H2)ガス雰
囲気中、約400℃の温度で30分間に亙って熱処理し
、配線パターン17とリフトオフ用マスク層パターン2
5との界面にAQ−−Cu合金膜35ヲ形成して第1図
CD)に示す状態のウェハを得る。
ここで、上述したALj−−Cu合金膜35につき簡単
に説明する。AQ、−Cu合金膜の特性としては、例え
ば文献II : r Th1n 5olid Film
s (シン・ソリッド・フィルムス) 、97(198
2)、p313−325 Jに開示される研寛が知られ
ている。この文献Hによれば、AQとCuとを積“層し
、約130〜400℃の範囲内の所定の温度でアニール
することにより二層の界面間で、例えばCuff2、β
−Cu3/II等、種々のAQ−Cu合金が生成する。
このようなA’1−Cu合金は、アルミニウムを主成分
とする種々の配線材料の欠点となっていたヒロックを抑
制する効果が有り、延いてはエレクトロマイグレーショ
ン防止の役割を果たすことが期待できる。
従って、この好適実施例のように、配線パターン13と
してアルミ合金を用い、かつ当該パターン13の表面に
積層するリフトオフ用マスク層パターン25として銅を
用いた場合にはA’1−Cu合金膜35を形成してエレ
クトロマイグレーションを防止することかできる。
次に、上述したリフトオフ用マスク層パターン25と配
線パターシ17とのリフトオフを行なうため、発煙硝酸
を用い、当該マスク層パターン25を構成する銅1こ対
して食刻を行ない、第1図(E)に示すように平坦な表
面形状を有するウェハを得る。
このような工程を経た後、5i02をターゲットに用い
たスパッタリング法により層間絶縁膜21を約3000
人の膜厚を以って堆積させ、第1図(F)に示す状態の
ウェハそ作製する。ざらに、設計に応しで、より多層配
線化を図る場合には、配線パターン17の上側に相当す
る層間絶縁膜21の部分にスルーホール(図示せず)を
開孔し、第1図(A)〜(F)に示す工程を繰り返せば
良い。
以上、この発明の好適実施例につき詳細に説明したが、
この発明の方法は、上述の実施例にのみ限定されるもの
ではない。以下、この発明の他の実施例につき簡単に説
明する。
上述した好適実施例では、配線パターン17をアルミニ
ウム合金によって構成し、保護層31として、耐スパッ
タ層27及びリフトオフ用マスク層23を夫J?ntO
sまたはCuによって構成した場合につき説明した。し
かしながら、耐スパッタ層27を構成する材料は、スパ
ッタ率の比較的低い材料であれば、これfこ限定して実
施するものではない。
以下、比較的スパッタ率の低い材料の一例につき、文献
■:「プラズマプロセッシングの基礎」(開本 幸雄訳
、電気書院刊(1985年発行)に開示される主な物質
のスパッタ率(アルゴン(Ar)%スバ・ンタガスとし
て用い、イオンエネルギーが6(eV)の場合)を表1
に例示する。尚、参考のため、アルミニウム、酸化アル
ミニウム及び二酸化珪素のスパッタ率をも示す。
表1 また、前述した好適実施例のリフトオフ用マスク層23
を構成するCuの代わりに、金(Au)を用いた場合、
A9−Cu合金膜35の代わりにA9−−Au合金膜が
形成され、実施例と同様な効果(文献■参照)を得るこ
とができる。ざらに、表1に示したしたタングステンま
たはその他の耐スパッタ性を有し、かつバイアススパッ
タ法に伴なう温度に耐え得る物質を以って当該マスク層
237&構成する場合、或いはこれら物質を以って一層
のみの保護層31として構成することもできる。
これら材料、配MR係、数値的条件及びその他の条件は
、この発明の目的の範囲内で、設計に応じた任意好適な
変形及び変更を行ない得ること明らかである。
(発明の効果) 上述した説明からも明らかなように、この発明の多層配
線の形成方法によれば、耐スパッタ性及び耐熱?4:を
有する保護層を形成してリフトオフを行なう。これがた
め、前述のバイアススパッタ法によるリフトオフ用マス
ク及び配線パターンの変形及び変質を回避することが可
能となる。
従って、例えば絶縁膜の被着に伴なう配線パターンの破
損や不必要な絶縁膜の残存を回避し、有効なリフトオフ
を行なうことにより、平坦でかつ信頼性の高い多層配線
を形成することができる。このような形成方法を提供す
ることによって、小型化及び高速化を図り、信頼性に優
れた半導体装置を提供することが可能である。
【図面の簡単な説明】
第1図(A)〜(F)は、この発明の第1実施例に係る
方法を説明するため、ウェハの概略的断面図により示す
説明図、 第2図(A)〜(E)は、従来技術を説明するため、ウ
ェハの概略的断面により示す説明図、第3図(A)及び
(B)は、従来技術の問題点を説明するため、第2図(
A)〜(E)と同様にしで示す説明図である。 11・・・・下地、13・・・・配線層15・・・・レ
ジストパターン、17・・・・配線パターン19a・・
・・絶縁膜(配線パターン間)19b・・・−絶縁膜(
配線バクーン上)21・・・・層間絶縁膜、23・・・
・リフトオフ用マスク層25・・・・リフトオフ用マス
ク層パターン27・・・・耐スパッタ層 29・・・・耐スパッタ層パターン、31・・・・保護
層33・・・・保護層パターン 35・・・・アルミニウムー銅(All−Cu)合金膜
p・・・・配線パターンの破損部分 q・・・・絶縁膜が残存する部分。

Claims (2)

    【特許請求の範囲】
  1. (1)下地の表面に配線層を被着させた後、レジストパ
    ターンを形成して配線パターンを形成し、該配線パター
    ン同士の間に絶縁膜を堆積し、該配線パターンと絶縁膜
    との上側に層間絶縁膜を被着して多層配線を形成するに
    当り、 前記下地の表面に配線層と保護層とを順次被着せしめる
    工程と、 レジストパターンを形成し、前記保護層及び配線層を順
    次食刻して保護層パターン及び配線パターンを形成する
    工程と、 前記レジストパターンの除去後、バイアススパッタ法に
    より保護層パターンを含む下地上に絶縁膜を被着せしめ
    る工程と、 前記保護層パターンを除去して前記絶縁膜をリフトオフ
    する工程と を含むことを特徴とする多層配線の形成方法。
  2. (2)前記保護層を耐スパッタ層とリフトオフ用マスク
    層とする ことを特徴とする特許請求の範囲第1項に記載の多層配
    線の形成方法。
JP25007487A 1987-10-03 1987-10-03 多層配線の形成方法 Pending JPH0193146A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25007487A JPH0193146A (ja) 1987-10-03 1987-10-03 多層配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25007487A JPH0193146A (ja) 1987-10-03 1987-10-03 多層配線の形成方法

Publications (1)

Publication Number Publication Date
JPH0193146A true JPH0193146A (ja) 1989-04-12

Family

ID=17202421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25007487A Pending JPH0193146A (ja) 1987-10-03 1987-10-03 多層配線の形成方法

Country Status (1)

Country Link
JP (1) JPH0193146A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03117584U (ja) * 1990-03-16 1991-12-04
WO2007072899A1 (ja) 2005-12-21 2007-06-28 Nec Lighting, Ltd. 黄色発光蛍光体及びそれを用いた白色発光素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03117584U (ja) * 1990-03-16 1991-12-04
WO2007072899A1 (ja) 2005-12-21 2007-06-28 Nec Lighting, Ltd. 黄色発光蛍光体及びそれを用いた白色発光素子

Similar Documents

Publication Publication Date Title
JP2839579B2 (ja) 半導体装置及びその製造方法
US4937652A (en) Semiconductor device and method of manufacturing the same
JPS5828736B2 (ja) 平坦な薄膜の形成方法
KR100396236B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
WO2003073498A1 (fr) Procede de production d'un dispositif semiconducteur
JP2830658B2 (ja) 微細金属配線形成方法
JPH0193146A (ja) 多層配線の形成方法
JPS5972133A (ja) 半導体素子基板の金属電極膜形成方法
JP2892337B2 (ja) 半導体素子の金属配線製造方法
JPH1041389A (ja) 半導体装置の製造方法
JP3941629B2 (ja) 金属配線のエッチング方法
JPH09172017A (ja) 半導体装置の製造方法
JP2007251135A (ja) 半導体装置およびその製造方法
JP2750860B2 (ja) 半導体装置の製造方法
JPH08306664A (ja) 半導体装置の製造方法
JP3198561B2 (ja) 多層配線の製造方法
JP4207284B2 (ja) 半導体装置の製造方法
JP2001230255A (ja) 半導体装置の製造方法
JP3767522B2 (ja) 多層配線形成法
JP3378693B2 (ja) 半導体装置の製造方法
JP2000156367A (ja) ドライエッチング方法
CN116190355A (zh) 改进的镍铬铝薄膜电阻器
JP3495492B2 (ja) 半導体装置の製造方法
JPH11265934A (ja) 接続部の形成方法
JP3329148B2 (ja) 配線形成方法