JP3495492B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3495492B2 JP3495492B2 JP01981896A JP1981896A JP3495492B2 JP 3495492 B2 JP3495492 B2 JP 3495492B2 JP 01981896 A JP01981896 A JP 01981896A JP 1981896 A JP1981896 A JP 1981896A JP 3495492 B2 JP3495492 B2 JP 3495492B2
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- silicide layer
- layer
- wiring
- lower metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】フォトリソグラフィー技術を
用いて金属配線の微細パターンを形成するのに好適な半
導体装置の製造方法に関する。 【０００２】 【従来の技術】一般に、半導体装置の配線は、金属層の
上部を上部金属シリサイド層、下部を下部金属シリサイ
ド層で積層した構造である。上部金属シリサイド層を備
える理由は、以下の通りである。つまり、一般的にフォ
トリソグラフィー技術を利用して配線を加工しようとす
る場合、マスクパターン形成時に被加工膜の反射率が大
きいと、ハレーションと呼ばれるマスクパターンの欠陥
が発生することがある。ハレーションの発生は配線の断
線や細りを引き起こし、半導体装置の性能や信頼性を低
下させる。そこで、このハレーションを防止するため
に、配線の上面に低反射率の金属膜または金属シリサイ
ド膜（上部金属シリサイド層）を形成していた。 【０００３】しかし、上部金属シリサイド層はボンディ
ング材料との密着性が悪く高抵抗であること等により、
上部金属シリサイド層上にボンディング材料を直接、接
続することができないために、配線形成後からボンディ
ングまでの間に、フォトリソグラフィー技術を利用して
上部金属シリサイド層を除去してボンディングパッド部
を形成しなければならない。そこで、通常、配線形成工
程が終了した後、ボンディングパッド部を形成するため
のフォトリソグラフィー工程が行われる。このため、ボ
ンディングパッド部用のマスクが必要となり、製造工程
数も増加する。 【０００４】一方、下部金属シリサイド層を備える理由
は、以下の通りである。つまり、配線の下部は層間絶縁
層やシリコン基板、下部配線膜と接する。このような異
なる二層が接する界面の構造安定性は、その組み合わせ
により大きく変化する。配線材料として最も多く使用さ
れるアルミニウム（Ａｌ）またはアルミニウム合金の場
合、半導体装置の基板として一般的なシリコン（Ｓｉ）
との安定性が悪く、コンタクト部の接合を破壊するスパ
イク現象や、熱処理の冷却過程でシリコンがコンタクト
部に析出し抵抗を増大させるなどの問題が発生すること
が知られている。この対策として配線材料膜の下面に高
融点金属膜または金属シリサイド膜（下部金属シリサイ
ド層）を形成するのが有効である。 【０００５】図１に、上部金属シリサイド層、金属層、
下部金属シリサイド層の従来の配線構造の加工手順を示
す。図１（ａ）から図１（ｈ）に製造工程を工程別に示
す。すなわち、図１（ａ）は、下地の絶縁層またはシリ
コン基板１１、下部金属シリサイド層１２、金属層１３
および上部金属シリサイド層１４上に、マスク（パター
ン）１５が形成された状態を示し、図１（ｂ）は、上部
金属シリサイド層１４がエッチングされた状態を示し、
図１（ｃ）は、次いで金属層１３がエッチングされた状
態を示し、図１（ｄ）は、さらに下部金属シリサイド層
１２がエッチングされた状態を示す。図１（ｅ）は、マ
スク材料１５をアッシングした後の状態を示している。
また、図１（ｆ）〜（ｈ）はボンディングパッド部の形
成を示すものである。 【０００６】また、アルミニウム合金等を配線材料とし
た場合、エッチング終了後に金属配線の腐蝕が発生する
ことがある。腐蝕防止のためにプラズマエッチングおよ
びマスク材料の除去が同一装置で処理されることは公知
である。 【０００７】そこで、マスク材料を除去するため、プラ
ズマ処理（アッシング）を行うが、この時に使用される
アッシングガスは、酸素（Ｏ2 ）またはこれにＳＦ6 ，
ＣＦ4 等フッ素化合物のガス等が添加される。しかし、
これらのＳＦ6 ，ＣＦ4 等フッ素化合物のガスはアッシ
ング速度を大きくするために添加されたものであり、マ
スク材料が除去された後に上部金属シリサイド層または
／および下部金属シリサイド層がオーバーエッチングさ
れることにより不具合が生じる。 【０００８】 【発明が解決しようとする課題】ボンディング性を向上
させるためには、上部金属シリサイド層の除去が不可欠
である。したがって、ボンディングパッド形成のため、
専用のマスクおよびフォトリソグラフィー工程が必要と
なり、製造工程数が増加する。また、従来の製造方法で
は下部金属シリサイド層のエッチングが過剰に実施され
るため下地となる絶縁層の損傷が大きい。 【０００９】本発明は、前記問題点を解決するためにな
されたもので、次のような事項を目的としている。 【００１０】（ａ）ボンディングパッド形成のための工
程を削減する。 【００１１】（ｂ）下地の絶縁層または基板などに与え
る損傷を低減する。 【００１２】 【課題を解決するための手段】本発明は、配線が絶縁層
の上に下部金属シリサイド層と、該下部金属シリサイド
層の上に金属層と、該金属層の上に上部金属シリサイド
層とを有する半導体装置の製造方法において、前記配線
を選択的に除去するためにマスクを形成し、前記上部金
属シリサイド層と前記金属層を前記下部金属シリサイド
層を残してプラズマエッチングし、その後、前記マスク
のアッシングと、前記上部金属シリサイド層および前記
下部金属シリサイド層のプラズマエッチングを同時に同
一処理室で処理することを特徴とする半導体装置の製造
方法を提供するものである。 【００１３】 【発明の実施の形態】本発明の製造工程を工程別に図３
（ａ）から（ｄ）に示す。すなわち、図３（ａ）は、前
記図１（ａ）と同様にマスクパターンが形成された状態
を示し、図３（ｂ）は、前記図１（ｂ）と同様に上部金
属シリサイド層１４がエッチングされた状態を示し、図
３（ｃ）は、下部金属シリサイド層１２を残して上部金
属シリサイド層１４および金属層１３をプラズマエッチ
ングした状態を示し、図３（ｄ）は、マスク材料１５の
アッシングと同時に上部金属シリサイド層および下部金
属シリサイド層とが同時にプラズマエッチングされた状
態を示すものである。 【００１４】なお、プラズマ処理のためのプラズマ発生
方法は、高周波電力の印加によるもの、マイクロ波の導
入によるものおよび／またはその他の方法によるもので
あっても構わない。また、上部金属シリサイド層および
下部金属シリサイド層がモリブテン（Ｍｏ）、タングス
テン（Ｗ）および／またはそれらのシリサイドであるこ
と、配線材料がアルミニウム（Ａｌ）またはアルミニウ
ム合金であること、上部金属シリサイド層および下部金
属シリサイド層のエッチングガスにＳＦ6 ，ＣＦ4 等の
フッ素化合物を含むガスを使用することが好ましい。 【００１５】配線パターンが形成された後、マスク材料
を除去するためにプラズマ処理（アッシング）が行われ
る。この時に使用されるアッシングガスにＳＦ6 ，ＣＦ
4 等フッ素化合物のガスを添加することにより、モリブ
デン（Ｍｏ），タングステン（Ｗ）および／またはそれ
らのシリサイドはフッ化物となりエッチングされる。こ
れは、モリブデン（Ｍｏ），タングステン（Ｗ）および
ケイ素（Ｓｉ）のフッ化物の蒸気圧が大きいことによ
る。マスク材料の除去と上部金属シリサイド層とを同一
処理で取り除くことにより、ボンディングパッド形成の
ための専用のマスクおよびフォトリソグラフィー工程が
不要となる。 【００１６】また、従来の方法による半導体装置の製造
にあっては、配線のエッチングは上部金属シリサイド膜
と金属膜、下部金属シリサイド膜とでエッチング条件を
変える多段エッチングで実施され、この後、別の処理室
でマスクが除去される。この工程を図１（ａ）から図１
（ｂ），図１（ｃ），図１（ｄ）そして図１（ｅ）に示
す。この時、下部金属シリサイドのエッチングが不十分
であると配線の短絡を引き起こし、収率の低下を招くた
め、通常過剰のエッチング（オーバーエッチング）を行
う。オーバーエッチングが過ぎると、図２に示されるよ
うに下部金属シリサイド層に大きなサイドエッチングが
生じ、さらに下地絶縁層にも損傷が生じる。 【００１７】本発明では、図３（ｃ）（図１（ｃ）と同
様）に示すように下部金属シリサイド層が残存する状態
でエッチングを終了し、マスクのアッシングと上部金属
シリサイド層および下部金属シリサイド層のプラズマエ
ッチングとを同時に同一処理室で処理することにより、
下部金属シリサイド層へのサイドエッチを大きく低減す
ることができ、同時に従来の工程数を減少することがで
きる。 【００１８】 【実施例】以下に、本発明の実施例を比較例とともに示
す。 【００１９】（実施例１）上部金属シリサイド層：Ｍｏ
Ｓｉ2 ／金属層：Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％）／下部金属シリサイド層：ＭｏＳｉ2 （膜厚：各々
４０ｎｍ／８００ｎｍ／６０ｎｍ）の積層構造を持つ配
線を下部金属シリサイド層を残してプラズマエッチング
し（図３（ａ）〜図３（ｃ））、Ｏ2 流量６．３ｍｌ／
ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、ＣＦ4 流量０．６
７ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、圧力１９
０Ｐａでプラズマを発生させ、１５０秒処理を行った。
処理後、配線表面のモリブデン（Ｍｏ）の濃度を蛍光Ｘ
線を用いて測定したところ、７．２×１０12ａｔｏｍ／
ｃｍ2 であった。また、下地絶縁層である酸化膜の削れ
量は６０ｎｍであった。 【００２０】（実施例２）上部金属シリサイド層：Ｍｏ
Ｓｉ2 ／金属層：Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％）／下部金属シリサイド層：ＭｏＳｉ2 （膜厚：各々
４０ｎｍ／８００ｎｍ／６０ｎｍ）の積層構造を持つ配
線を下部金属シリサイド層を残してプラズマエッチング
し（図３（ａ）〜図３（ｃ））、Ｏ2 流量６．７ｍｌ／
ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、ＣＦ4 流量０．３
３ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、圧力１９
０Ｐａでプラズマを発生させ、１５０秒間処理を行っ
た。処理後、配線表面のモリブデン（Ｍｏ）の濃度を蛍
光Ｘ線を用いて測定したところ、８．１×１０12ａｔｏ
ｍ／ｃｍ2 であった。また、下地絶縁層である酸化膜の
削れ量は４５ｎｍであった。 【００２１】（実施例３）上部金属シリサイド層：Ｍｏ
Ｓｉ2 ／金属層：Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％）／下部金属シリサイド層：ＭｏＳｉ2 （膜厚：各々
４０ｎｍ／８００ｎｍ／６０ｎｍ）の積層構造を持つ配
線を下部金属シリサイド層を残してプラズマエッチング
し（図３（ａ）〜図３（ｃ））、Ｏ2 流量６．０ｍｌ／
ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、ＣＦ4 流量１．０
ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、圧力１９０
Ｐａでプラズマを発生させ、１２０秒間処理を行った。
処理後、配線表面のモリブデン（Ｍｏ）の濃度を蛍光Ｘ
線を用いて測定したところ、７．１×１０12ａｔｏｍ／
ｃｍ2 であった。また、下地絶縁層である酸化膜の削れ
量は８０ｎｍであった。 【００２２】（比較例１）上部金属シリサイズ層：Ｍｏ
Ｓｉ2 ／金属層：Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％）／下部金属シリサイド層：ＭｏＳｉ2 （膜厚：各々
４０ｎｍ／８００ｎｍ／６０ｎｍ）の積層構造を持つ配
線を下部金属シリサイド層を残さずプラズマエッチング
し（図１（ａ）〜図１（ｄ））、その後、Ｏ2 流量６．
３ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、ＣＦ4 流
量０．３３ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、
圧力１９０Ｐａでプラズマを発生させ、５０秒間処理を
行った（図１（ｅ））。処理後、配線表面のモリブデン
（Ｍｏ）の濃度を蛍光Ｘ線を用いて測定したところ、
３．１×１０14ａｔｏｍ／ｃｍ2 であった。また、下地
絶縁層である酸化膜の削れ量は１４０ｎｍであった。 【００２３】（比較例２）上部金属シリサイド層：Ｍｏ
Ｓｉ2 ／金属層：Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％）／下部金属シリサイド層：ＭｏＳｉ2 （膜厚：各々
４０ｎｍ／８００ｎｍ／６０ｎｍ）の積層構造を持つ配
線を下部金属シリサイド層を残さずプラズマエッチング
し（図１（ａ）〜図１（ｄ））、その後、Ｏ2 流量６．
３ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、ＣＦ4 流
量０．３３ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、
圧力１９０Ｐａでプラズマを発生させ、５０秒間処理を
行った（図１（ｅ））。引き続いて、ボンディングパッ
ド形成のためのフォトリソグラフィー工程を実施した
（図１（ｆ））。上部金属シリサイド層のエッチングは
平行平板型のエッチング装置を使用し、Ｏ2 流量０．６
０ｍｌ／ｓｅｃ．（ａｔ０℃，１ａｔｍ）、ＣＦ4 流量
０．０５ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、圧
力５０Ｐａで高周波電力１５０Ｗを印加し、６０秒プラ
ズマ処理した（図１（ｇ））。配線表面のモリブデン
（Ｍｏ）の濃度を蛍光Ｘ線を用いて測定したところ、
７．０×１０12ａｔｏｍ／ｃｍ2 であった。また、下地
絶縁層である酸化膜の削れ量は１４０ｎｍであった。 【００２４】 【発明の効果】本発明によれば、次の効果が得られる。 【００２５】（ａ）マスク材料の除去後、連続的に同一
処理室内で上部金属シリサイド層のエッチングを行うた
め、ボンディングパッド形成のための専用のマスクおよ
びフォトリソグラフィー工程を削減でき、しかも非常に
簡便である。 【００２６】（ｂ）下地となる絶縁層または基板などの
損傷を低減することができる。
用いて金属配線の微細パターンを形成するのに好適な半
導体装置の製造方法に関する。 【０００２】 【従来の技術】一般に、半導体装置の配線は、金属層の
上部を上部金属シリサイド層、下部を下部金属シリサイ
ド層で積層した構造である。上部金属シリサイド層を備
える理由は、以下の通りである。つまり、一般的にフォ
トリソグラフィー技術を利用して配線を加工しようとす
る場合、マスクパターン形成時に被加工膜の反射率が大
きいと、ハレーションと呼ばれるマスクパターンの欠陥
が発生することがある。ハレーションの発生は配線の断
線や細りを引き起こし、半導体装置の性能や信頼性を低
下させる。そこで、このハレーションを防止するため
に、配線の上面に低反射率の金属膜または金属シリサイ
ド膜（上部金属シリサイド層）を形成していた。 【０００３】しかし、上部金属シリサイド層はボンディ
ング材料との密着性が悪く高抵抗であること等により、
上部金属シリサイド層上にボンディング材料を直接、接
続することができないために、配線形成後からボンディ
ングまでの間に、フォトリソグラフィー技術を利用して
上部金属シリサイド層を除去してボンディングパッド部
を形成しなければならない。そこで、通常、配線形成工
程が終了した後、ボンディングパッド部を形成するため
のフォトリソグラフィー工程が行われる。このため、ボ
ンディングパッド部用のマスクが必要となり、製造工程
数も増加する。 【０００４】一方、下部金属シリサイド層を備える理由
は、以下の通りである。つまり、配線の下部は層間絶縁
層やシリコン基板、下部配線膜と接する。このような異
なる二層が接する界面の構造安定性は、その組み合わせ
により大きく変化する。配線材料として最も多く使用さ
れるアルミニウム（Ａｌ）またはアルミニウム合金の場
合、半導体装置の基板として一般的なシリコン（Ｓｉ）
との安定性が悪く、コンタクト部の接合を破壊するスパ
イク現象や、熱処理の冷却過程でシリコンがコンタクト
部に析出し抵抗を増大させるなどの問題が発生すること
が知られている。この対策として配線材料膜の下面に高
融点金属膜または金属シリサイド膜（下部金属シリサイ
ド層）を形成するのが有効である。 【０００５】図１に、上部金属シリサイド層、金属層、
下部金属シリサイド層の従来の配線構造の加工手順を示
す。図１（ａ）から図１（ｈ）に製造工程を工程別に示
す。すなわち、図１（ａ）は、下地の絶縁層またはシリ
コン基板１１、下部金属シリサイド層１２、金属層１３
および上部金属シリサイド層１４上に、マスク（パター
ン）１５が形成された状態を示し、図１（ｂ）は、上部
金属シリサイド層１４がエッチングされた状態を示し、
図１（ｃ）は、次いで金属層１３がエッチングされた状
態を示し、図１（ｄ）は、さらに下部金属シリサイド層
１２がエッチングされた状態を示す。図１（ｅ）は、マ
スク材料１５をアッシングした後の状態を示している。
また、図１（ｆ）〜（ｈ）はボンディングパッド部の形
成を示すものである。 【０００６】また、アルミニウム合金等を配線材料とし
た場合、エッチング終了後に金属配線の腐蝕が発生する
ことがある。腐蝕防止のためにプラズマエッチングおよ
びマスク材料の除去が同一装置で処理されることは公知
である。 【０００７】そこで、マスク材料を除去するため、プラ
ズマ処理（アッシング）を行うが、この時に使用される
アッシングガスは、酸素（Ｏ2 ）またはこれにＳＦ6 ，
ＣＦ4 等フッ素化合物のガス等が添加される。しかし、
これらのＳＦ6 ，ＣＦ4 等フッ素化合物のガスはアッシ
ング速度を大きくするために添加されたものであり、マ
スク材料が除去された後に上部金属シリサイド層または
／および下部金属シリサイド層がオーバーエッチングさ
れることにより不具合が生じる。 【０００８】 【発明が解決しようとする課題】ボンディング性を向上
させるためには、上部金属シリサイド層の除去が不可欠
である。したがって、ボンディングパッド形成のため、
専用のマスクおよびフォトリソグラフィー工程が必要と
なり、製造工程数が増加する。また、従来の製造方法で
は下部金属シリサイド層のエッチングが過剰に実施され
るため下地となる絶縁層の損傷が大きい。 【０００９】本発明は、前記問題点を解決するためにな
されたもので、次のような事項を目的としている。 【００１０】（ａ）ボンディングパッド形成のための工
程を削減する。 【００１１】（ｂ）下地の絶縁層または基板などに与え
る損傷を低減する。 【００１２】 【課題を解決するための手段】本発明は、配線が絶縁層
の上に下部金属シリサイド層と、該下部金属シリサイド
層の上に金属層と、該金属層の上に上部金属シリサイド
層とを有する半導体装置の製造方法において、前記配線
を選択的に除去するためにマスクを形成し、前記上部金
属シリサイド層と前記金属層を前記下部金属シリサイド
層を残してプラズマエッチングし、その後、前記マスク
のアッシングと、前記上部金属シリサイド層および前記
下部金属シリサイド層のプラズマエッチングを同時に同
一処理室で処理することを特徴とする半導体装置の製造
方法を提供するものである。 【００１３】 【発明の実施の形態】本発明の製造工程を工程別に図３
（ａ）から（ｄ）に示す。すなわち、図３（ａ）は、前
記図１（ａ）と同様にマスクパターンが形成された状態
を示し、図３（ｂ）は、前記図１（ｂ）と同様に上部金
属シリサイド層１４がエッチングされた状態を示し、図
３（ｃ）は、下部金属シリサイド層１２を残して上部金
属シリサイド層１４および金属層１３をプラズマエッチ
ングした状態を示し、図３（ｄ）は、マスク材料１５の
アッシングと同時に上部金属シリサイド層および下部金
属シリサイド層とが同時にプラズマエッチングされた状
態を示すものである。 【００１４】なお、プラズマ処理のためのプラズマ発生
方法は、高周波電力の印加によるもの、マイクロ波の導
入によるものおよび／またはその他の方法によるもので
あっても構わない。また、上部金属シリサイド層および
下部金属シリサイド層がモリブテン（Ｍｏ）、タングス
テン（Ｗ）および／またはそれらのシリサイドであるこ
と、配線材料がアルミニウム（Ａｌ）またはアルミニウ
ム合金であること、上部金属シリサイド層および下部金
属シリサイド層のエッチングガスにＳＦ6 ，ＣＦ4 等の
フッ素化合物を含むガスを使用することが好ましい。 【００１５】配線パターンが形成された後、マスク材料
を除去するためにプラズマ処理（アッシング）が行われ
る。この時に使用されるアッシングガスにＳＦ6 ，ＣＦ
4 等フッ素化合物のガスを添加することにより、モリブ
デン（Ｍｏ），タングステン（Ｗ）および／またはそれ
らのシリサイドはフッ化物となりエッチングされる。こ
れは、モリブデン（Ｍｏ），タングステン（Ｗ）および
ケイ素（Ｓｉ）のフッ化物の蒸気圧が大きいことによ
る。マスク材料の除去と上部金属シリサイド層とを同一
処理で取り除くことにより、ボンディングパッド形成の
ための専用のマスクおよびフォトリソグラフィー工程が
不要となる。 【００１６】また、従来の方法による半導体装置の製造
にあっては、配線のエッチングは上部金属シリサイド膜
と金属膜、下部金属シリサイド膜とでエッチング条件を
変える多段エッチングで実施され、この後、別の処理室
でマスクが除去される。この工程を図１（ａ）から図１
（ｂ），図１（ｃ），図１（ｄ）そして図１（ｅ）に示
す。この時、下部金属シリサイドのエッチングが不十分
であると配線の短絡を引き起こし、収率の低下を招くた
め、通常過剰のエッチング（オーバーエッチング）を行
う。オーバーエッチングが過ぎると、図２に示されるよ
うに下部金属シリサイド層に大きなサイドエッチングが
生じ、さらに下地絶縁層にも損傷が生じる。 【００１７】本発明では、図３（ｃ）（図１（ｃ）と同
様）に示すように下部金属シリサイド層が残存する状態
でエッチングを終了し、マスクのアッシングと上部金属
シリサイド層および下部金属シリサイド層のプラズマエ
ッチングとを同時に同一処理室で処理することにより、
下部金属シリサイド層へのサイドエッチを大きく低減す
ることができ、同時に従来の工程数を減少することがで
きる。 【００１８】 【実施例】以下に、本発明の実施例を比較例とともに示
す。 【００１９】（実施例１）上部金属シリサイド層：Ｍｏ
Ｓｉ2 ／金属層：Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％）／下部金属シリサイド層：ＭｏＳｉ2 （膜厚：各々
４０ｎｍ／８００ｎｍ／６０ｎｍ）の積層構造を持つ配
線を下部金属シリサイド層を残してプラズマエッチング
し（図３（ａ）〜図３（ｃ））、Ｏ2 流量６．３ｍｌ／
ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、ＣＦ4 流量０．６
７ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、圧力１９
０Ｐａでプラズマを発生させ、１５０秒処理を行った。
処理後、配線表面のモリブデン（Ｍｏ）の濃度を蛍光Ｘ
線を用いて測定したところ、７．２×１０12ａｔｏｍ／
ｃｍ2 であった。また、下地絶縁層である酸化膜の削れ
量は６０ｎｍであった。 【００２０】（実施例２）上部金属シリサイド層：Ｍｏ
Ｓｉ2 ／金属層：Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％）／下部金属シリサイド層：ＭｏＳｉ2 （膜厚：各々
４０ｎｍ／８００ｎｍ／６０ｎｍ）の積層構造を持つ配
線を下部金属シリサイド層を残してプラズマエッチング
し（図３（ａ）〜図３（ｃ））、Ｏ2 流量６．７ｍｌ／
ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、ＣＦ4 流量０．３
３ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、圧力１９
０Ｐａでプラズマを発生させ、１５０秒間処理を行っ
た。処理後、配線表面のモリブデン（Ｍｏ）の濃度を蛍
光Ｘ線を用いて測定したところ、８．１×１０12ａｔｏ
ｍ／ｃｍ2 であった。また、下地絶縁層である酸化膜の
削れ量は４５ｎｍであった。 【００２１】（実施例３）上部金属シリサイド層：Ｍｏ
Ｓｉ2 ／金属層：Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％）／下部金属シリサイド層：ＭｏＳｉ2 （膜厚：各々
４０ｎｍ／８００ｎｍ／６０ｎｍ）の積層構造を持つ配
線を下部金属シリサイド層を残してプラズマエッチング
し（図３（ａ）〜図３（ｃ））、Ｏ2 流量６．０ｍｌ／
ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、ＣＦ4 流量１．０
ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、圧力１９０
Ｐａでプラズマを発生させ、１２０秒間処理を行った。
処理後、配線表面のモリブデン（Ｍｏ）の濃度を蛍光Ｘ
線を用いて測定したところ、７．１×１０12ａｔｏｍ／
ｃｍ2 であった。また、下地絶縁層である酸化膜の削れ
量は８０ｎｍであった。 【００２２】（比較例１）上部金属シリサイズ層：Ｍｏ
Ｓｉ2 ／金属層：Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％）／下部金属シリサイド層：ＭｏＳｉ2 （膜厚：各々
４０ｎｍ／８００ｎｍ／６０ｎｍ）の積層構造を持つ配
線を下部金属シリサイド層を残さずプラズマエッチング
し（図１（ａ）〜図１（ｄ））、その後、Ｏ2 流量６．
３ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、ＣＦ4 流
量０．３３ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、
圧力１９０Ｐａでプラズマを発生させ、５０秒間処理を
行った（図１（ｅ））。処理後、配線表面のモリブデン
（Ｍｏ）の濃度を蛍光Ｘ線を用いて測定したところ、
３．１×１０14ａｔｏｍ／ｃｍ2 であった。また、下地
絶縁層である酸化膜の削れ量は１４０ｎｍであった。 【００２３】（比較例２）上部金属シリサイド層：Ｍｏ
Ｓｉ2 ／金属層：Ａｌ−Ｓｉ（１％）−Ｃｕ（０．５
％）／下部金属シリサイド層：ＭｏＳｉ2 （膜厚：各々
４０ｎｍ／８００ｎｍ／６０ｎｍ）の積層構造を持つ配
線を下部金属シリサイド層を残さずプラズマエッチング
し（図１（ａ）〜図１（ｄ））、その後、Ｏ2 流量６．
３ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、ＣＦ4 流
量０．３３ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、
圧力１９０Ｐａでプラズマを発生させ、５０秒間処理を
行った（図１（ｅ））。引き続いて、ボンディングパッ
ド形成のためのフォトリソグラフィー工程を実施した
（図１（ｆ））。上部金属シリサイド層のエッチングは
平行平板型のエッチング装置を使用し、Ｏ2 流量０．６
０ｍｌ／ｓｅｃ．（ａｔ０℃，１ａｔｍ）、ＣＦ4 流量
０．０５ｍｌ／ｓｅｃ．（ａｔ ０℃，１ａｔｍ）、圧
力５０Ｐａで高周波電力１５０Ｗを印加し、６０秒プラ
ズマ処理した（図１（ｇ））。配線表面のモリブデン
（Ｍｏ）の濃度を蛍光Ｘ線を用いて測定したところ、
７．０×１０12ａｔｏｍ／ｃｍ2 であった。また、下地
絶縁層である酸化膜の削れ量は１４０ｎｍであった。 【００２４】 【発明の効果】本発明によれば、次の効果が得られる。 【００２５】（ａ）マスク材料の除去後、連続的に同一
処理室内で上部金属シリサイド層のエッチングを行うた
め、ボンディングパッド形成のための専用のマスクおよ
びフォトリソグラフィー工程を削減でき、しかも非常に
簡便である。 【００２６】（ｂ）下地となる絶縁層または基板などの
損傷を低減することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｈ）は、従来の製造工程を示す縦断
面図である。 【図２】従来の製造工程でアッシング処理時間のみを延
長した場合の縦断面図である。 【図３】（ａ）〜（ｄ）は、本発明の実施例の製造工程
を工程別に示す縦断面図である。 【符号の説明】 １１ 下地の絶縁層またはシリコン基板 １２ 下部金属シリサイド層 １３ 金属層 １４ 上部金属シリサイド層 １５ マスク材料
面図である。 【図２】従来の製造工程でアッシング処理時間のみを延
長した場合の縦断面図である。 【図３】（ａ）〜（ｄ）は、本発明の実施例の製造工程
を工程別に示す縦断面図である。 【符号の説明】 １１ 下地の絶縁層またはシリコン基板 １２ 下部金属シリサイド層 １３ 金属層 １４ 上部金属シリサイド層 １５ マスク材料
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3213
H01L 21/3205
H01L 21/60
H01L 21/3065
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 配線が絶縁層の上に下部金属シリサイド
層と、該下部金属シリサイド層の上に金属層と、該金属
層の上に上部金属シリサイド層とを有する半導体装置の
製造方法において、前記配線を選択的に除去するために
マスクを形成し、前記上部金属シリサイド層と前記金属
層を前記下部金属シリサイド層を残してプラズマエッチ
ングし、その後、前記マスクのアッシングと、前記上部
金属シリサイド層および前記下部金属シリサイド層のプ
ラズマエッチングを同時に同一処理室で処理することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01981896A JP3495492B2 (ja) | 1996-02-06 | 1996-02-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01981896A JP3495492B2 (ja) | 1996-02-06 | 1996-02-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213705A JPH09213705A (ja) | 1997-08-15 |
| JP3495492B2 true JP3495492B2 (ja) | 2004-02-09 |
Family
ID=12009908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01981896A Expired - Fee Related JP3495492B2 (ja) | 1996-02-06 | 1996-02-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495492B2 (ja) |
-
1996
- 1996-02-06 JP JP01981896A patent/JP3495492B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09213705A (ja) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3257533B2 (ja) | 無機反射防止膜を使った配線形成方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| JP2830658B2 (ja) | 微細金属配線形成方法 | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| JPH08264538A (ja) | 配線の形成方法 | |
| JP3172168B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3495492B2 (ja) | 半導体装置の製造方法 | |
| JP3202466B2 (ja) | ドライエッチング方法 | |
| JPH08186120A (ja) | 半導体装置の製造方法 | |
| JP3369957B2 (ja) | 半導体装置の製造方法 | |
| JP3191344B2 (ja) | 銅膜のエッチング方法 | |
| JP3065153B2 (ja) | 半導体集積回路装置のグリッドライン製造方法 | |
| JPH10125680A (ja) | 多層配線の形成方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JPH05182937A (ja) | ドライエッチング方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPH09289213A (ja) | 高融点金属配線形成方法 | |
| JP3187020B2 (ja) | 半導体装置の製造方法 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JPH04103123A (ja) | 配線形成方法 | |
| JP2737889B2 (ja) | 多層配線構造の半導体装置の製造方法 | |
| JPH09232424A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH08203871A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031024 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |