JPH018013Y2 - - Google Patents
Info
- Publication number
- JPH018013Y2 JPH018013Y2 JP1981118673U JP11867381U JPH018013Y2 JP H018013 Y2 JPH018013 Y2 JP H018013Y2 JP 1981118673 U JP1981118673 U JP 1981118673U JP 11867381 U JP11867381 U JP 11867381U JP H018013 Y2 JPH018013 Y2 JP H018013Y2
- Authority
- JP
- Japan
- Prior art keywords
- source
- fet
- drain
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 6
- 101100484930 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS41 gene Proteins 0.000 description 10
- 101100119059 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ERG25 gene Proteins 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Description
【考案の詳細な説明】
この考案は交流信号の圧縮伸長器等に使用でき
る可変インピーダンス回路に係るものであり、特
に、電界効果トランジスタ（以下、電界効果トラ
ンジスタをFETと記す）を用いた可変インピー
ダンス回路に関するものである。
る可変インピーダンス回路に係るものであり、特
に、電界効果トランジスタ（以下、電界効果トラ
ンジスタをFETと記す）を用いた可変インピー
ダンス回路に関するものである。
この考案は制御電圧に対するインピーダンス値
の変化にオフセツトの発生しない可変インピーダ
ンス回路を提供することを目的とするものであ
る。
の変化にオフセツトの発生しない可変インピーダ
ンス回路を提供することを目的とするものであ
る。
FETを用いた従来の可変インピーダンス回路
は第１図に示す如く、信号路１とアースとの間に
FET２を接続し、FET２のソースは直流接地し、
制御電圧−Vcを抵抗３を通してFETのゲートに
印加して、FET２のドレイン・ソース間の抵抗
値を変化させていた。
は第１図に示す如く、信号路１とアースとの間に
FET２を接続し、FET２のソースは直流接地し、
制御電圧−Vcを抵抗３を通してFETのゲートに
印加して、FET２のドレイン・ソース間の抵抗
値を変化させていた。
一方、一般的にFETの出力特性は、FETのド
レイン電圧の微小電圧範囲においては第２図に示
す如くであつて、第２図に示す出力特性曲線の傾
斜がFETのドレイン・ソース間抵抗である。ま
た、FETの伝達特性曲線は第３図に示す如くで
あつて、ゲート電圧VgsがＯ（）から一Va（）
までの範囲においては直線性を有し、−Va（）
〜−Vb（）までの範囲においては非直線性を有
している。
レイン電圧の微小電圧範囲においては第２図に示
す如くであつて、第２図に示す出力特性曲線の傾
斜がFETのドレイン・ソース間抵抗である。ま
た、FETの伝達特性曲線は第３図に示す如くで
あつて、ゲート電圧VgsがＯ（）から一Va（）
までの範囲においては直線性を有し、−Va（）
〜−Vb（）までの範囲においては非直線性を有
している。
そこでFETに制御電圧−Vcを印加したとき、
FETのゲート電圧Vgsにより第２図に示す特性曲
線に従つてドレイン・ソース間の低抗値を変化さ
せることができる。ところが、第３図にみられる
ように、FETのゲート電圧VgsがＯ（）から−
Va（）まではドレイン・ソース間の抵抗値は変
化せず、その後、−Vb（）の方向に変化させる
に従つてドレイン・ソース間の抵抗値が増加し、
−Vb（）でカツトオフ状態となる。
FETのゲート電圧Vgsにより第２図に示す特性曲
線に従つてドレイン・ソース間の低抗値を変化さ
せることができる。ところが、第３図にみられる
ように、FETのゲート電圧VgsがＯ（）から−
Va（）まではドレイン・ソース間の抵抗値は変
化せず、その後、−Vb（）の方向に変化させる
に従つてドレイン・ソース間の抵抗値が増加し、
−Vb（）でカツトオフ状態となる。
すなわち、制御電圧−Vcを負方向に増加させ
てFET２のゲート電圧Vgsを変化させ、FETの
ドレイン・ソース間の抵抗値を変化させる可変イ
ンピーダンス回路において、FET２のゲート電
圧VgsがＯ（）から所定値〔−Va（）〕までは
ドレイン・ソース間の抵抗値が変化しないオフセ
ツト電圧〔−Va（）〕が存在するために、制御
電圧−Vcを変化させた場合にFET２のドレイ
ン・ソース間の抵抗値が変化しないオフセツト電
圧が制御電圧に対しても存在する欠点があつた。
てFET２のゲート電圧Vgsを変化させ、FETの
ドレイン・ソース間の抵抗値を変化させる可変イ
ンピーダンス回路において、FET２のゲート電
圧VgsがＯ（）から所定値〔−Va（）〕までは
ドレイン・ソース間の抵抗値が変化しないオフセ
ツト電圧〔−Va（）〕が存在するために、制御
電圧−Vcを変化させた場合にFET２のドレイ
ン・ソース間の抵抗値が変化しないオフセツト電
圧が制御電圧に対しても存在する欠点があつた。
そこで、この考案は上記した欠点を解消するた
めに、第４図に示す如く、FET２のソースとア
ースとの間に抵抗４を接続する。また、この
FET２のソースにソースを接続しかつFET２の
ゲートにゲートを接続したFET６を接続すると
ともに、このFET６のドレインに抵抗５を通し
て電圧VccをVccを印加する。なお７はFET２の
ゲートとソースとの間に接続したコンデンサであ
る。
めに、第４図に示す如く、FET２のソースとア
ースとの間に抵抗４を接続する。また、この
FET２のソースにソースを接続しかつFET２の
ゲートにゲートを接続したFET６を接続すると
ともに、このFET６のドレインに抵抗５を通し
て電圧VccをVccを印加する。なお７はFET２の
ゲートとソースとの間に接続したコンデンサであ
る。
この考案の実施例において、FET６のソース
はFET２のソースに接続してあるため、FET２
のソース電位はVa（）であり、オフセツト電圧
〔−Va（）〕は相殺される。従つて制御電圧−
VcをＯから負方向に変化させて行くに伴つて
FET２のドレイン・ソース間の抵抗値を増大さ
せることができる。また、この場合において、制
御電圧をＯ〔Ｖ〕から負の方向に増加させるに伴
つて、FET２のソース電位が減少して行くため、
一種の負帰還作用を呈して、FET２の特性のば
らつきの影響を軽減することができる。
はFET２のソースに接続してあるため、FET２
のソース電位はVa（）であり、オフセツト電圧
〔−Va（）〕は相殺される。従つて制御電圧−
VcをＯから負方向に変化させて行くに伴つて
FET２のドレイン・ソース間の抵抗値を増大さ
せることができる。また、この場合において、制
御電圧をＯ〔Ｖ〕から負の方向に増加させるに伴
つて、FET２のソース電位が減少して行くため、
一種の負帰還作用を呈して、FET２の特性のば
らつきの影響を軽減することができる。
またさらに、この実施例においては、FET６
を設けたため、電源Vccの電圧が印加されるFET
６のドレイン電圧は信号路１に印加されない。
を設けたため、電源Vccの電圧が印加されるFET
６のドレイン電圧は信号路１に印加されない。
なお、コンデンサ７はFET２および６のゲー
ト・ソース間を交流的に同電位にする作用をす
る。
ト・ソース間を交流的に同電位にする作用をす
る。
また、この実施例においては、FET６のドレ
インに、抵抗５を通して電源Vccの電圧を印加し
た場合を例に説明したが、抵抗５および電源Vcc
に代わつて定電流回路を接続してもよい。
インに、抵抗５を通して電源Vccの電圧を印加し
た場合を例に説明したが、抵抗５および電源Vcc
に代わつて定電流回路を接続してもよい。
またFET２、６がＰチヤンネルの場合におい
ても同様に構成することができる。
ても同様に構成することができる。
以上説明した如くこの考案によれば、制御電圧
によつてFETのドレイン・ソース間の抵抗を変
化させる場合にオフセツト電圧が無くなる。
によつてFETのドレイン・ソース間の抵抗を変
化させる場合にオフセツト電圧が無くなる。
また、ドレイン・ソース間の抵抗を変化させる
FETの特性のばらつきの影響を軽減することも
できる。
FETの特性のばらつきの影響を軽減することも
できる。
第１図は従来の可変インピーダンス回路の回路
図。第２図および第３図はFETの出力特性曲線
および伝達特性曲線。第４図はこの考案の一実施
例の回路図。 １……信号路、２および６……FET、４およ
び５……抵抗。
図。第２図および第３図はFETの出力特性曲線
および伝達特性曲線。第４図はこの考案の一実施
例の回路図。 １……信号路、２および６……FET、４およ
び５……抵抗。
Claims (1)
- 【実用新案登録請求の範囲】 電界効果トランジスタのドレイン・ソース間の
インピーダンスをゲート電圧によつて可変する可
変インピーダンス回路において、 前記電界効果トランジスタのソースとアースと
の間に抵抗を挿入するとともに、前記電界効果ト
ランジスタのソースにソースが接続されかつ前記
電界効果トランジスタのゲートにゲートが接続さ
れた他の電界効果トランジスタのドレインに電流
源を接続してなることを特徴とする可変インピー
ダンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11867381U JPS5826224U (ja) | 1981-08-10 | 1981-08-10 | 可変インピ−ダンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11867381U JPS5826224U (ja) | 1981-08-10 | 1981-08-10 | 可変インピ−ダンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5826224U JPS5826224U (ja) | 1983-02-19 |
| JPH018013Y2 true JPH018013Y2 (ja) | 1989-03-02 |
Family
ID=29912795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11867381U Granted JPS5826224U (ja) | 1981-08-10 | 1981-08-10 | 可変インピ−ダンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5826224U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61249884A (ja) * | 1985-04-30 | 1986-11-07 | 本田技研工業株式会社 | 自動二輪車等の車両用スイツチのコネクタ− |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5220995U (ja) * | 1975-07-30 | 1977-02-15 |
-
1981
- 1981-08-10 JP JP11867381U patent/JPS5826224U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5220995U (ja) * | 1975-07-30 | 1977-02-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5826224U (ja) | 1983-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0025680B1 (en) | Auto-zero amplifier circuit | |
| JPS6119134B2 (ja) | ||
| JPH018013Y2 (ja) | ||
| JP2765319B2 (ja) | 定電圧回路 | |
| US4855627A (en) | Filter circuit | |
| JPH0413305A (ja) | 遅延回路 | |
| JPH0612856B2 (ja) | 増幅回路 | |
| JPS5834836Y2 (ja) | Ｆｅｔ スイツチカイロ | |
| JPH0473805B2 (ja) | ||
| JPH01140212A (ja) | 低電圧ｍｏｓ基準電圧回路 | |
| JPS5924196Y2 (ja) | Ｆｅｔスイツチ回路 | |
| JPS5845192B2 (ja) | 可変抵抗装置 | |
| JP2947042B2 (ja) | 低位相差差動バッファ | |
| JPH0540575Y2 (ja) | ||
| JPH0374534B2 (ja) | ||
| JPS60236307A (ja) | 電流源回路 | |
| JPH0263219A (ja) | チャージポンプ回路 | |
| JPS5846090B2 (ja) | バツフア回路 | |
| JP2727332B2 (ja) | 半導体バイアス回路 | |
| JPS5819855Y2 (ja) | Ｆｅｔ増幅器 | |
| JPH0570330B2 (ja) | ||
| JPH032988Y2 (ja) | ||
| JPH02105617A (ja) | ディジタル信号を増幅する増幅器装置 | |
| JPS6331123B2 (ja) | ||
| JPS6022657Y2 (ja) | 直結増幅器の外乱防止回路 |