JPH0145658B2 - - Google Patents
Info
- Publication number
- JPH0145658B2 JPH0145658B2 JP57053629A JP5362982A JPH0145658B2 JP H0145658 B2 JPH0145658 B2 JP H0145658B2 JP 57053629 A JP57053629 A JP 57053629A JP 5362982 A JP5362982 A JP 5362982A JP H0145658 B2 JPH0145658 B2 JP H0145658B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processors
- processor
- hardware
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012545 processing Methods 0.000 claims abstract description 152
- 238000000034 method Methods 0.000 claims abstract description 136
- 230000008569 process Effects 0.000 claims abstract description 119
- 238000011084 recovery Methods 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000006854 communication Effects 0.000 description 5
- 238000003745 diagnosis Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000002405 diagnostic procedure Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 206010000210 abortion Diseases 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/203—Failover techniques using migration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2048—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share neither address space nor persistent storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Regulation And Control Of Combustion (AREA)
- Safety Devices In Control Systems (AREA)
- Jib Cranes (AREA)
- Saccharide Compounds (AREA)
- Electrotherapy Devices (AREA)
- Preparation Of Compounds By Using Micro-Organisms (AREA)
Description
【発明の詳細な説明】
『産業上の利用分野』
本発明は、コンピユータ又はプロセツサの制御
装置に関する。
装置に関する。
『従来の技術とその問題点』
外部ハードウエアを制御するためのコンピユー
タ又はプロセツサの制御装置は周知のものであ
り、このような装置においては各ハードウエア項
目は中央処離装置(CPU)に連結した関連する
ハードウエアコントローラを有している。このハ
ードウエアコントローラはCPUへの負荷を軽減
するようにCPUとハードウエアとをインターフ
エースし、通常障害に備えて二重化されている。
そして、二重化されたコントローラの一方は、通
常制御機能を実行し、他方は予備として作動して
いて、一方が障害になつた時のみ作動する。この
ような構成においては、使用しない予備のハード
ウエアコントローラの処理能力が多すぎてしまつ
ている。
タ又はプロセツサの制御装置は周知のものであ
り、このような装置においては各ハードウエア項
目は中央処離装置(CPU)に連結した関連する
ハードウエアコントローラを有している。このハ
ードウエアコントローラはCPUへの負荷を軽減
するようにCPUとハードウエアとをインターフ
エースし、通常障害に備えて二重化されている。
そして、二重化されたコントローラの一方は、通
常制御機能を実行し、他方は予備として作動して
いて、一方が障害になつた時のみ作動する。この
ような構成においては、使用しない予備のハード
ウエアコントローラの処理能力が多すぎてしまつ
ている。
この形式の制御装置は、一般にハードウエアを
制御する一組のプロセツサ又はコンピユータを有
し、プロセツサ障害から回復させることのできる
機能を有していなければならない。また、障害に
備えてハードウエアは冗長に構成されていなけれ
ばならい。即ち、予備の処理能力を有していなけ
ればならない。このような装置の目的は、要求さ
れた程度の障害に対抗するに必要な最小の予備容
量を備えることである。また、この装置は障害回
復機能を有していなければならない。即ち、障害
が発生した場合に、冗長構成のハードウエアを使
用することができる制御手順がなければならな
い。これには、障害をおこしたプロセツサのソフ
トウエアを再構成し、最小の処理損失および崩壊
で予備容量のハードウエアを作動させる機能も含
まれている。
制御する一組のプロセツサ又はコンピユータを有
し、プロセツサ障害から回復させることのできる
機能を有していなければならない。また、障害に
備えてハードウエアは冗長に構成されていなけれ
ばならい。即ち、予備の処理能力を有していなけ
ればならない。このような装置の目的は、要求さ
れた程度の障害に対抗するに必要な最小の予備容
量を備えることである。また、この装置は障害回
復機能を有していなければならない。即ち、障害
が発生した場合に、冗長構成のハードウエアを使
用することができる制御手順がなければならな
い。これには、障害をおこしたプロセツサのソフ
トウエアを再構成し、最小の処理損失および崩壊
で予備容量のハードウエアを作動させる機能も含
まれている。
一般に、コンピユータ又はプロセツサの制御装
置用のソフトウエアは通常一組の通信処理からな
り、これらの処理は次の2つの一般な範疇に入る
と考えることができる。
置用のソフトウエアは通常一組の通信処理からな
り、これらの処理は次の2つの一般な範疇に入る
と考えることができる。
(イ) 外部ハードウエアと直接通信し、ハードウエ
ア処理機能を実行するハードウエア操作処理。
ア処理機能を実行するハードウエア操作処理。
(ロ) 他の処理とのみ通信するソフトウエア専用処
理。
理。
各ハードウエア操作処理は、制御されるそのハ
ードウエア項目と直接インターフエースするプロ
セツサを作動させなければならない。そして、プ
ロセツサ障害に対する安全性のために、一般に各
ハードウエア項目に接続させ、プロセツサ障害の
場合に備えた少なくとも2個のプロセツサがあ
る。この結果、各ハードウエア項目に関連したハ
ードウエア制御プロセツサを二重化した構成にな
つている。
ードウエア項目と直接インターフエースするプロ
セツサを作動させなければならない。そして、プ
ロセツサ障害に対する安全性のために、一般に各
ハードウエア項目に接続させ、プロセツサ障害の
場合に備えた少なくとも2個のプロセツサがあ
る。この結果、各ハードウエア項目に関連したハ
ードウエア制御プロセツサを二重化した構成にな
つている。
『発明の要約』
本発明は、二重化されたプロセツサを最大限に
使用するように設計したコンピユータ制御装置に
関する。
使用するように設計したコンピユータ制御装置に
関する。
本発明によれば、複数の相互接続されたプロセ
ツサを有し、このプロセツサのいくつかは、一対
のプロセツサが各ハードウエア項目に関連するよ
うに対に構成され、他のプロセツサは1個以上の
予備プロセツサを構成し、上記各対のプロセツサ
の一方は、その関連するハードウエアを制御する
処理を行い、他方は、通常他の処理を行うよよう
に構成されていて、上記ハードウエア制御プロセ
ツサの1個に障害が発生した場合には、上記他の
処理を上記対のプロセツサの他方のプロセツサか
ら予備プロセツサに転送し、ハードウエア制御処
理を上記他方のプロセツサに転送するように構成
されたハードウエア項目を制御するコンピユータ
又はプロセツサの制御装置が提供されている。
ツサを有し、このプロセツサのいくつかは、一対
のプロセツサが各ハードウエア項目に関連するよ
うに対に構成され、他のプロセツサは1個以上の
予備プロセツサを構成し、上記各対のプロセツサ
の一方は、その関連するハードウエアを制御する
処理を行い、他方は、通常他の処理を行うよよう
に構成されていて、上記ハードウエア制御プロセ
ツサの1個に障害が発生した場合には、上記他の
処理を上記対のプロセツサの他方のプロセツサか
ら予備プロセツサに転送し、ハードウエア制御処
理を上記他方のプロセツサに転送するように構成
されたハードウエア項目を制御するコンピユータ
又はプロセツサの制御装置が提供されている。
このように制御装置を構成することにより、従
来行われていたよりも少ない予備処理容量で障害
対策を行うことが可能である。これは、ソフトウ
エア専用処理用の二重化されたプロセツサを使用
し、十分な予備プロセツサを設けて、ハードウエ
ア制御プロセツサに障害が発生した場合には、こ
れらの処理を転送し、ハードウエア操作処理用の
二重化プロセツサを解放することによつて達成さ
れている。
来行われていたよりも少ない予備処理容量で障害
対策を行うことが可能である。これは、ソフトウ
エア専用処理用の二重化されたプロセツサを使用
し、十分な予備プロセツサを設けて、ハードウエ
ア制御プロセツサに障害が発生した場合には、こ
れらの処理を転送し、ハードウエア操作処理用の
二重化プロセツサを解放することによつて達成さ
れている。
プロセツサは、ループ状又はリング状の相互接
続装置によつて連結されている。
続装置によつて連結されている。
本発明の一形態においては、2個の予備プロセ
ツサが一対として処理メリに連結され、上記他の
処理は、始めに上記対の予備プロセツサに転送さ
れている。他の処理は、その後1つ以上の他の予
備プロセツサに転送される。
ツサが一対として処理メリに連結され、上記他の
処理は、始めに上記対の予備プロセツサに転送さ
れている。他の処理は、その後1つ以上の他の予
備プロセツサに転送される。
本発明の他の態様によれば、複数のプロセツサ
によつてハードウエア項目を制御する方法であつ
て、上記プロセツサを、一対のプロセツサが各ハ
ードウエア項目に関連するように対に構成すると
共に、1個以上のプロセツサを有するように構成
し、上記関連する対のプロセツサの一方のプロセ
ツサで作動するハードウエア制御処理により各ハ
ードウエア項目を制御し、各対のプロセツサの他
方のプロセツサで他の処理を行い、上記ハードウ
エア制御プロセツサの1個に障害が発生した場合
には、上記他の処理をその対の他方のプロセツサ
から予備プロセツサに転送し、上記ハードウエア
制御処理を上記他方のプロセツサに転送する上記
制御方法が提供されている。
によつてハードウエア項目を制御する方法であつ
て、上記プロセツサを、一対のプロセツサが各ハ
ードウエア項目に関連するように対に構成すると
共に、1個以上のプロセツサを有するように構成
し、上記関連する対のプロセツサの一方のプロセ
ツサで作動するハードウエア制御処理により各ハ
ードウエア項目を制御し、各対のプロセツサの他
方のプロセツサで他の処理を行い、上記ハードウ
エア制御プロセツサの1個に障害が発生した場合
には、上記他の処理をその対の他方のプロセツサ
から予備プロセツサに転送し、上記ハードウエア
制御処理を上記他方のプロセツサに転送する上記
制御方法が提供されている。
『実施例』
以下、本発明を図面を参照して説明する。
第1図に示す装置は、複数のプロセツサ10,
10a;11,11a;12,12a;14,1
4aを有している。これらのプロセツサは、ルー
プ状のデータバス15によつて相互接続され、プ
ロセツサ間の通信が行なわれるようになつてい
る。プロセツサ10および10aは、外部ハード
ウエア項目16に連結された一対のプロセツサを
形成し、プロセツサ11aは、一対として外部ハ
ードウエア項目17に連結され、プロセツサ1
2,12aは、一対としてデイスクメモリ18に
連結されている。プロセツサ10は、ハードウエ
ア16用の主要なハードウエア制御プロセツサを
構成し、そのハードウエアに対するハードウエア
操作処理を有している。この処理は、第1図にお
いては符号H1によつて示されている。同様にし
て、プロセツサ11は、ハードウエア17用の主
ハードウエア制御プロセツサを構成し、そのハー
ドウエア操作処理は、符号H2によつて示されて
いる。第1図には、2つのハードウエア項目16
および17のみが示されているけれど、より多く
のものをループ15によつて連結することができ
るものである。デイスクメモリ18は、この装置
によつて作動される全てのハードウエア操作処理
およびソフト専用処理用の負荷モジユールを有し
ている。
10a;11,11a;12,12a;14,1
4aを有している。これらのプロセツサは、ルー
プ状のデータバス15によつて相互接続され、プ
ロセツサ間の通信が行なわれるようになつてい
る。プロセツサ10および10aは、外部ハード
ウエア項目16に連結された一対のプロセツサを
形成し、プロセツサ11aは、一対として外部ハ
ードウエア項目17に連結され、プロセツサ1
2,12aは、一対としてデイスクメモリ18に
連結されている。プロセツサ10は、ハードウエ
ア16用の主要なハードウエア制御プロセツサを
構成し、そのハードウエアに対するハードウエア
操作処理を有している。この処理は、第1図にお
いては符号H1によつて示されている。同様にし
て、プロセツサ11は、ハードウエア17用の主
ハードウエア制御プロセツサを構成し、そのハー
ドウエア操作処理は、符号H2によつて示されて
いる。第1図には、2つのハードウエア項目16
および17のみが示されているけれど、より多く
のものをループ15によつて連結することができ
るものである。デイスクメモリ18は、この装置
によつて作動される全てのハードウエア操作処理
およびソフト専用処理用の負荷モジユールを有し
ている。
ハードウエア操作処理H1に加えて、またプロ
セツサ10は、符号P2によつて示されるソフト
専用処理を有している。
セツサ10は、符号P2によつて示されるソフト
専用処理を有している。
プロセツサ10aは、符号P3およびP4で示
されるソフト専用処理を作動するように構成され
ている。同様な処理はプロセツサ11aにも設け
られていて、それらは符号P6,P7,P8によ
つて示されている。このように、この装置の通常
の操作においては、二重化すなわち予備プロセツ
サ10aおよび11aは、これらの予備プロセツ
サを使用するようにソフト専用処理を作動するよ
うになつている。第1図に示す装置は、多くの種
類の外部ハードウエア、例えば電話交換機におけ
るスイツチング装置などを制御するのに使用する
こともできる。
されるソフト専用処理を作動するように構成され
ている。同様な処理はプロセツサ11aにも設け
られていて、それらは符号P6,P7,P8によ
つて示されている。このように、この装置の通常
の操作においては、二重化すなわち予備プロセツ
サ10aおよび11aは、これらの予備プロセツ
サを使用するようにソフト専用処理を作動するよ
うになつている。第1図に示す装置は、多くの種
類の外部ハードウエア、例えば電話交換機におけ
るスイツチング装置などを制御するのに使用する
こともできる。
ハードウエア操作プロセツサの1つに障害が発
生した場合には、次のようになる。今、プロセツ
サ10に障害が発生した場合を考える。この場合
には、プロセツサ10aは、始めプロセツサ10
によつて実行されたハードウエア操作機能を引き
継がなければならない。回復の最初の段階は、こ
の場合プロセツサ12aである予備プロセツサに
ソフト専用処理P2を移動することである。この
操作は、点線20によつて示されている。ソフト
専用処理P3は、この場合プロセツサ12である
予備プロセツサに移動される。これは点線21に
よつて示されている。また、ソフト専用処理P4
も、点線22で示されるようにプロセツサ12に
移される。プロセツサ10aから処理P3および
P4を移すと、ハードウエア操作処理H1は、点
線23によつて示されるように、予備プロセツサ
10aに移すことができる。点線21ないし23
は、説明のためのみのものであつて、実際には例
えば、H1に対する負荷モジユールは物理的には
プロセツサ10から10aへ移すことはできない
が、プロセツサ12または12aの1つを介して
デイスクメモリ18から引出し、ループ15を介
してプロセツサ10aに供給することができるの
である。ハードウエア操作処理H1をプロセツサ
10aに移すと、プロセツサ12および12aに
あるソフト専用処理P2,P3,P4は、符号1
4,14aで示すような他の予備プロセツサに割
当てることもできる。これは、上述したと同様な
方法でプロセツサ12,12aの使用を解除する
ことができ、これによつてさらにハードウエア操
作処理に障害が発生した場合にも対処することが
できるのである。
生した場合には、次のようになる。今、プロセツ
サ10に障害が発生した場合を考える。この場合
には、プロセツサ10aは、始めプロセツサ10
によつて実行されたハードウエア操作機能を引き
継がなければならない。回復の最初の段階は、こ
の場合プロセツサ12aである予備プロセツサに
ソフト専用処理P2を移動することである。この
操作は、点線20によつて示されている。ソフト
専用処理P3は、この場合プロセツサ12である
予備プロセツサに移動される。これは点線21に
よつて示されている。また、ソフト専用処理P4
も、点線22で示されるようにプロセツサ12に
移される。プロセツサ10aから処理P3および
P4を移すと、ハードウエア操作処理H1は、点
線23によつて示されるように、予備プロセツサ
10aに移すことができる。点線21ないし23
は、説明のためのみのものであつて、実際には例
えば、H1に対する負荷モジユールは物理的には
プロセツサ10から10aへ移すことはできない
が、プロセツサ12または12aの1つを介して
デイスクメモリ18から引出し、ループ15を介
してプロセツサ10aに供給することができるの
である。ハードウエア操作処理H1をプロセツサ
10aに移すと、プロセツサ12および12aに
あるソフト専用処理P2,P3,P4は、符号1
4,14aで示すような他の予備プロセツサに割
当てることもできる。これは、上述したと同様な
方法でプロセツサ12,12aの使用を解除する
ことができ、これによつてさらにハードウエア操
作処理に障害が発生した場合にも対処することが
できるのである。
P2,P3,P4用のロードモジユールがすで
にプロセツサ14,14aにある場合には、また
はこれらのモジユールのローデイングを早くする
ことが不必要な場合には、プロセツサ12,12
aを介することなく、処理P2,P3,P4をプ
ロセツサ10,10aからプロセツサ14,14
aに直接移すことができる。
にプロセツサ14,14aにある場合には、また
はこれらのモジユールのローデイングを早くする
ことが不必要な場合には、プロセツサ12,12
aを介することなく、処理P2,P3,P4をプ
ロセツサ10,10aからプロセツサ14,14
aに直接移すことができる。
第1図に示す構成においては、ソフト専用処理
用の予備プロセツサ12,12aは、直接デイス
クメモリ18に連結されていて、これはこれらの
処理用のロードモジユールを予備プロセツサに直
接ロードできるという利点を有しているのであ
る。上述したように、これは、ハードウエア操作
処理H1がその予備プロセツサに転送されると、
他の予備プロセツサに移すことができるのであ
る。回復の第2段階は準備した、比較的急ぐ必要
のない都合のよい時に実行することができるので
ある。
用の予備プロセツサ12,12aは、直接デイス
クメモリ18に連結されていて、これはこれらの
処理用のロードモジユールを予備プロセツサに直
接ロードできるという利点を有しているのであ
る。上述したように、これは、ハードウエア操作
処理H1がその予備プロセツサに転送されると、
他の予備プロセツサに移すことができるのであ
る。回復の第2段階は準備した、比較的急ぐ必要
のない都合のよい時に実行することができるので
ある。
本構成は、一組の対となつた、すなわち、二重
化されたハードウエアコントローラを有してい
て、これによつて、障害の対策に必要なこの装置
の全体のハードウエアの冗長構成をへらすことが
できるようになつているのである。各対の予備プ
ロセツサは、ハードウエア操作処理を作動してい
るコントローラが障害になつた場合に予備容量を
有している他のプロセツサに移されているソフト
ウエア専用処理を作動するのに使用される。この
構成は、二重化されたプロセツサの予備容量を使
用することによつて、全体の使用されない、すな
わち、予備処理容量を従来の構成に較べてかなり
へらすことができるようになつている。
化されたハードウエアコントローラを有してい
て、これによつて、障害の対策に必要なこの装置
の全体のハードウエアの冗長構成をへらすことが
できるようになつているのである。各対の予備プ
ロセツサは、ハードウエア操作処理を作動してい
るコントローラが障害になつた場合に予備容量を
有している他のプロセツサに移されているソフト
ウエア専用処理を作動するのに使用される。この
構成は、二重化されたプロセツサの予備容量を使
用することによつて、全体の使用されない、すな
わち、予備処理容量を従来の構成に較べてかなり
へらすことができるようになつている。
各ソフトウエア専用処理は、一般に、充分な処
理時間とメモリ容量を有したどのよなプロセツサ
でも実行することができる。従つて、ソフトウエ
ア専用処理に対しては、この装置は、一組の作
動/予備対として取り扱われる必要はなく、プロ
セツサ上で実行される処理の割当てが主に処理容
量の分配および有効性によつて決定される単一の
処理リソースとして取扱われることが必要であ
る。その結果、ソフトウエア専用処理は、上述し
た様にこれらの処理を転送する回復手順が実行さ
れた場合には、予備ハードウエアコントローラプ
ロセツサに割当てることができるのである。
理時間とメモリ容量を有したどのよなプロセツサ
でも実行することができる。従つて、ソフトウエ
ア専用処理に対しては、この装置は、一組の作
動/予備対として取り扱われる必要はなく、プロ
セツサ上で実行される処理の割当てが主に処理容
量の分配および有効性によつて決定される単一の
処理リソースとして取扱われることが必要であ
る。その結果、ソフトウエア専用処理は、上述し
た様にこれらの処理を転送する回復手順が実行さ
れた場合には、予備ハードウエアコントローラプ
ロセツサに割当てることができるのである。
次に、本発明を実施した装置の一例をより詳細
に説明する。このような装置の主な構成要素は、
第1図に示すようなモジユール10,10a;1
1,11a;12,12aのような処理モジユー
ルと、第1図のリングまたはループ15のような
モジユール相互接続装置と、オペレーテイングシ
ステムである。
に説明する。このような装置の主な構成要素は、
第1図に示すようなモジユール10,10a;1
1,11a;12,12aのような処理モジユー
ルと、第1図のリングまたはループ15のような
モジユール相互接続装置と、オペレーテイングシ
ステムである。
処理モジユールについては、第1図を参照して
簡単に説明した。第2図は、その処理モジユール
が取ることのできる形態を示したより詳細な図で
ある。符号30で示すモジユールは、インターフ
エイス回路31によつてリング15に接続されて
いる。このモジユール30は、例えばモトローラ
68000マイクロプロセツサのようなCPU32と、
メモリマネージメントユニツト33と、RAM3
4と、外部ハードウエア項目36とインターフエ
イスするための制御回路35とを有していて、こ
れらの全てはマイクロプロセツサバス38に連結
されている。この構成はありふれたものであるの
で、詳細には説明しない。第2図の符号40で示
す処理モジユールは、符号30で示すものと同じ
であるが、その主な差は、このモジユール40
は、デイスクメモリ18とインターフエイスする
制御回路41およびターミナル43とインターフ
エイスする制御回路42とを有していることであ
る。簡単にするために、この第2図においては2
つの処理モジユールのみが示されているが、同様
なモジユールを幾つかリング15の周りに分配す
ることも可能であり、少くともその幾つかは対の
形で構成され、第1図を参照して説明したように
外部ハードウエアと関連しているものである。
簡単に説明した。第2図は、その処理モジユール
が取ることのできる形態を示したより詳細な図で
ある。符号30で示すモジユールは、インターフ
エイス回路31によつてリング15に接続されて
いる。このモジユール30は、例えばモトローラ
68000マイクロプロセツサのようなCPU32と、
メモリマネージメントユニツト33と、RAM3
4と、外部ハードウエア項目36とインターフエ
イスするための制御回路35とを有していて、こ
れらの全てはマイクロプロセツサバス38に連結
されている。この構成はありふれたものであるの
で、詳細には説明しない。第2図の符号40で示
す処理モジユールは、符号30で示すものと同じ
であるが、その主な差は、このモジユール40
は、デイスクメモリ18とインターフエイスする
制御回路41およびターミナル43とインターフ
エイスする制御回路42とを有していることであ
る。簡単にするために、この第2図においては2
つの処理モジユールのみが示されているが、同様
なモジユールを幾つかリング15の周りに分配す
ることも可能であり、少くともその幾つかは対の
形で構成され、第1図を参照して説明したように
外部ハードウエアと関連しているものである。
処理モジユールを相互接続するリングまたはル
ープ15、一般的には1Mビツト/秒以上の高い
帯域幅を有していなければならない。そして、信
頼性を増すために、編組リングの相互接続装置を
使用するのが望ましい。
ープ15、一般的には1Mビツト/秒以上の高い
帯域幅を有していなければならない。そして、信
頼性を増すために、編組リングの相互接続装置を
使用するのが望ましい。
インターフエイス回路31は、第2a図に示す
形態をとることができる。この回路は、編組リン
グ15に接続されていて、直列データの伝送およ
び受信、データコーデイングおよびデコーデイン
グ、クロツク再生とビツト同期および編組スイツ
チングを有するビツトレベル機能を実行する第1
パート45を有している。第2パート46は、フ
レーム同期、アドレスおよび制御フイールドの識
別、エラー検出、合図検出、ビツト挿入と削除お
よび状態表示を有するメツセージレベル機能を実
行する。
形態をとることができる。この回路は、編組リン
グ15に接続されていて、直列データの伝送およ
び受信、データコーデイングおよびデコーデイン
グ、クロツク再生とビツト同期および編組スイツ
チングを有するビツトレベル機能を実行する第1
パート45を有している。第2パート46は、フ
レーム同期、アドレスおよび制御フイールドの識
別、エラー検出、合図検出、ビツト挿入と削除お
よび状態表示を有するメツセージレベル機能を実
行する。
第3パート47は、処理モジユールとインター
フエイスして、プロセツサバス38にインターフ
エイスしたり、処理モジユールへのメツセージ
や、処理モジユールからのメツセージの入出力バ
ツフアの役目をしたり、処理モジユールとリング
インターフエイスユニツト45との間の制御を調
整する。
フエイスして、プロセツサバス38にインターフ
エイスしたり、処理モジユールへのメツセージ
や、処理モジユールからのメツセージの入出力バ
ツフアの役目をしたり、処理モジユールとリング
インターフエイスユニツト45との間の制御を調
整する。
第1図を参照して説明したように、ハードウエ
ア操作処理が障害になつた時に実行される回復手
順は、オペレーテイングシステムによつて制御さ
れる。この作用は、第3図および第4図を参照し
て説明する。第3図は、一対の処理モジユール5
0,50aと関連する外部ハードウエア51を示
す簡単な図である。ハードウエア51は、通常処
理モジユール50で作動するハードウエア操作処
理H1によつて制御される。ソフトウエア専用処
理P4,P7は処理モジユール50aで作動す
る。
ア操作処理が障害になつた時に実行される回復手
順は、オペレーテイングシステムによつて制御さ
れる。この作用は、第3図および第4図を参照し
て説明する。第3図は、一対の処理モジユール5
0,50aと関連する外部ハードウエア51を示
す簡単な図である。ハードウエア51は、通常処
理モジユール50で作動するハードウエア操作処
理H1によつて制御される。ソフトウエア専用処
理P4,P7は処理モジユール50aで作動す
る。
オペレーテイングシステムは、処理モジユール
52で作動するように示されているシステムマネ
ージヤ(SM)と、このシステムの各処理モジユ
ールに1つを分配されているモジユールマネージ
ヤ(MM)とを有している。各モジユールマネー
ジヤ(MM)は、その処理モジユールの内部マネ
ージメントを実行し、各プロセツサ間の通信を取
扱つている。また、そのモジユールマネージヤ
は、システムマネージヤSMからのコマンドに応
答したり、システムマネージヤSMへレポートを
送つたりする。
52で作動するように示されているシステムマネ
ージヤ(SM)と、このシステムの各処理モジユ
ールに1つを分配されているモジユールマネージ
ヤ(MM)とを有している。各モジユールマネー
ジヤ(MM)は、その処理モジユールの内部マネ
ージメントを実行し、各プロセツサ間の通信を取
扱つている。また、そのモジユールマネージヤ
は、システムマネージヤSMからのコマンドに応
答したり、システムマネージヤSMへレポートを
送つたりする。
システムマネージヤSMは、プロセツサシステ
ムの全ての監視、特にシステムメンテナンスや構
成マネジメントに対する全ての監視に責任があ
る。システムマネージヤSMは、一般に第3図に
示すように単一の処理モジユール状に集中化され
ていて、実行中のモジユールが障害になつた場合
には他のシステムモジユールで再スタートするこ
とができるようになつている。
ムの全ての監視、特にシステムメンテナンスや構
成マネジメントに対する全ての監視に責任があ
る。システムマネージヤSMは、一般に第3図に
示すように単一の処理モジユール状に集中化され
ていて、実行中のモジユールが障害になつた場合
には他のシステムモジユールで再スタートするこ
とができるようになつている。
システムマネージヤは、インタープロセツサメ
ツセージ形式のコマンドを個々のモジユールマネ
ージヤに送出することによつてプロセツサモジユ
ールの障害から回復を調整する。システムマネー
ジヤは、処理モジユールに周期的に問い合わせを
行つて、これらの状態をチエツクする。例えば、
もし処理モジユール50に対する問合わせが、そ
のモジユールが障害になつていることを示してい
る場合には、システムマネージヤはモジユール5
0のモジユールマネージヤにコマンドを発行し、
そのモジユールの処理を中止させる。
ツセージ形式のコマンドを個々のモジユールマネ
ージヤに送出することによつてプロセツサモジユ
ールの障害から回復を調整する。システムマネー
ジヤは、処理モジユールに周期的に問い合わせを
行つて、これらの状態をチエツクする。例えば、
もし処理モジユール50に対する問合わせが、そ
のモジユールが障害になつていることを示してい
る場合には、システムマネージヤはモジユール5
0のモジユールマネージヤにコマンドを発行し、
そのモジユールの処理を中止させる。
それから、システムマネージヤは、別の処理モ
ジユール53に伝送されるコマンドを発行する。
このコマンドは、モジユール53のモジユールマ
ネージヤに指令して、メモリを割当て、メモリ1
8からや、モジユール50aから処理コードやデ
ータをロードすることによつて処理P4,P7を
形成する。これらの処理はモジユール53上で休
止状態に保持される。
ジユール53に伝送されるコマンドを発行する。
このコマンドは、モジユール53のモジユールマ
ネージヤに指令して、メモリを割当て、メモリ1
8からや、モジユール50aから処理コードやデ
ータをロードすることによつて処理P4,P7を
形成する。これらの処理はモジユール53上で休
止状態に保持される。
それから、システムマネージヤは、モジユール
50aのモジユールマネージヤにコマンドを送出
し、処理P4,P7の実行を終了し、それからさ
らにコマンドをモジユール53に送出して、その
プロセツサ上でP4,P7を実行させる。それか
ら、システムマネージヤは、モジユール50aの
モジユールマネージヤにコマンドを送出して、そ
のモジユール上の処理P4およびP7を破壊し、
これによつて、その処理に割当てられたメモリを
使用可能にする。最終的には、システムマネージ
ヤSMは、モジユール50aにコマンドを送出し
て、処離H1を形成し、その処理を開始する。モ
ジユール50aのモジユールマネージヤは、必要
なリソースを割当て、処理H1用の処理コードや
データをロードし、その処理の実行を行う。この
ようにして最終の構成は第4図に示すように、H
1はモジユール50a上で作動し、処理P4,P
7はモジユール53上で作動する。
50aのモジユールマネージヤにコマンドを送出
し、処理P4,P7の実行を終了し、それからさ
らにコマンドをモジユール53に送出して、その
プロセツサ上でP4,P7を実行させる。それか
ら、システムマネージヤは、モジユール50aの
モジユールマネージヤにコマンドを送出して、そ
のモジユール上の処理P4およびP7を破壊し、
これによつて、その処理に割当てられたメモリを
使用可能にする。最終的には、システムマネージ
ヤSMは、モジユール50aにコマンドを送出し
て、処離H1を形成し、その処理を開始する。モ
ジユール50aのモジユールマネージヤは、必要
なリソースを割当て、処理H1用の処理コードや
データをロードし、その処理の実行を行う。この
ようにして最終の構成は第4図に示すように、H
1はモジユール50a上で作動し、処理P4,P
7はモジユール53上で作動する。
処理の形態や処理間の通信の形態については、
特にプロセツサ障害を参照してより詳細に説明す
る。オペレーテイングシステムは、障害の場合に
処理の実行を維持するように設計されている。処
理は、一連のプログラムステートメントを逐時実
行するものとして定められていて、その逐時実行
は、他の処理と同時に行うことができるようにな
つている。ある一つの処理に対して2つ以上のイ
ンスタントが存在することもある。すなわち、同
じ一連のプログラムステートメントを2つ以上で
逐時実行することもできるのである。処理の各イ
ンスタントは、メツセージがアドレスされた名前
を有している。
特にプロセツサ障害を参照してより詳細に説明す
る。オペレーテイングシステムは、障害の場合に
処理の実行を維持するように設計されている。処
理は、一連のプログラムステートメントを逐時実
行するものとして定められていて、その逐時実行
は、他の処理と同時に行うことができるようにな
つている。ある一つの処理に対して2つ以上のイ
ンスタントが存在することもある。すなわち、同
じ一連のプログラムステートメントを2つ以上で
逐時実行することもできるのである。処理の各イ
ンスタントは、メツセージがアドレスされた名前
を有している。
処理は、「メツセージ」を送ることによつて、
データを他の処理に送ることができる。メツセー
ジは、行先の処理の名前を有している(インスタ
ンス)。この装置は、プログラミング言語CHILL
(CCITT高レベルプログラミング言語)を使用す
ることができ、そのプログラミング言語に適応可
能な処理やメツセージの定義が説明のこの部分に
適用されている。オペレーテイングシステムは、
(モジユールマネージヤの低レベル中心部を除い
て)主に処理から構成されている。前述したよう
にオペレーテイングシステムのモジユールマネー
ジヤ部分は、各処理モジユール上に存在する1グ
ループの処理である。即ち、モジユールマネージ
ヤの処理の場合の別の組は、各処理モジユール上
にある。システムマネージヤは、単一グループの
処理である。すなわち各処理のたつた1つの場合
である。第3図を参照して示したように、これは
一つの処理モジユール上に通常存在しているが、
いくつかの処理モジユールにわたつて分配するこ
ともできる。オペレーテイングシステムでない処
理は、応用処理として分類され、例えばハードウ
エア操作処理を有している。
データを他の処理に送ることができる。メツセー
ジは、行先の処理の名前を有している(インスタ
ンス)。この装置は、プログラミング言語CHILL
(CCITT高レベルプログラミング言語)を使用す
ることができ、そのプログラミング言語に適応可
能な処理やメツセージの定義が説明のこの部分に
適用されている。オペレーテイングシステムは、
(モジユールマネージヤの低レベル中心部を除い
て)主に処理から構成されている。前述したよう
にオペレーテイングシステムのモジユールマネー
ジヤ部分は、各処理モジユール上に存在する1グ
ループの処理である。即ち、モジユールマネージ
ヤの処理の場合の別の組は、各処理モジユール上
にある。システムマネージヤは、単一グループの
処理である。すなわち各処理のたつた1つの場合
である。第3図を参照して示したように、これは
一つの処理モジユール上に通常存在しているが、
いくつかの処理モジユールにわたつて分配するこ
ともできる。オペレーテイングシステムでない処
理は、応用処理として分類され、例えばハードウ
エア操作処理を有している。
処理によつて送られたメツセージは、メツセー
ジセンダーが存在する処理モジユールのモジユー
ルマネージヤ内のメツセージハンドラによつて始
め受けとられる(第5図参照)。このメツセージ
ハンドラMHは、メツセージの行先処理(インス
タンス)名を読み取る。メツセージがそのモジユ
ール上の処理行きである場合には、そのメツセー
ジは、その処理の入力メツセージに列に加えられ
る。かかる手順は、モジユール60で作動する処
理CおよびDに対して第5図で示されている。処
理Cから送られるデータは、モジユール60のメ
ツセージハンドラMHによつて受け取られ、それ
から処理Dに向けられる。
ジセンダーが存在する処理モジユールのモジユー
ルマネージヤ内のメツセージハンドラによつて始
め受けとられる(第5図参照)。このメツセージ
ハンドラMHは、メツセージの行先処理(インス
タンス)名を読み取る。メツセージがそのモジユ
ール上の処理行きである場合には、そのメツセー
ジは、その処理の入力メツセージに列に加えられ
る。かかる手順は、モジユール60で作動する処
理CおよびDに対して第5図で示されている。処
理Cから送られるデータは、モジユール60のメ
ツセージハンドラMHによつて受け取られ、それ
から処理Dに向けられる。
メツセージが他のモジユールの処理行きである
場合には、そのメツセージ相互接続リンク15を
介して伝送される。各処理モジユール上のリンク
インターフエイスユニツト31は、このメツセー
ジの行先アドレスをその存在する処理名と比較
し、一致した場合にはメツセージをコピーする。
それからメツセージは、その処理モジユールのメ
ツセージハンドラによつて取られ、その処理によ
つて受け取られるように行先処理の入力メツセー
ジ列に加えられる。このような手順は、処理Aに
よつて処理モジユール61から処理モジユール6
0上の処理Eへ送られるデータに対して第5図に
示されている。
場合には、そのメツセージ相互接続リンク15を
介して伝送される。各処理モジユール上のリンク
インターフエイスユニツト31は、このメツセー
ジの行先アドレスをその存在する処理名と比較
し、一致した場合にはメツセージをコピーする。
それからメツセージは、その処理モジユールのメ
ツセージハンドラによつて取られ、その処理によ
つて受け取られるように行先処理の入力メツセー
ジ列に加えられる。このような手順は、処理Aに
よつて処理モジユール61から処理モジユール6
0上の処理Eへ送られるデータに対して第5図に
示されている。
プログラミング言語のレベルにおいては、メツ
セージは、記号形式およびシンクタツクス形式で
表わされている: メツセージ名(データ値)を処理名に送出す
る。例えば、 ラインナンバー4,6,78をコール制御3へ
送出する。
セージは、記号形式およびシンクタツクス形式で
表わされている: メツセージ名(データ値)を処理名に送出す
る。例えば、 ラインナンバー4,6,78をコール制御3へ
送出する。
このメツセージ形式は、言語コンパイラによつ
て非記号表現に変換され、さらに処理モジユール
のメツセージハンドラMHによつて、ソースアド
レスおよび行先アドレス、メツセージの長さおよ
び制御情報、誤りチエツキング用のパケツトフイ
ールドを有するパケツト形式に変換される。最も
低いレベルの通信におけるフレーム形式は、
HDLC(高レベルデータリンク制御)標準形式に
基づいている。
て非記号表現に変換され、さらに処理モジユール
のメツセージハンドラMHによつて、ソースアド
レスおよび行先アドレス、メツセージの長さおよ
び制御情報、誤りチエツキング用のパケツトフイ
ールドを有するパケツト形式に変換される。最も
低いレベルの通信におけるフレーム形式は、
HDLC(高レベルデータリンク制御)標準形式に
基づいている。
次の制御オペレーシヨンは処理上で実行するこ
とができる。
とができる。
(イ) 処理のインスタンスを作ることができる。
(ロ) 形成された処理のインスタンスをスタートさ
せることができる。
せることができる。
(ハ) スタートされた処理のインスタンスを停止さ
せることができる。
せることができる。
(ニ) 停止された(またはスタートしていない)処
理のインスタントを破壊することができる。
理のインスタントを破壊することができる。
これらのオペレーシヨンを要求するメツセージ
は、モジユールマネージヤーの処理ハンドラに送
出される。特に、システムマネージヤは、これら
のオペレーシヨンを要求するメツセージを上述し
た回復手順の間に個々の処理ハンドラに送出す
る。これらのメツセージを受取つた時のモジユー
ルマネージヤの処理ハンドラによつてなされる機
能は次の通りである: (イ) 処理のインスタンスを形成する。受信された
メツセージは、次のデーター処理の名前および
形成されたインスタンスがわかる名前を有して
いる。処理ハンドラは、処理に必要な全てのリ
ソースを割当、実行する。これは、まだ存在し
ない場合には、システムフアイルメモリに設け
られた処理モジユール上のフアイルサーバーモ
ジユール処理を要求するメツセージを送出する
ことによつて処理コードやデータフアイルをロ
ードすることを要求し、そのフアイルを伝送す
る。制御プロツクが処理のインスタンスに対し
て形成され、処理のインスタンスは実行に対し
て準備される。処理ハンドラは、処理のインス
タンスが形成された要求処理に応答する。
は、モジユールマネージヤーの処理ハンドラに送
出される。特に、システムマネージヤは、これら
のオペレーシヨンを要求するメツセージを上述し
た回復手順の間に個々の処理ハンドラに送出す
る。これらのメツセージを受取つた時のモジユー
ルマネージヤの処理ハンドラによつてなされる機
能は次の通りである: (イ) 処理のインスタンスを形成する。受信された
メツセージは、次のデーター処理の名前および
形成されたインスタンスがわかる名前を有して
いる。処理ハンドラは、処理に必要な全てのリ
ソースを割当、実行する。これは、まだ存在し
ない場合には、システムフアイルメモリに設け
られた処理モジユール上のフアイルサーバーモ
ジユール処理を要求するメツセージを送出する
ことによつて処理コードやデータフアイルをロ
ードすることを要求し、そのフアイルを伝送す
る。制御プロツクが処理のインスタンスに対し
て形成され、処理のインスタンスは実行に対し
て準備される。処理ハンドラは、処理のインス
タンスが形成された要求処理に応答する。
(ロ) 処理のインスタンスを開始する。受信された
メツセージは、開始した処理のインスタンスの
名前や、スタートのモード、例えば初期スター
ト、ロールバツクリタートを有している。処理
例が形成されるような場合、このような場合に
はエラーメツセージが戻されるのであるが、こ
のような場合には、処理ハンドラーは名前のつ
けられた処理例を実行する。
メツセージは、開始した処理のインスタンスの
名前や、スタートのモード、例えば初期スター
ト、ロールバツクリタートを有している。処理
例が形成されるような場合、このような場合に
はエラーメツセージが戻されるのであるが、こ
のような場合には、処理ハンドラーは名前のつ
けられた処理例を実行する。
(ハ) 処理のインスタンスを停止する。処理ハンド
ラは、メツセージの中で名前を付けられた処理
のインスタンスの実行を停止し、それを休止状
態にセツトする。それはスタンドメツセージに
よつて再スタートすることができる。停止処理
のインスタンスにアドレスされたメツセージは
受け入れられない。
ラは、メツセージの中で名前を付けられた処理
のインスタンスの実行を停止し、それを休止状
態にセツトする。それはスタンドメツセージに
よつて再スタートすることができる。停止処理
のインスタンスにアドレスされたメツセージは
受け入れられない。
(ニ) 処理インスタンスを破壊する。処理ハンドラ
は、メツセージの中に名前の付けられた処理の
インスタンスに割当てられた全てのリソース、
例えだ使用されたメモリを解除し処理のインス
タンスの全ての記録を削除する。これに続い
て、それを再スタートさせる場合には、処理の
インスタンスを再び形成することが必要であ
る。
は、メツセージの中に名前の付けられた処理の
インスタンスに割当てられた全てのリソース、
例えだ使用されたメモリを解除し処理のインス
タンスの全ての記録を削除する。これに続い
て、それを再スタートさせる場合には、処理の
インスタンスを再び形成することが必要であ
る。
上述した回復手順は、オペレーテイングシステ
ムのシステムマネージヤとモジユールマネージヤ
間のメツセージの流れに従つて説明された。これ
らのメツセージは、モジユールマネージヤとシス
テムマネージヤを形成する処理によつて送出され
受信される。第6図および第7図は、それぞれ、
障害検出および回復に関する処理に基づいてシス
テムとモジユールマネージヤの基本的な内部構造
を示すものである。
ムのシステムマネージヤとモジユールマネージヤ
間のメツセージの流れに従つて説明された。これ
らのメツセージは、モジユールマネージヤとシス
テムマネージヤを形成する処理によつて送出され
受信される。第6図および第7図は、それぞれ、
障害検出および回復に関する処理に基づいてシス
テムとモジユールマネージヤの基本的な内部構造
を示すものである。
障害処理手順は次の通りである。プロセスモジ
ユールの状態は、システムマネージヤの一部を形
成する処理モジユール監視処理80によつて監視
されている。この監視処理は、周期的に各モジユ
ールから状態レポートメツセージを要求する。障
害レポートを受信したりまたは期待したレポート
がない場合には、監視処理は、障害診断処理81
に通知する。診断処理は、この情報を一般に処理
から受け取つた他の誤りレポートメツセージと関
連付ける。それはレポートを確認し、分析して、
その診断結果を構成マネージヤ82に通知する。
ユールの状態は、システムマネージヤの一部を形
成する処理モジユール監視処理80によつて監視
されている。この監視処理は、周期的に各モジユ
ールから状態レポートメツセージを要求する。障
害レポートを受信したりまたは期待したレポート
がない場合には、監視処理は、障害診断処理81
に通知する。診断処理は、この情報を一般に処理
から受け取つた他の誤りレポートメツセージと関
連付ける。それはレポートを確認し、分析して、
その診断結果を構成マネージヤ82に通知する。
構成マネージヤ82は、各処理モジユールや各
処理の記述の形態でシステムの現在の状態の記録
をテーブル上に保持している。これは、処理モジ
ユールリソースの明細や、処理リソース条件や、
処理モジユールに対する処理のインスタンスの現
在の割当てなどを有している。また、この構成記
述は、予備処理やモジユール明細を有していて、
これによつて、構成マネージヤ82が、モジユー
ルが障害をおこした場合にはプロセツサモジユー
ルに処理のインスタンスの再割当を決定すること
ができる。障害診断処理81から処理およびモジ
ユール障害の通知を受けた時には、構成マネージ
ヤは、回復に処理例のどの再割当が必要かを決定
する。メツセージが送出されて閉成され、障害を
起こした処理モジユールを分離する。それから、
制御メツセージをモジユールマネージヤに送るこ
とによつて回復手順を調整する。これらのメツセ
ージは、主に上述したように、形成し、開始し、
停止し、破壊するものであり、関連する処理モジ
ユールの処理ハンドラに送出される。これらのメ
ツセージのシーケンスは、すでに上述した通りで
ある。
処理の記述の形態でシステムの現在の状態の記録
をテーブル上に保持している。これは、処理モジ
ユールリソースの明細や、処理リソース条件や、
処理モジユールに対する処理のインスタンスの現
在の割当てなどを有している。また、この構成記
述は、予備処理やモジユール明細を有していて、
これによつて、構成マネージヤ82が、モジユー
ルが障害をおこした場合にはプロセツサモジユー
ルに処理のインスタンスの再割当を決定すること
ができる。障害診断処理81から処理およびモジ
ユール障害の通知を受けた時には、構成マネージ
ヤは、回復に処理例のどの再割当が必要かを決定
する。メツセージが送出されて閉成され、障害を
起こした処理モジユールを分離する。それから、
制御メツセージをモジユールマネージヤに送るこ
とによつて回復手順を調整する。これらのメツセ
ージは、主に上述したように、形成し、開始し、
停止し、破壊するものであり、関連する処理モジ
ユールの処理ハンドラに送出される。これらのメ
ツセージのシーケンスは、すでに上述した通りで
ある。
特に第6図を参照すると、監視処理80は、各
処理モジユール上で作動する処理モジユール監視
処理から状態メツセージを要求し、受取る。タイ
マは、各処理モジユールに対して維持されてい
る。初期システムの開始時には、全ての処理モジ
ユールは、障害セツトされる。それから、処理モ
ジユール状態要求メツセージが送出され、開始タ
イムアウトをカバーする。要求中の処理モジユー
ルが戻されると、そのモジユールに対するタイマ
ーはリセツトされる。それから、処理モジユール
状態は、ワーキング状態に変る。そして、処理状
態要求メツセージは、次のインターバルで送出さ
れる。対応する監視メツセージの受信がなくタイ
マーがタイムアウトになつた場合には、状態は障
害に変化する。処理モジユール状態が変化するご
とにレポートは障害診断処理81に送出される。
これは構成マネージヤ82を通過する前に確認さ
れる。それから、システムマネージヤは、システ
ムの状態に関係するレコードを変化し、例を1つ
の処理モジユールから新しい情報による他の処理
モジユールへ移す。
処理モジユール上で作動する処理モジユール監視
処理から状態メツセージを要求し、受取る。タイ
マは、各処理モジユールに対して維持されてい
る。初期システムの開始時には、全ての処理モジ
ユールは、障害セツトされる。それから、処理モ
ジユール状態要求メツセージが送出され、開始タ
イムアウトをカバーする。要求中の処理モジユー
ルが戻されると、そのモジユールに対するタイマ
ーはリセツトされる。それから、処理モジユール
状態は、ワーキング状態に変る。そして、処理状
態要求メツセージは、次のインターバルで送出さ
れる。対応する監視メツセージの受信がなくタイ
マーがタイムアウトになつた場合には、状態は障
害に変化する。処理モジユール状態が変化するご
とにレポートは障害診断処理81に送出される。
これは構成マネージヤ82を通過する前に確認さ
れる。それから、システムマネージヤは、システ
ムの状態に関係するレコードを変化し、例を1つ
の処理モジユールから新しい情報による他の処理
モジユールへ移す。
障害診断処理は、監視処理80から処理モジユ
ール状態レポートを受取り、一般の処理から誤り
レポートやロールバツクリクエストを受取る。そ
れは、処理モジユール上で実行される診断試験を
要求することができる。これらのレポートは関連
付けられ、有効にされ、そして書込まれる。障害
診断結果は、構成マネージヤ82に送られる。
ール状態レポートを受取り、一般の処理から誤り
レポートやロールバツクリクエストを受取る。そ
れは、処理モジユール上で実行される診断試験を
要求することができる。これらのレポートは関連
付けられ、有効にされ、そして書込まれる。障害
診断結果は、構成マネージヤ82に送られる。
構成マネージヤは、全体のシステム状態を定め
るデータベースへのアクセスを制御したり、更新
を制御する処理である。主な3つの組のレコード
が保持される: 1 各処理モジユール、その処理リソースおよび
動作状態を記述する処理モジユールレコード。
るデータベースへのアクセスを制御したり、更新
を制御する処理である。主な3つの組のレコード
が保持される: 1 各処理モジユール、その処理リソースおよび
動作状態を記述する処理モジユールレコード。
2 各処理の処理条件を記述する処理レコード。
3 それぞれの処理レコードに関連し、プログラ
ミングモジユールに対する処理のインスタンス
の現在の割当および予備の割当を定めるレコー
ド。
ミングモジユールに対する処理のインスタンス
の現在の割当および予備の割当を定めるレコー
ド。
これらは、各処理およびその関連するインスタ
ンスの各処理モジユールの状態や処理モジユール
に対する処理のインスタンスの現在の割当や予備
の割当を定めるレコードである。この装置の始め
の定義は、データフアイルとして初期のシステム
スタート時にロードされる。その後、障害になつ
た場合やまたは例えばキーボードターミナル入力
を介してシステムを再指定する命令により、構成
マネージヤ82によつて更新させられる。
ンスの各処理モジユールの状態や処理モジユール
に対する処理のインスタンスの現在の割当や予備
の割当を定めるレコードである。この装置の始め
の定義は、データフアイルとして初期のシステム
スタート時にロードされる。その後、障害になつ
た場合やまたは例えばキーボードターミナル入力
を介してシステムを再指定する命令により、構成
マネージヤ82によつて更新させられる。
キーボードからメツセージを受取つたり、また
は装置の再構成を要求する障害診断メツセージを
受取ると、構成マネージヤはそのレコードから必
要な変更を決定する。そして、これらの変更を制
御して、それによりそのレコードを更新する。変
更は、命令メツセージを通常のシーケンスで処理
に送出することによつて実行される。処理モジユ
ール障害からの回復の場合には、これらのメツセ
ージは、主に処理のインスタンスの移動を制御
し、(スタートおよびストツプコマンドの場合に
はスタート/ストツプ処理を介して)処理モジユ
ール処理ハンドラに主に向けられる。
は装置の再構成を要求する障害診断メツセージを
受取ると、構成マネージヤはそのレコードから必
要な変更を決定する。そして、これらの変更を制
御して、それによりそのレコードを更新する。変
更は、命令メツセージを通常のシーケンスで処理
に送出することによつて実行される。処理モジユ
ール障害からの回復の場合には、これらのメツセ
ージは、主に処理のインスタンスの移動を制御
し、(スタートおよびストツプコマンドの場合に
はスタート/ストツプ処理を介して)処理モジユ
ール処理ハンドラに主に向けられる。
スタート/ストツプ処理84は、装置の全ての
中心的でない処理のスタートおよびストツプを制
御する。スタート/ストツプ処理はシステムマネ
ージヤから要求を受取る。処理例のスターテイン
グおよびストツピングは、1つの処理モジユール
から他の処理モジユールへの処理移動シーケンス
の1部であるかまたは1つの処理モジユール上の
初期スタートかまたはロールバツク再スタートで
あるにすぎない。スタート/ストツプ処理は、正
確なタイミングや、他の処理と協同する処理の実
行を制御するに必要なスタートおよびストツプコ
マンドの同期を取扱う。
中心的でない処理のスタートおよびストツプを制
御する。スタート/ストツプ処理はシステムマネ
ージヤから要求を受取る。処理例のスターテイン
グおよびストツピングは、1つの処理モジユール
から他の処理モジユールへの処理移動シーケンス
の1部であるかまたは1つの処理モジユール上の
初期スタートかまたはロールバツク再スタートで
あるにすぎない。スタート/ストツプ処理は、正
確なタイミングや、他の処理と協同する処理の実
行を制御するに必要なスタートおよびストツプコ
マンドの同期を取扱う。
第7図を参照すると、処理モジユール上の各モ
ジユールマネージヤは、この処理の1例を実行す
る処理モジユールモニタ90を有している。それ
は直ちに初期システムスタート時の中心部の後ロ
ードされる。処理は、処理モジユールの動作状態
の基本的なチエツクを行う。そして、周期的に、
処理モジユール状態レポートを要求するシステム
マネージヤ処理モジユール監視からメツセージを
受取る。処理モジユールモニタが応答メツセージ
を送ることを行なわない場合には、処理モジユー
ル監視は最試行の後、特定の処理モジユールが障
害であると仮定する。
ジユールマネージヤは、この処理の1例を実行す
る処理モジユールモニタ90を有している。それ
は直ちに初期システムスタート時の中心部の後ロ
ードされる。処理は、処理モジユールの動作状態
の基本的なチエツクを行う。そして、周期的に、
処理モジユール状態レポートを要求するシステム
マネージヤ処理モジユール監視からメツセージを
受取る。処理モジユールモニタが応答メツセージ
を送ることを行なわない場合には、処理モジユー
ル監視は最試行の後、特定の処理モジユールが障
害であると仮定する。
モジユールマネージヤもまた、処理モジユール
上を実行する処理例の状態に追従して、各処理の
インスタンスに対する作動レコードや制御ブロツ
クを維持する処理ハンドラ91を有している。そ
して、それは処理スケジユール機能を実行し、さ
らにシステムマネージヤから受けた対応するコマ
ンドメツセージを受信するとオペレーシヨンの形
成、スタート、ストツプおよび破壊を実行する。
それは、これらのオペレーシヨンを実行する時、
モジユールマネージヤの他の機能を必要とする。
例えば処理のインスタンスを形成する場合には、
処理モジユールローダによつて処理フアイルをロ
ードすることを必要とする。
上を実行する処理例の状態に追従して、各処理の
インスタンスに対する作動レコードや制御ブロツ
クを維持する処理ハンドラ91を有している。そ
して、それは処理スケジユール機能を実行し、さ
らにシステムマネージヤから受けた対応するコマ
ンドメツセージを受信するとオペレーシヨンの形
成、スタート、ストツプおよび破壊を実行する。
それは、これらのオペレーシヨンを実行する時、
モジユールマネージヤの他の機能を必要とする。
例えば処理のインスタンスを形成する場合には、
処理モジユールローダによつて処理フアイルをロ
ードすることを必要とする。
上述した装置においては、ループまたはリング
15へのアクセスは、制御合図方法によつて行う
ことができる。この方法において、制御合図は、
モジユールからモジユールへ円形リボン形式でリ
ングの周りを回る特定のピツトストリングであ
る。モジユールがその合図を所有すると、その通
過を遅らせ、そのかわりに、その合図による送る
バツフアの内容を伝送する。ラインの次のモジユ
ールは、その合図を読むまで、全てのメツセージ
(幾つかある)を中継し、それから合図に続いて
それ自身のメツセージ(1を持つている場合に
は)を送出するかまたは直ちに合図を中継する。
このシーケンスはリングの周りを無限に続ける。
各モジユールのインターフエイスは、通過メツセ
ージのアドレスフイールドを監視する。入つてき
た時メツセージがそれ自身に対るものであればそ
のコピーをとるが、さらに次のモジユールへメツ
セージを中継する。メツセージは最終的にはメツ
セージの発信器のところに戻つてきて、そこで中
継されることなく取り除かれる。メツセージの発
信器は、メツセージや制御合図の次の伝送として
どのメツセージが取り除かれるかを知つていて、
それ自身のメツセージが戻つてくる前にその受信
器に到達する他のメツセージがないことを知つて
いる。この制御方法は、各モジユールで1ビツト
または2ビツトのみのメツセージの遅延を必要と
している。
15へのアクセスは、制御合図方法によつて行う
ことができる。この方法において、制御合図は、
モジユールからモジユールへ円形リボン形式でリ
ングの周りを回る特定のピツトストリングであ
る。モジユールがその合図を所有すると、その通
過を遅らせ、そのかわりに、その合図による送る
バツフアの内容を伝送する。ラインの次のモジユ
ールは、その合図を読むまで、全てのメツセージ
(幾つかある)を中継し、それから合図に続いて
それ自身のメツセージ(1を持つている場合に
は)を送出するかまたは直ちに合図を中継する。
このシーケンスはリングの周りを無限に続ける。
各モジユールのインターフエイスは、通過メツセ
ージのアドレスフイールドを監視する。入つてき
た時メツセージがそれ自身に対るものであればそ
のコピーをとるが、さらに次のモジユールへメツ
セージを中継する。メツセージは最終的にはメツ
セージの発信器のところに戻つてきて、そこで中
継されることなく取り除かれる。メツセージの発
信器は、メツセージや制御合図の次の伝送として
どのメツセージが取り除かれるかを知つていて、
それ自身のメツセージが戻つてくる前にその受信
器に到達する他のメツセージがないことを知つて
いる。この制御方法は、各モジユールで1ビツト
または2ビツトのみのメツセージの遅延を必要と
している。
第1図は、本発明によるコンピユータ制御装置
のブロツク図、第2図および第2a図は、第1図
の装置に使用することのできる処理モジユールを
説明するブロツク図、第3図および第4図は、本
発明の動作を説明するブロツク図、第5図は、本
装置においてメツセージが処理間でどのように伝
送されるかを説明するための図、第6図は、本装
置のオペレーテイングシステムのシステムマネー
ジヤ部を説明するブロツク図、および第7図は、
オペレーテイングシステムを形成するモジユール
マネージヤを説明するブロツク図である。 10,10a,11,11a,12,12a…
プロセツサ、14,14a…予備プロセツサ、1
5…ループ又はリング状データバス(相互接続装
置)、16,17…外部ハードウエア項目、18
…デイスクメモリ、30,40,50,50a,
52,53,60,61…処理モジユール、31
…インターフエース回路、32…CPU、33…
メモリマネージメントユニツト、35,41…制
御回路、36…外部ハードウエア、38…プロセ
ツサバス。
のブロツク図、第2図および第2a図は、第1図
の装置に使用することのできる処理モジユールを
説明するブロツク図、第3図および第4図は、本
発明の動作を説明するブロツク図、第5図は、本
装置においてメツセージが処理間でどのように伝
送されるかを説明するための図、第6図は、本装
置のオペレーテイングシステムのシステムマネー
ジヤ部を説明するブロツク図、および第7図は、
オペレーテイングシステムを形成するモジユール
マネージヤを説明するブロツク図である。 10,10a,11,11a,12,12a…
プロセツサ、14,14a…予備プロセツサ、1
5…ループ又はリング状データバス(相互接続装
置)、16,17…外部ハードウエア項目、18
…デイスクメモリ、30,40,50,50a,
52,53,60,61…処理モジユール、31
…インターフエース回路、32…CPU、33…
メモリマネージメントユニツト、35,41…制
御回路、36…外部ハードウエア、38…プロセ
ツサバス。
Claims (1)
- 【特許請求の範囲】 1 ハードウエア項目を制御するコンピユータ又
はプロセツサの制御装置であつて、複数個の相互
接続されたプロセツサを有し、このプロセツサの
いくつかは、一対のプロセツサが各ハードウエア
項目に関連するように対に構成され、他のプロセ
ツサは1個以上の予備プロセツサを構成し、上記
各対のプロセツサの一方は、その関連するハード
ウエアを制御する処理を行い、他方は、通常他の
処理を行うように構成されていて、上記ハードウ
エア制御プロセツサの1個に障害が発生した場合
には、上記他の処理を上記対のプロセツサの他方
のプロセツサから予備プロセツサに転送し、ハー
ドウエア制御処理を上記他方のプロセツサに転送
する上記コンピユータ又はプロセツサの制御装
置。 2 特許請求の範囲第1項記載の制御装置におい
て、プロセツサはループ状又はリング状相互接続
装置によつて連結されている上記制御装置。 3 特許請求の範囲第1項又は第2項記載の制御
装置において、2個の予備プロセツサが一対とし
て処理メモリに連結され、上記他の処理は始めに
上記一対の予備プロセツサに転送される上記制御
装置。 4 特許請求の範囲第3項記載の制御装置におい
て、他の処理はその後1個以上の他の予備プロセ
ツサに転送される上記制御装置。 5 特許請求の範囲第1項ないし第4項のいずれ
か一項記載の制御装置において、1個以上の上記
プロセツサに作用するように構成されたシステム
マネージヤーと各プロセツサに関連するモジユー
ルマネージヤーとを有するオペレーテイングシス
テムによつて障害からの回復が制御され、上記各
モジユールマネージヤーはシステムマネージヤー
からのコマンドを受け取り、そのプロセツサに対
する処理管理を制御するように構成されている上
記制御装置。 6 複数のプロセツサによつてハードウエア項目
を制御する方法であつて、上記プロセツサのいく
つかを、一対のプロセツサが各ハードウエア項目
に関連するように対に構成すると共に、1個以上
の予備プロセツサを有するように構成し、上記関
連する対のプロセツサの一方のプロセツサで作動
するハードウエア制御処理により各ハードウエア
項目を制御し、各対のプロセツサの他方のプロセ
ツサで他の処理を行い、上記ハードウエア制御プ
ロセツサの一個に障害が発生した場合には、上記
他の処理をその対の他方のプロセツサから予備プ
ロセツサに転送し、上記ハードウエア制御処理を
上記他方のプロセツサに転送する上記制御方法。 7 特許請求の範囲第6項記載の制御方法におい
て、2個の予備プロセツサが一対として処理メモ
リに連結され、上記他の処理は始めに上記対の予
備プロセツサに転送される上記制御方法。 8 特許請求の範囲第7項記載の制御方法におい
て、上記他の処理はその後1個以上の予備プロセ
ツサに転送される上記制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8110068 | 1981-03-31 | ||
GB8110068 | 1981-03-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5812063A JPS5812063A (ja) | 1983-01-24 |
JPH0145658B2 true JPH0145658B2 (ja) | 1989-10-04 |
Family
ID=10520801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57053629A Granted JPS5812063A (ja) | 1981-03-31 | 1982-03-31 | コンピユ−タ又はプロセツサの制御装置 |
Country Status (11)
Country | Link |
---|---|
US (1) | US4628508A (ja) |
EP (1) | EP0062463B1 (ja) |
JP (1) | JPS5812063A (ja) |
AT (1) | ATE17408T1 (ja) |
AU (1) | AU551032B2 (ja) |
CA (1) | CA1169155A (ja) |
DE (1) | DE3268359D1 (ja) |
IE (1) | IE52678B1 (ja) |
NZ (1) | NZ200170A (ja) |
PT (1) | PT74678B (ja) |
ZA (1) | ZA821999B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11261055B2 (en) | 2017-09-15 | 2022-03-01 | Otis Elevator Company | Elevator emergency stop systems |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4607365A (en) * | 1983-11-14 | 1986-08-19 | Tandem Computers Incorporated | Fault-tolerant communications controller system |
US4882669A (en) * | 1983-11-28 | 1989-11-21 | Canon Kabushiki Kaisha | Multi computer fail safe control apparatus |
US4823256A (en) * | 1984-06-22 | 1989-04-18 | American Telephone And Telegraph Company, At&T Bell Laboratories | Reconfigurable dual processor system |
US5155678A (en) * | 1985-10-29 | 1992-10-13 | International Business Machines Corporation | Data availability in restartable data base system |
US4819159A (en) * | 1986-08-29 | 1989-04-04 | Tolerant Systems, Inc. | Distributed multiprocess transaction processing system and method |
JPS6375963A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | システム回復方式 |
SE454730B (sv) * | 1986-09-19 | 1988-05-24 | Asea Ab | Forfarande och datorutrustning for stotfri omkoppling av funktionen fran aktiva enheter till beredskapsenheter i en centralenhet |
FR2606184B1 (fr) * | 1986-10-31 | 1991-11-29 | Thomson Csf | Dispositif de calcul reconfigurable |
US5179715A (en) * | 1987-03-11 | 1993-01-12 | Toyo Communication Co., Ltd. | Multiprocessor computer system with process execution allocated by process managers in a ring configuration |
JPS6458013A (en) * | 1987-08-20 | 1989-03-06 | Ibm | Method and data processing system for guaranteeing large area identification and management of data memory |
US4837680A (en) * | 1987-08-28 | 1989-06-06 | International Business Machines Corporation | Controlling asynchronously operating peripherals |
US5121486A (en) * | 1987-11-20 | 1992-06-09 | Hitachi, Ltd | Network control system for dynamically switching a logical connection between an identified terminal device and an indicated processing unit |
US5345587A (en) * | 1988-09-14 | 1994-09-06 | Digital Equipment Corporation | Extensible entity management system including a dispatching kernel and modules which independently interpret and execute commands |
JP2723925B2 (ja) * | 1988-09-19 | 1998-03-09 | 株式会社日立製作所 | 計算機間プログラムオンライン再配置方式 |
US4984240A (en) * | 1988-12-22 | 1991-01-08 | Codex Corporation | Distributed switching architecture for communication module redundancy |
US5325517A (en) * | 1989-05-17 | 1994-06-28 | International Business Machines Corporation | Fault tolerant data processing system |
US5369749A (en) * | 1989-05-17 | 1994-11-29 | Ibm Corporation | Method and apparatus for the direct transfer of information between application programs running on distinct processors without utilizing the services of one or both operating systems |
US5369767A (en) * | 1989-05-17 | 1994-11-29 | International Business Machines Corp. | Servicing interrupt requests in a data processing system without using the services of an operating system |
US5144692A (en) * | 1989-05-17 | 1992-09-01 | International Business Machines Corporation | System for controlling access by first system to portion of main memory dedicated exclusively to second system to facilitate input/output processing via first system |
US5283868A (en) * | 1989-05-17 | 1994-02-01 | International Business Machines Corp. | Providing additional system characteristics to a data processing system through operations of an application program, transparently to the operating system |
US5113522A (en) * | 1989-05-17 | 1992-05-12 | International Business Machines Corporation | Data processing system with system resource management for itself and for an associated alien processor |
US5155809A (en) * | 1989-05-17 | 1992-10-13 | International Business Machines Corp. | Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware |
US5497497A (en) * | 1989-11-03 | 1996-03-05 | Compaq Computer Corp. | Method and apparatus for resetting multiple processors using a common ROM |
JPH0747460B2 (ja) * | 1990-03-02 | 1995-05-24 | 株式会社日立製作所 | 乗客コンペアの制御装置 |
EP0472861B1 (en) * | 1990-08-31 | 1995-09-20 | International Business Machines Corporation | Method and apparatus for cross-partition control in a partitioned process environment |
JPH04156641A (ja) * | 1990-10-20 | 1992-05-29 | Fujitsu Ltd | レジスタアクセス装置 |
DE59108472D1 (de) * | 1991-02-01 | 1997-02-20 | Siemens Ag | Verfahren für den fehlerbedingten Neustart eines Multiprozessorrechners eines Fernmeldevermittlungssystems |
US5815651A (en) * | 1991-10-17 | 1998-09-29 | Digital Equipment Corporation | Method and apparatus for CPU failure recovery in symmetric multi-processing systems |
US5751932A (en) * | 1992-12-17 | 1998-05-12 | Tandem Computers Incorporated | Fail-fast, fail-functional, fault-tolerant multiprocessor system |
US5751955A (en) | 1992-12-17 | 1998-05-12 | Tandem Computers Incorporated | Method of synchronizing a pair of central processor units for duplex, lock-step operation by copying data into a corresponding locations of another memory |
DE9312739U1 (de) * | 1993-08-25 | 1993-10-07 | Siemens AG, 80333 München | Redundantes Automatisierungssystem |
US5649152A (en) * | 1994-10-13 | 1997-07-15 | Vinca Corporation | Method and system for providing a static snapshot of data stored on a mass storage system |
US5835953A (en) * | 1994-10-13 | 1998-11-10 | Vinca Corporation | Backup system that takes a snapshot of the locations in a mass storage device that has been identified for updating prior to updating |
KR100212465B1 (ko) * | 1996-08-14 | 1999-08-02 | 정선종 | 객체지향 칠을 칠로 변환시 모레타 모드에 대한 그랜트/시즈 처 리 방법 |
FI108599B (fi) * | 1999-04-14 | 2002-02-15 | Ericsson Telefon Ab L M | Toipuminen matkaviestinjärjestelmissä |
ATE390788T1 (de) | 1999-10-14 | 2008-04-15 | Bluearc Uk Ltd | Vorrichtung und verfahren zur hardware-ausführung oder hardware-beschleunigung von betriebssystemfunktionen |
JP2001256066A (ja) * | 2000-02-29 | 2001-09-21 | Internatl Business Mach Corp <Ibm> | コンピュータシステム、オペレーティングシステムの切り替えシステム、オペレーティングシステムの実装方法、オペレーティングシステムの切り替え方法、記憶媒体及びプログラム伝送装置 |
US20030172106A1 (en) * | 2002-02-14 | 2003-09-11 | Iti, Inc. | Method of increasing system availability by assigning process pairs to processor pairs |
US7113938B2 (en) | 2002-02-14 | 2006-09-26 | Gravic, Inc. | Method of increasing system availability by splitting a system |
US7457822B1 (en) | 2002-11-01 | 2008-11-25 | Bluearc Uk Limited | Apparatus and method for hardware-based file system |
US8041735B1 (en) | 2002-11-01 | 2011-10-18 | Bluearc Uk Limited | Distributed file system and method |
EP1674955A1 (de) * | 2004-12-23 | 2006-06-28 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zur Überwachung der Funktionsweise eines Automatisierungssystems einer technischen Anlage |
US8799919B2 (en) | 2007-04-27 | 2014-08-05 | International Business Machines Corporation | Load balancing management of newly discovered data processing systems using peer control points |
BR112015026617B1 (pt) * | 2013-04-29 | 2021-12-07 | Essilor International | Sistema de cálculo e método de cálculo para fabricação de uma lente oftálmica |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3377623A (en) * | 1965-09-29 | 1968-04-09 | Foxboro Co | Process backup system |
GB1243464A (en) * | 1969-01-17 | 1971-08-18 | Plessey Telecomm Res Ltd | Stored-programme controlled data-processing systems |
US3623014A (en) * | 1969-08-25 | 1971-11-23 | Control Data Corp | Computer communications system |
DE2202231A1 (de) * | 1972-01-18 | 1973-07-26 | Siemens Ag | Verarbeitungssystem mit verdreifachten systemeinheiten |
US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
US4071704A (en) * | 1977-01-26 | 1978-01-31 | Trw, Inc. | Service generator checking apparatus |
US4358823A (en) * | 1977-03-25 | 1982-11-09 | Trw, Inc. | Double redundant processor |
US4133027A (en) * | 1977-09-13 | 1979-01-02 | Honeywell Inc. | Process control system with backup process controller |
US4195351A (en) * | 1978-01-27 | 1980-03-25 | International Business Machines Corporation | Loop configured data transmission system |
JPS55146552A (en) * | 1979-05-02 | 1980-11-14 | Hitachi Ltd | N 1 backkup method of dispersion type hierarchy system |
US4351023A (en) * | 1980-04-11 | 1982-09-21 | The Foxboro Company | Process control system with improved system security features |
-
1982
- 1982-03-24 AU AU81853/82A patent/AU551032B2/en not_active Ceased
- 1982-03-24 ZA ZA821999A patent/ZA821999B/xx unknown
- 1982-03-26 AT AT82301607T patent/ATE17408T1/de not_active IP Right Cessation
- 1982-03-26 DE DE8282301607T patent/DE3268359D1/de not_active Expired
- 1982-03-26 EP EP82301607A patent/EP0062463B1/en not_active Expired
- 1982-03-29 CA CA000399689A patent/CA1169155A/en not_active Expired
- 1982-03-29 IE IE752/82A patent/IE52678B1/en not_active IP Right Cessation
- 1982-03-30 NZ NZ200170A patent/NZ200170A/en unknown
- 1982-03-30 PT PT74678A patent/PT74678B/pt not_active IP Right Cessation
- 1982-03-31 JP JP57053629A patent/JPS5812063A/ja active Granted
-
1985
- 1985-05-07 US US06/731,617 patent/US4628508A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11261055B2 (en) | 2017-09-15 | 2022-03-01 | Otis Elevator Company | Elevator emergency stop systems |
Also Published As
Publication number | Publication date |
---|---|
PT74678A (en) | 1982-04-01 |
ATE17408T1 (de) | 1986-01-15 |
JPS5812063A (ja) | 1983-01-24 |
NZ200170A (en) | 1984-08-24 |
US4628508A (en) | 1986-12-09 |
AU551032B2 (en) | 1986-04-17 |
IE820752L (en) | 1982-09-19 |
ZA821999B (en) | 1983-05-25 |
IE52678B1 (en) | 1988-01-20 |
DE3268359D1 (en) | 1986-02-20 |
EP0062463B1 (en) | 1986-01-08 |
EP0062463A1 (en) | 1982-10-13 |
AU8185382A (en) | 1982-10-07 |
CA1169155A (en) | 1984-06-12 |
PT74678B (en) | 1983-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0145658B2 (ja) | ||
KR100557399B1 (ko) | 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법 | |
US5758157A (en) | Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes | |
KR100575497B1 (ko) | 내고장성 컴퓨터 시스템 | |
JP2005196726A (ja) | 実時間遠隔バックアップシステム及びそのバックアップ方法 | |
JP2003173272A (ja) | 情報処理システム,情報処理装置及び保守センタ | |
JPH07306794A (ja) | 分散システム及び分散システムの高信頼化方法 | |
JPH0341522A (ja) | メッセージ紛失検出処理方式 | |
JPH11119802A (ja) | リモート型プロセス入出力装置のデータ伝送路切替方法及び記録媒体 | |
JPH09293001A (ja) | 無停止保守システム | |
JPH0736721A (ja) | 多重化コンピュータシステムの制御方式 | |
JP2000020336A (ja) | 二重化通信システム | |
JP2977705B2 (ja) | ネットワーク接続された多重化コンピュータシステムの制御方式 | |
JPH02188863A (ja) | マルチプロセッサシステム | |
JPH11232143A (ja) | マルチスレッドの監視方法 | |
JPS63146153A (ja) | プロセツサ間排他制御処理方式 | |
JPH09160875A (ja) | マルチエージェント相互バックアップ方式 | |
JP2908430B1 (ja) | マルチプロセッサシステムのホストプロセッサ監視装置および監視方法 | |
JPH0463422B2 (ja) | ||
KR19990050461A (ko) | 고 가용성 시스템의 오류 처리방법 | |
JPH0916425A (ja) | 情報処理システム | |
CN116069583A (zh) | 一种数据库集群管理方法、装置及网络设备 | |
JP3903688B2 (ja) | バンク切替システム | |
JPS62105243A (ja) | システム障害の復旧装置 | |
JPH05204689A (ja) | 制御装置 |