JPS62105243A - システム障害の復旧装置 - Google Patents
システム障害の復旧装置Info
- Publication number
- JPS62105243A JPS62105243A JP60245372A JP24537285A JPS62105243A JP S62105243 A JPS62105243 A JP S62105243A JP 60245372 A JP60245372 A JP 60245372A JP 24537285 A JP24537285 A JP 24537285A JP S62105243 A JPS62105243 A JP S62105243A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- storage device
- information
- external storage
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、システム障害の復旧装置に関し、とくに複数
のプロセッサにより構成されるシステムの障害勾発生時
の復旧装置に関する。
のプロセッサにより構成されるシステムの障害勾発生時
の復旧装置に関する。
従来、複数のマイクロプロセッサなどにより構成される
システムにおいて、１つのマイクロプロセッサのサブシ
ステム内でハードフェア障害、ノイズ、７フームクエア
のバグ等により、通常動作の続行不能な障害が発生した
場合、障害解析には発生当時直後の情報が不可欠である
ため、システム全体が動作の継続を停止していた。
システムにおいて、１つのマイクロプロセッサのサブシ
ステム内でハードフェア障害、ノイズ、７フームクエア
のバグ等により、通常動作の続行不能な障害が発生した
場合、障害解析には発生当時直後の情報が不可欠である
ため、システム全体が動作の継続を停止していた。
しかし、クラスタシステムのターミナルコントローラや
ファイルチーバ等、多数の端末に対して通信制御やファ
イルアクセスサービスを行うシステムの場合、システム
単体の機能が停止すると接続されている趨末全数の機能
に支障をきたし、また、この種のシステムは通常有効な
表示機能をもっておらず、オペレータが常についている
わけでもないので、障害発生時にユーザが障害情報を把
握し【システムを即座に復旧させることは困難である。
ファイルチーバ等、多数の端末に対して通信制御やファ
イルアクセスサービスを行うシステムの場合、システム
単体の機能が停止すると接続されている趨末全数の機能
に支障をきたし、また、この種のシステムは通常有効な
表示機能をもっておらず、オペレータが常についている
わけでもないので、障害発生時にユーザが障害情報を把
握し【システムを即座に復旧させることは困難である。
本発明の目的は、１つのプロセッサで障害が発生しても
システム全体の機能を停止することなく、障害発生プロ
セッサの復旧を自動的に行ない、またシステムが復旧し
た後でも障害原因解析のために障害発生当時直後の情報
を簡単に得ることを可能にするものである。
システム全体の機能を停止することなく、障害発生プロ
セッサの復旧を自動的に行ない、またシステムが復旧し
た後でも障害原因解析のために障害発生当時直後の情報
を簡単に得ることを可能にするものである。
本発明によるシステム障害の復旧装置は、処理ユニット
ならびにメモリ、Ｉ１０制御装置からなるプロセッサを
複数有すると共に、これらの各プロセッサは他のプロセ
ッサとの情報交換のための送信部ならびに受信部を備え
、該プロセッサの中の少なくとも１つのプロセッサが外
部記憶装置を制御しているシステムであって、前記各プ
ロセッサは、自プロセッサ内で異常障害が発生した場合
に、前記外部記憶装置を制御しているプロセッサに該異
常障害の情報を送信する手段と、核内プロセッサの通常
処理を再起動する手段とを有し、前記外部記憶装置を制
御しているプロセッサは、自プロセッサの通常処理を継
続しながら、前記異常障害の情報を受信して該外部記憶
装置にｄ１シ録する手段と、前記異常障害が発生したプ
ロセッサに、該外部記憶装置から核プロセッサのシステ
ムプログラムを転送する手段とを有しているため、異常
障害発生時にシステム全体の機能停止を回避でき、しか
も復旧した後でも障害原因の解析のために障害発生直後
の情報を簡単に得ることを可能にす゛る。
ならびにメモリ、Ｉ１０制御装置からなるプロセッサを
複数有すると共に、これらの各プロセッサは他のプロセ
ッサとの情報交換のための送信部ならびに受信部を備え
、該プロセッサの中の少なくとも１つのプロセッサが外
部記憶装置を制御しているシステムであって、前記各プ
ロセッサは、自プロセッサ内で異常障害が発生した場合
に、前記外部記憶装置を制御しているプロセッサに該異
常障害の情報を送信する手段と、核内プロセッサの通常
処理を再起動する手段とを有し、前記外部記憶装置を制
御しているプロセッサは、自プロセッサの通常処理を継
続しながら、前記異常障害の情報を受信して該外部記憶
装置にｄ１シ録する手段と、前記異常障害が発生したプ
ロセッサに、該外部記憶装置から核プロセッサのシステ
ムプログラムを転送する手段とを有しているため、異常
障害発生時にシステム全体の機能停止を回避でき、しか
も復旧した後でも障害原因の解析のために障害発生直後
の情報を簡単に得ることを可能にす゛る。
以下に本発明を、その実施例について図面を参照して説
明する。
明する。
第１図は本発明による一実施例を示すブロック図で、処
理ユニット１はバスＢＡを介在して、メモリ２、入出力
用のＩ１０制御装置３、送信部５ 、１２゜１９、２６
ならびに受信部７ 、１４．２１．２８に接続され、Ｉ
１０制御装置３には外部記憶装置４が接続されている。
理ユニット１はバスＢＡを介在して、メモリ２、入出力
用のＩ１０制御装置３、送信部５ 、１２゜１９、２６
ならびに受信部７ 、１４．２１．２８に接続され、Ｉ
１０制御装置３には外部記憶装置４が接続されている。
なお、処理ユニット１、メモリ２、Ｉ１０制御装置３、
外部記憶装置４、送信部５〜２６、ならびに受信部７〜
２８は、チプシステムであるプロ七ツナ人を構成してい
る。
外部記憶装置４、送信部５〜２６、ならびに受信部７〜
２８は、チプシステムであるプロ七ツナ人を構成してい
る。
同様に処理ユニット９はバスＢＢを介在して、メモリ１
０、Ｉ１０制御装置１１、受信部６ならびに送信部８に
接続されて、これらはプロセッサＢを構成している。以
下同じように、プロセッサＣ，ブロセッサＤ、〜プロセ
ッサＮが構成されている。
０、Ｉ１０制御装置１１、受信部６ならびに送信部８に
接続されて、これらはプロセッサＢを構成している。以
下同じように、プロセッサＣ，ブロセッサＤ、〜プロセ
ッサＮが構成されている。
プロセッサＡの第１の送信部５は、プロセッサＢの受信
部６に接続され、プロセッサＡの第１の受信部７は、プ
ロセッサＢの送信部８に接続されており、同様にしてプ
ロセラ−９−Ａは、プロセッサＣ，Ｄ−Ｎに接続されて
いて、処理ユニット１は処理ユニツ） ９ 、１６．２
３．３０と情報の送受信を行ないながら、外部記憶装ｆ
４を制御して処理を実行し、同じ様に処理ユニツ） ９
、１６．２３．３０は、処理ユニット１と情報の送受
信を行ないなから、各プロセッサＣ，Ｄ、Ｎの図示略の
入出力（Ｉｌｏ ）機器を制御して処理を実現している
。
部６に接続され、プロセッサＡの第１の受信部７は、プ
ロセッサＢの送信部８に接続されており、同様にしてプ
ロセラ−９−Ａは、プロセッサＣ，Ｄ−Ｎに接続されて
いて、処理ユニット１は処理ユニツ） ９ 、１６．２
３．３０と情報の送受信を行ないながら、外部記憶装ｆ
４を制御して処理を実行し、同じ様に処理ユニツ） ９
、１６．２３．３０は、処理ユニット１と情報の送受
信を行ないなから、各プロセッサＣ，Ｄ、Ｎの図示略の
入出力（Ｉｌｏ ）機器を制御して処理を実現している
。
なお、メモ９１０．１７．２４．３１には、各プロセラ
ｆＢ〜Ｎのシステムのファームウェアと、システム障害
の復旧を実現するための異常障害の処理プログラムとが
格納されている。また、この異常障害処理プログラムは
、異常障害発生時のプログラムの暴走等により破壊され
ることがないようＲＯＭ化されて実裟される。
ｆＢ〜Ｎのシステムのファームウェアと、システム障害
の復旧を実現するための異常障害の処理プログラムとが
格納されている。また、この異常障害処理プログラムは
、異常障害発生時のプログラムの暴走等により破壊され
ることがないようＲＯＭ化されて実裟される。
つぎに異常４害の処理プログラムの動作を、プロセッサ
ＢＫて異常障害が発生した場合を例にとり、第２図のフ
ローチャートを、参照して説明する。
ＢＫて異常障害が発生した場合を例にとり、第２図のフ
ローチャートを、参照して説明する。
プロセッサＢがステップ塩の様に処理をスタートシ、ス
テップＢｔのシステムファームウェアの実行中に、ステ
ップＢ、の如く異常り檎害が検出された場合、システム
ファームクエアから異常障害処理プログラムに制御がわ
たされ、ステップＢ４の様Ｋ、障害解析用の異常情報の
データが送信部８からプロセッサＡ側に送信される。
テップＢｔのシステムファームウェアの実行中に、ステ
ップＢ、の如く異常り檎害が検出された場合、システム
ファームクエアから異常障害処理プログラムに制御がわ
たされ、ステップＢ４の様Ｋ、障害解析用の異常情報の
データが送信部８からプロセッサＡ側に送信される。
一方、プロセッサＡはすでにステップＡＩの様に処理を
スタートしていて、ステップ＾のシステムファームウェ
アの実行中に、ステップＡ、の如くプロセラ−ｆＢから
の受信データをチェックして、ステップＡ４の様に受信
データが異常障害の情報であった場合、プロセラｆＢと
の間Ｏ情報の送受信により実行していた処理が、すべて
異常終了したものと判断して、ステップＡ、の如く、プ
ロセッサＢとの通信状態をクリアしたのち、ステップＡ
６のように、メモリ２内にある外部記憶装置４用の転送
用バッファエリアへ上記の異常障害情報を転送してのち
、ステップＡ、の如く、プロセッサＢへ異常障害情報の
受信完了を通知する。
スタートしていて、ステップ＾のシステムファームウェ
アの実行中に、ステップＡ、の如くプロセラ−ｆＢから
の受信データをチェックして、ステップＡ４の様に受信
データが異常障害の情報であった場合、プロセラｆＢと
の間Ｏ情報の送受信により実行していた処理が、すべて
異常終了したものと判断して、ステップＡ、の如く、プ
ロセッサＢとの通信状態をクリアしたのち、ステップＡ
６のように、メモリ２内にある外部記憶装置４用の転送
用バッファエリアへ上記の異常障害情報を転送してのち
、ステップＡ、の如く、プロセッサＢへ異常障害情報の
受信完了を通知する。
つぎにプロセラ−ｉＡは外部記憶装置４に、ステップＡ
、の様に、上述の異常障害情報を転送して書き込み、こ
の書き込みの完了後、ステップＡ９に示される如（、プ
ロセラｆＢのシステムファームウェアであるシステムプ
ログラムを読み出して、該プロセッサＢに送信、すなわ
ちデータ転送する。
、の様に、上述の異常障害情報を転送して書き込み、こ
の書き込みの完了後、ステップＡ９に示される如（、プ
ロセラｆＢのシステムファームウェアであるシステムプ
ログラムを読み出して、該プロセッサＢに送信、すなわ
ちデータ転送する。
プロセッサＢは、受信したシステムファームクエアのプ
ログラムをメモリ２に再展開しくステップＢ、）、終了
後、ステップＢ、に示すようにシステムファームクエア
を再起動する。プロセラ−ｆＢのシステムファームウェ
アは、起動直後に、プロセッサＡに対して復旧完了を通
知する（ステップＢ、）。
ログラムをメモリ２に再展開しくステップＢ、）、終了
後、ステップＢ、に示すようにシステムファームクエア
を再起動する。プロセラ−ｆＢのシステムファームウェ
アは、起動直後に、プロセッサＡに対して復旧完了を通
知する（ステップＢ、）。
なお、プロセラｆＡのシステムファームクエアは、上述
したプロセラ４１１−Ｂに対する異常Ｒ害処理中にも、
他のプロセッサＣ，Ｎからの割り込み受信に対して、復
旧中のプロセッサＢに依存しないかぎりは、通常の処理
を侵先して行なう。
したプロセラ４１１−Ｂに対する異常Ｒ害処理中にも、
他のプロセッサＣ，Ｎからの割り込み受信に対して、復
旧中のプロセッサＢに依存しないかぎりは、通常の処理
を侵先して行なう。
以上説明したように本発明は、複数プロセッサにより構
成されるシステムにおいて、あるプロセッサに障害が発
生した場合に、外部記憶装置を制御するプロセッサが自
プロセッサの通常処理を継続しながら、障害発生プロセ
ッサの障害情報の記録およびシステムファームクエアの
再転送等の障害復旧動作を行うことにより、障害発生に
よる装置全体の完全な機能停止を回避し障害発生プロセ
ッサの復旧を自動的に行うとともに、システムが復旧し
た後でも、障害原因解析のために障害発生当時直後のす
ａ報を外部記憶装置から簡単に得ることができる効果が
ある。
成されるシステムにおいて、あるプロセッサに障害が発
生した場合に、外部記憶装置を制御するプロセッサが自
プロセッサの通常処理を継続しながら、障害発生プロセ
ッサの障害情報の記録およびシステムファームクエアの
再転送等の障害復旧動作を行うことにより、障害発生に
よる装置全体の完全な機能停止を回避し障害発生プロセ
ッサの復旧を自動的に行うとともに、システムが復旧し
た後でも、障害原因解析のために障害発生当時直後のす
ａ報を外部記憶装置から簡単に得ることができる効果が
ある。
第１図は本発明によるシステム障害の復旧装置を示す一
実施例の構成図、第２図は異常障害発生時の異常障害処
理プログラムの動作を示すフローチャートである。 Ａ、Ｂ、Ｃ，Ｄ〜Ｎ・・・・・・プロセッサ１、９．１
６．２３．３０ ・・・・・・処理ユニット（ＣＰＵ
）２、１０．１７．２４．３１・・・・・・メ モ
リ３、１１．１８．２５．３２・・・・・・Ｉ１０制
御装置４・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・外部記憶装置５、１２．１９．２６
・・・・・・・・・・・・送 信 部７、１４．２
１．２８・・・・・・・・・・・・受 信 部６、
１３．２０．２７・・・・・・・・・・・・受 信
部８、１５．２２．２９・・・・・・・・・・・・送
信 部。
実施例の構成図、第２図は異常障害発生時の異常障害処
理プログラムの動作を示すフローチャートである。 Ａ、Ｂ、Ｃ，Ｄ〜Ｎ・・・・・・プロセッサ１、９．１
６．２３．３０ ・・・・・・処理ユニット（ＣＰＵ
）２、１０．１７．２４．３１・・・・・・メ モ
リ３、１１．１８．２５．３２・・・・・・Ｉ１０制
御装置４・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・外部記憶装置５、１２．１９．２６
・・・・・・・・・・・・送 信 部７、１４．２
１．２８・・・・・・・・・・・・受 信 部６、
１３．２０．２７・・・・・・・・・・・・受 信
部８、１５．２２．２９・・・・・・・・・・・・送
信 部。
Claims (1)
- 【特許請求の範囲】 処理ユニットならびにメモリ、Ｉ／Ｏ制御装置からなる
プロセッサを複数有すると共に、これらの各プロセッサ
は他のプロセッサとの情報交換のための送信部ならびに
受信部を備え、該プロセッサの中の少なくとも１つのプ
ロセッサが外部記憶装置を制御しているシステムであっ
て、 前記各プロセッサは、自プロセッサ内で異常障害が発生
した場合に、前記外部記憶装置を制御しているプロセッ
サに該異常障害の情報を送信する手段と、該自プロセッ
サの通常処理を再起動する手段とを有し、 前記外部記憶装置を制御しているプロセッサは、自プロ
セッサの通常処理を継続しながら、前記異常障害の情報
を受信して該外部記憶装置に記録する手段と、前記異常
障害が発生したプロセッサに、該外部記憶装置から該プ
ロセッサのシステムプログラムを転送する手段とを 有していることを特徴とするシステム障害の復旧装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245372A JPS62105243A (ja) | 1985-10-31 | 1985-10-31 | システム障害の復旧装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60245372A JPS62105243A (ja) | 1985-10-31 | 1985-10-31 | システム障害の復旧装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62105243A true JPS62105243A (ja) | 1987-05-15 |
Family
ID=17132682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60245372A Pending JPS62105243A (ja) | 1985-10-31 | 1985-10-31 | システム障害の復旧装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62105243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06284168A (ja) * | 1993-03-30 | 1994-10-07 | Nec Corp | オンライン情報処理装置 |
| US5418938A (en) * | 1991-12-27 | 1995-05-23 | Fujitsu Limited | Data management system having CPUs to each other via dual-port memory |
-
1985
- 1985-10-31 JP JP60245372A patent/JPS62105243A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418938A (en) * | 1991-12-27 | 1995-05-23 | Fujitsu Limited | Data management system having CPUs to each other via dual-port memory |
| JPH06284168A (ja) * | 1993-03-30 | 1994-10-07 | Nec Corp | オンライン情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047275B2 (ja) | バックアップ切り換え制御方法 | |
| KR100557399B1 (ko) | 네트웍 매체 링크상태 기능을 이용한 컴퓨터 클러스터링시스템의 가용도 개선방법 | |
| US6594709B1 (en) | Methods and apparatus for transferring data using a device driver | |
| JPH10154085A (ja) | 二重化された監視／制御プロセッサによるシステム監視・制御方法および二重化監視／制御プロセッサ・システム | |
| JPS62105243A (ja) | システム障害の復旧装置 | |
| JP3190880B2 (ja) | スタンバイシステム、スタンバイ方法、および記録媒体 | |
| JP3420919B2 (ja) | 情報処理装置 | |
| JPH05224964A (ja) | バス異常通知方式 | |
| JP2004013723A (ja) | 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法 | |
| JP2000148525A (ja) | サービスプロセッサ二重化システムの現用系負荷軽減方法 | |
| JPS58225738A (ja) | 分散形伝送システム | |
| JPH06152570A (ja) | 二重化データ処理装置における系切替え処理方式 | |
| JP2605507B2 (ja) | データ復元方式 | |
| JPS60247760A (ja) | デ−タ通信システム | |
| JP3316739B2 (ja) | 装置間インタフェース制御方式 | |
| JP3830558B2 (ja) | オンラインシステムおよびその通信制御方法 | |
| JPH03237556A (ja) | マルチホストシステムの通信管理方式 | |
| JPS62180454A (ja) | 通信システムの障害情報収集方法 | |
| JPH02310755A (ja) | ヘルスチェック方式 | |
| JP2583169B2 (ja) | 通信処理装置の運用プログラム切替方法 | |
| JPS62190536A (ja) | 冗長構成制御方式 | |
| JPS63279646A (ja) | 網管理装置の自動再開処理方式 | |
| JPH1023046A (ja) | ポーリング式監視方法 | |
| JPH09160875A (ja) | マルチエージェント相互バックアップ方式 | |
| JPH04291650A (ja) | データ破壊防止機能を有する情報処理システム |