JPH0145250B2 - - Google Patents
Info
- Publication number
- JPH0145250B2 JPH0145250B2 JP56057918A JP5791881A JPH0145250B2 JP H0145250 B2 JPH0145250 B2 JP H0145250B2 JP 56057918 A JP56057918 A JP 56057918A JP 5791881 A JP5791881 A JP 5791881A JP H0145250 B2 JPH0145250 B2 JP H0145250B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- potential
- output
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は周囲温度変化に対する変動を少くし
たタイマ回路に関する。
たタイマ回路に関する。
第１図は抵抗とコンデンサからなる時定数回路
の充放電によつてタイマ信号を得るようにした、
従来のタイマ回路の構成図であり、第２図はその
各部の信号波形を示す波形図である。いま外部か
ら高レベルの信号INをセツトリセツト型フリツ
プフロツプ１のセツト入力端Ｓに与えると、この
フリツプフロツプ１はセツトして出力が低レベ
ルに立下る。これによつてトランジスタ２がオフ
して、時定数回路３の抵抗４を介してコンデンサ
５が充電され、コンデンサ５の端子電位VIは第
２図に示すように順次上昇していく。そしてこの
電位VIが、一定電圧Vccを一対の抵抗５，６で分
割して得られる基準電位V0に達すると、電圧比
較器７の出力が高レベルに反転して上記フリツプ
フロツプ１はリセツトする。フリツプフロツプ１
リセツトにより出力が高レベルに立上ると、い
ままでオフしていたトランジスタ２がオンし、コ
ンデンサ５の充電が中止されるとともにいままで
このコンデンサ５に蓄えられていた電荷がトラン
ジスタ２を介して放電される。そして上記信号
INを入力してからコンデンサ５の充電が中止さ
れるまでの期間は一定のため、たとえばこの期間
の間、高レベルとなつているフリツプフロツプ１
のＱ出力がタイマ信号OUTとして用いられ、こ
の信号の出力時間（パルス幅）Ｔは次式で表わさ
れる。
の充放電によつてタイマ信号を得るようにした、
従来のタイマ回路の構成図であり、第２図はその
各部の信号波形を示す波形図である。いま外部か
ら高レベルの信号INをセツトリセツト型フリツ
プフロツプ１のセツト入力端Ｓに与えると、この
フリツプフロツプ１はセツトして出力が低レベ
ルに立下る。これによつてトランジスタ２がオフ
して、時定数回路３の抵抗４を介してコンデンサ
５が充電され、コンデンサ５の端子電位VIは第
２図に示すように順次上昇していく。そしてこの
電位VIが、一定電圧Vccを一対の抵抗５，６で分
割して得られる基準電位V0に達すると、電圧比
較器７の出力が高レベルに反転して上記フリツプ
フロツプ１はリセツトする。フリツプフロツプ１
リセツトにより出力が高レベルに立上ると、い
ままでオフしていたトランジスタ２がオンし、コ
ンデンサ５の充電が中止されるとともにいままで
このコンデンサ５に蓄えられていた電荷がトラン
ジスタ２を介して放電される。そして上記信号
INを入力してからコンデンサ５の充電が中止さ
れるまでの期間は一定のため、たとえばこの期間
の間、高レベルとなつているフリツプフロツプ１
のＱ出力がタイマ信号OUTとして用いられ、こ
の信号の出力時間（パルス幅）Ｔは次式で表わさ
れる。
Ｔ＝Ｃ・Ｒ・lnVcc／V0−VCE(sat) ……(1)
ただしＣはコンデンサ５の容量、Ｒは抵抗４の
抵抗値、VCE(sat)はトランジスタ２のコレクタ、エ
ミツタ間飽和電圧である。
抵抗値、VCE(sat)はトランジスタ２のコレクタ、エ
ミツタ間飽和電圧である。
ところで上記(1)式から明らかなように、タイマ
信号OUTの出力時間Ｔはトランジスタ２のコレ
クタ、エミツタ間飽和電圧VCE(sat)に影響される。
すなわち、この電圧VCE(sat)は第２図に示すよう
に、電圧VIの初期値となるものである。ところ
がこの電圧VCE(sat)は周囲温度変化によつて変動す
るため、タイマ信号OUTの出力時間Ｔに誤差が
生じるという欠点がある。
信号OUTの出力時間Ｔはトランジスタ２のコレ
クタ、エミツタ間飽和電圧VCE(sat)に影響される。
すなわち、この電圧VCE(sat)は第２図に示すよう
に、電圧VIの初期値となるものである。ところ
がこの電圧VCE(sat)は周囲温度変化によつて変動す
るため、タイマ信号OUTの出力時間Ｔに誤差が
生じるという欠点がある。
この発明は上記のような事情を考慮してなされ
たものであり、その目的とするところは誤差が少
く精度の高いタイマ信号を得ることができるタイ
マ回路を提供することにある。
たものであり、その目的とするところは誤差が少
く精度の高いタイマ信号を得ることができるタイ
マ回路を提供することにある。
以下図面を参照してこの発明の一実施例を説明
する。
する。
第３図はこの発明に係るタイマ回路一実施例の
構成図である。図において正極性の一定電圧Vcc
印加点とアース電位点との間には３個の抵抗１１
〜１３が直列挿入されていて、この電圧Vccはこ
の３個の抵抗１１〜１３によつて分割され、抵抗
１１と１２の接続点に第１の基準電位V1が、抵
抗１２と１３の接続点には第２の基準電位V2が
それぞれ得られるようになつている。そして上記
低い方の第２の基準電位V2は電圧比較器１４の
正（＋）側入力端に供給される。
構成図である。図において正極性の一定電圧Vcc
印加点とアース電位点との間には３個の抵抗１１
〜１３が直列挿入されていて、この電圧Vccはこ
の３個の抵抗１１〜１３によつて分割され、抵抗
１１と１２の接続点に第１の基準電位V1が、抵
抗１２と１３の接続点には第２の基準電位V2が
それぞれ得られるようになつている。そして上記
低い方の第２の基準電位V2は電圧比較器１４の
正（＋）側入力端に供給される。
またVcc印加点とアース電位との間には、抵抗
１５、NPNトランジスタ１６のコレクタ、エミ
ツタ間、コンデンサ１７がこの順に直列挿入され
て、コンデンサ１７の充電回路を構成している。
そしてこのコンデンサ１７の端子電位V3は上記
電圧比較器１４の負（−）側入力端に供給され
る。さらにコンデンサ１７の両端間には放電用の
抵抗１８が接続される。
１５、NPNトランジスタ１６のコレクタ、エミ
ツタ間、コンデンサ１７がこの順に直列挿入され
て、コンデンサ１７の充電回路を構成している。
そしてこのコンデンサ１７の端子電位V3は上記
電圧比較器１４の負（−）側入力端に供給され
る。さらにコンデンサ１７の両端間には放電用の
抵抗１８が接続される。
上記トランジスタ１６のベースとVcc印加点と
の間には電流源１９が挿入され、この電流源１９
とアース電位との間にはそのベースに上記高い方
の第１の基準電位V1が供給されるPNPトランジ
スタ２０のエミツタ、コレクタ間が挿入される。
またこのトランジスタ２０のエミツタ、コレクタ
間にはNPNトランジスタ２１のコレクタ、エミ
ツタ間が並列接続される。
の間には電流源１９が挿入され、この電流源１９
とアース電位との間にはそのベースに上記高い方
の第１の基準電位V1が供給されるPNPトランジ
スタ２０のエミツタ、コレクタ間が挿入される。
またこのトランジスタ２０のエミツタ、コレクタ
間にはNPNトランジスタ２１のコレクタ、エミ
ツタ間が並列接続される。
上記トランジスタ２１のベースには、外部から
の信号INをセツトＳ入力とし、上記電圧比較器
１４の出力をリセツトＲ入力とするセツトリセツ
ト型フリツプフロツプ２２のＱ出力が供給され
る。またこのフリツプフロツプの出力はインバ
ータ２３を介して、タイマ信号OUTとして外部
に供給される。
の信号INをセツトＳ入力とし、上記電圧比較器
１４の出力をリセツトＲ入力とするセツトリセツ
ト型フリツプフロツプ２２のＱ出力が供給され
る。またこのフリツプフロツプの出力はインバ
ータ２３を介して、タイマ信号OUTとして外部
に供給される。
上記電圧比較器１４はその正側入力端に供給さ
れる第２の基準電位V2とその負側入力端に供給
されるコンデンサ１７の端子電位V3とを比較し、
V3がV2よりも高い場合には低レベル信号を出力
し、V3とV2とが一致した後にその出力を高レベ
ルに反転するようになつている。
れる第２の基準電位V2とその負側入力端に供給
されるコンデンサ１７の端子電位V3とを比較し、
V3がV2よりも高い場合には低レベル信号を出力
し、V3とV2とが一致した後にその出力を高レベ
ルに反転するようになつている。
次に上記のように構成された回路の動作を第４
図に示す波形図を参照して説明する。
図に示す波形図を参照して説明する。
まずフリツプフロツプ２２に信号INが入力さ
れずこのフリツプフロツプ２２がリセツトしてい
る場合、Ｑ出力は低レベルであるためにトランジ
スタ２１はオフしている。したがつて、電流源１
９からの電流によつてトランジスタ１６がオン
し、コンデンサ１７は充電される。このとき、ト
ランジスタ２０のベース電位はV1であるため、
充電完了時におけるコンデンサ１７の端子電位
V3は次式で表わされる。
れずこのフリツプフロツプ２２がリセツトしてい
る場合、Ｑ出力は低レベルであるためにトランジ
スタ２１はオフしている。したがつて、電流源１
９からの電流によつてトランジスタ１６がオン
し、コンデンサ１７は充電される。このとき、ト
ランジスタ２０のベース電位はV1であるため、
充電完了時におけるコンデンサ１７の端子電位
V3は次式で表わされる。
V3＝V1＋VBE20＋VBE16 ……(2)
ただし上記VBE20、VBE16はそれぞれトランジス
タ２０，１６のベース、エミツタ間電圧である。
ここでVBE20、VBE16とはほぼ等しいために、上記
充電完了時における電位V3は第１の基準電位V1
になつている。したがつて、このとき、電圧比較
器１４の出力は低レベルであり、フリツプフロツ
プ２２はリセツト状態のままであり、さらにタイ
マ信号OUTも低レベルのままになつている。
タ２０，１６のベース、エミツタ間電圧である。
ここでVBE20、VBE16とはほぼ等しいために、上記
充電完了時における電位V3は第１の基準電位V1
になつている。したがつて、このとき、電圧比較
器１４の出力は低レベルであり、フリツプフロツ
プ２２はリセツト状態のままであり、さらにタイ
マ信号OUTも低レベルのままになつている。
次にフリツプフロツプ２２は高レベルの信号
INが入力すると、フリツプフロツプ２２はセツ
トしそのＱ出力が高レベルに立上るとともにタイ
マ信号OUTも高レベルに立上る。上記Ｑ出力が
高レベルに立上るといままでオフ状態にあつたト
ランジスタ２１がオンし、電流源１９からの電流
はこのトランジスタ２１に流れ、いままでオン状
態であつたトランジスタ１６がオフする。トラン
ジスタ１６のオフによつて、いままでコンデンサ
１７に蓄えられていた電荷は抵抗１８を介して放
電されるため、コンデンサ１７の端子電位V3は
第４図に示すように順次下降する。そして上記電
位V3が第２の基準電位V2と一致すると、この後、
電圧比較器１４の出力が高レベルに反転し、フリ
ツプフロツプ２２はリセツトする。フリツプフロ
ツプ２２がリセツトすることによつて再びそのＱ
出力は低レベルに、タイマ信号OUTも低レベル
に戻る。フリツプフロツプ２２のＱ出力が低レベ
ルになるといままでオン状態にあつたトランジス
タ２１がオフし、トランジスタ１６がオンするた
めに、コンデンサ１７は急速に充電されてその端
子電位V3はV1に戻る。
INが入力すると、フリツプフロツプ２２はセツ
トしそのＱ出力が高レベルに立上るとともにタイ
マ信号OUTも高レベルに立上る。上記Ｑ出力が
高レベルに立上るといままでオフ状態にあつたト
ランジスタ２１がオンし、電流源１９からの電流
はこのトランジスタ２１に流れ、いままでオン状
態であつたトランジスタ１６がオフする。トラン
ジスタ１６のオフによつて、いままでコンデンサ
１７に蓄えられていた電荷は抵抗１８を介して放
電されるため、コンデンサ１７の端子電位V3は
第４図に示すように順次下降する。そして上記電
位V3が第２の基準電位V2と一致すると、この後、
電圧比較器１４の出力が高レベルに反転し、フリ
ツプフロツプ２２はリセツトする。フリツプフロ
ツプ２２がリセツトすることによつて再びそのＱ
出力は低レベルに、タイマ信号OUTも低レベル
に戻る。フリツプフロツプ２２のＱ出力が低レベ
ルになるといままでオン状態にあつたトランジス
タ２１がオフし、トランジスタ１６がオンするた
めに、コンデンサ１７は急速に充電されてその端
子電位V3はV1に戻る。
ここでタイマ信号OUTの出力時間T0は次式で
表わされる。
表わされる。
T0＝C0・R0・lnV3／V2 ……(3)
ただしC0はコンデンサ１７の容量、R0は抵抗
１８の抵抗値であり、また抵抗１１，１２，１３
の抵抗値をR11、R12、R13とすれば、V2、V3はそ
れぞれ次ように表わされる。
１８の抵抗値であり、また抵抗１１，１２，１３
の抵抗値をR11、R12、R13とすれば、V2、V3はそ
れぞれ次ように表わされる。
V2＝Vcc・R13／R11＋R12＋R13 ……(4)
V3＝Vcc・（R12＋R13）／R11＋R12＋R13 ……(5)
すなわち、タイマ信号OUTの出力時間T0は、
トランジスタ１６がオンしているときのコンデン
サ１７の端子電位V3（実質的には第１の基準電位
V1）および第２の基準電位V2とコンデンサ１７
の容量C0および抵抗１８の抵抗値R0によつて決
定される。すなわちT0の精度は上記各電位およ
び各値に左右される。ここで第１、第２の基準電
位V1、V2は抵抗１１，１２，１３の抵抗比によ
つて得られるために周囲温度変化に対してほとん
ど変動せず、またトランジスタ１６オフ時におけ
るV3は第１の基準電位V1が異なる極性のトラン
ジスタ２０，１６のベース、エミツタ間を介して
与えられることによつて得られるため、これも周
囲温度に関係なくV1に等しい値となる。このた
め、この回路を集積回路化する場合に外付け部品
となるコンデンサ１７および抵抗１８として高精
度のものを用いれば、タイマ信号OUTの出力時
間T0の周囲温度変化に対する変動は少く、した
がつて誤差が少く高精度とすることができる。
トランジスタ１６がオンしているときのコンデン
サ１７の端子電位V3（実質的には第１の基準電位
V1）および第２の基準電位V2とコンデンサ１７
の容量C0および抵抗１８の抵抗値R0によつて決
定される。すなわちT0の精度は上記各電位およ
び各値に左右される。ここで第１、第２の基準電
位V1、V2は抵抗１１，１２，１３の抵抗比によ
つて得られるために周囲温度変化に対してほとん
ど変動せず、またトランジスタ１６オフ時におけ
るV3は第１の基準電位V1が異なる極性のトラン
ジスタ２０，１６のベース、エミツタ間を介して
与えられることによつて得られるため、これも周
囲温度に関係なくV1に等しい値となる。このた
め、この回路を集積回路化する場合に外付け部品
となるコンデンサ１７および抵抗１８として高精
度のものを用いれば、タイマ信号OUTの出力時
間T0の周囲温度変化に対する変動は少く、した
がつて誤差が少く高精度とすることができる。
なおこの発明は上記の一実施例に限定されるも
のではなく種々の変形が可能であることはいうま
でもない。例えば上記実施例ではタイマ信号
OUTはフリツプフロツプ２２の出力をインバ
ータ２３によつて反転することにより得る場合を
説明したが、これはＱ出力そのものをタイマ信号
としてもよく、また出力時間T0におけるレベル
が低レベルになつている必要があれば出力をタ
イマ信号としてもよい。
のではなく種々の変形が可能であることはいうま
でもない。例えば上記実施例ではタイマ信号
OUTはフリツプフロツプ２２の出力をインバ
ータ２３によつて反転することにより得る場合を
説明したが、これはＱ出力そのものをタイマ信号
としてもよく、また出力時間T0におけるレベル
が低レベルになつている必要があれば出力をタ
イマ信号としてもよい。
以上説明したようにこの発明によれば、誤差が
少く精度の高いタイマ信号を得ることができるタ
イマ回路を提供することができる。
少く精度の高いタイマ信号を得ることができるタ
イマ回路を提供することができる。
第１図は従来のタイマ回路の構成図、第２図は
その各部の信号波形を示す波形図、第３図はこの
発明の一実施例の構成図、第４図はその各部の信
号波形を示す波形図である。 １１，１２，１３，１５，１８……抵抗、１４
……電圧比較器、１６，２１……NPNトランジ
スタ、１７……コンデンサ、１９……電流源、２
０……PNPトランジスタ、２２……セツトリセ
ツト型フリツプフロツプ、２３……インバータ。
その各部の信号波形を示す波形図、第３図はこの
発明の一実施例の構成図、第４図はその各部の信
号波形を示す波形図である。 １１，１２，１３，１５，１８……抵抗、１４
……電圧比較器、１６，２１……NPNトランジ
スタ、１７……コンデンサ、１９……電流源、２
０……PNPトランジスタ、２２……セツトリセ
ツト型フリツプフロツプ、２３……インバータ。
Claims (1)
- １ 値が異なる第１、第２の基準電位を得る手段
と、一端がアース電圧に接続された容量と、コレ
クタ、エミツタ間が電源電圧と上記容量の他端と
の間に挿入された第１極性の第１のトランジスタ
と、電源電圧と上記第１のトランジスタのベース
との間に挿入された電流源と、コレクタ、エミツ
タ間が上記第１のトランジスタのベースとアース
電圧との間に挿入されベースに上記第１の基準電
位が印加された第２極性の第２のトランジスタ
と、上記容量の他端の電位と上記第２の基準電位
とを比較する電位比較回路と、入力信号によつて
セツトされ、上記電位比較回路の出力信号によつ
てリセツトされるフリツプフロツプ回路と、上記
フリツプフロツプ回路のセツト出力により上記電
流源の電流をアース電圧に流す電流スイツチ手段
とを具備し、上記フリツプフロツプ回路からタイ
マ信号を得るように構成したことを特徴とするタ
イマ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5791881A JPS57173226A (en) | 1981-04-17 | 1981-04-17 | Timer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5791881A JPS57173226A (en) | 1981-04-17 | 1981-04-17 | Timer circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57173226A JPS57173226A (en) | 1982-10-25 |
| JPH0145250B2 true JPH0145250B2 (ja) | 1989-10-03 |
Family
ID=13069371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5791881A Granted JPS57173226A (en) | 1981-04-17 | 1981-04-17 | Timer circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57173226A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59108418A (ja) * | 1982-12-14 | 1984-06-22 | Pioneer Electronic Corp | 信号発生回路 |
| JPH0737377Y2 (ja) * | 1986-01-31 | 1995-08-23 | 株式会社オーゼン | 電動玩具用駆動装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5249304A (en) * | 1975-10-16 | 1977-04-20 | Mitsubishi Gas Chemical Co | Finishing process for pulp bleached with oxygen |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5626356Y2 (ja) * | 1976-01-06 | 1981-06-23 |
-
1981
- 1981-04-17 JP JP5791881A patent/JPS57173226A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5249304A (en) * | 1975-10-16 | 1977-04-20 | Mitsubishi Gas Chemical Co | Finishing process for pulp bleached with oxygen |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57173226A (en) | 1982-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3852268A1 (en) | Oscillation circuit, chip, and electronic device | |
| US4611136A (en) | Signal delay generating circuit | |
| JPH0145250B2 (ja) | ||
| JPS581564B2 (ja) | パルスハツシンキ | |
| JP2874453B2 (ja) | ワンショットマルチバイブレータ | |
| JP2717829B2 (ja) | タイマ装置 | |
| CN108649900B (zh) | 一种振荡器链路延时校正电路 | |
| JP2623467B2 (ja) | 信号波発振回路 | |
| JP2687159B2 (ja) | 電源投入時のリセットパルス生成回路 | |
| JPS602675Y2 (ja) | 放電タイマ装置 | |
| JPS645384Y2 (ja) | ||
| JPH0722253B2 (ja) | 発振回路 | |
| JPS6025154Y2 (ja) | ミユ−テイング回路 | |
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| JPH05252003A (ja) | 単安定マルチバイブレータ | |
| JPH0358204B2 (ja) | ||
| SU1691939A1 (ru) | Генератор треугольного напр жени | |
| JPH057778Y2 (ja) | ||
| JPH0224271Y2 (ja) | ||
| JPS5839419Y2 (ja) | 電流リセット回路 | |
| JPS5944806B2 (ja) | 発振回路 | |
| JPS61144915A (ja) | ワンシヨツト・マルチバイブレ−タ回路 | |
| JPH0526825Y2 (ja) | ||
| JPH044285Y2 (ja) | ||
| JPH0462611B2 (ja) |