JPS645384Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案はヒステリシス機能を有するシユミツト
トリガが回路に関する。

第１図に従来のシユミツトトリガ回路の一例を
示す。第２図は第１図の回路におけるヒステリシ
ス特性であり、正方向閾値準位をV_T+、負方向閾
値準位をV_T-で表わしている。

第１図の回路において、入力端子１に例えば第
４図に示す電圧波形Ｖ１が印加された場合を考え
てみる。ここで波形Ｖ３はトランジスタＱ１のコ
レクタ端子３の電圧、波形Ｖ４は２個のトランジ
スタの共通エミツタ端子４の電圧、そして波形Ｖ
５は出力端子５の電圧を表わしている。又破線８
は第２図におけるV_T+の電位レベルを示し、同じ
く破線９はV_T-の電位レベルを示している。

今、時刻t_Aにおいては、トランジスタＱ１は非
導通状態（以下OFFと記す）トランジスタＱ２
は導通状態（以下ONと記す）であり、出力５は
低レベルを示している。

その後入力電圧Ｖ１が徐々に増加し、時刻t_Bに
おいてＶ１がV_T+に達すると、トランジスタＱ１
のベース電流が流れはじめ、コレクタ電圧Ｖ３が
下がりはじめると、トランジスタＱ２のベース電
流及びエミツタ電流が減少する。すると４の電圧
Ｖ４も下がり、この為トランジスタＱ２を急速に
OFFさせることができない。その後トランジス
タＱ１がON、トランジスタＱ２がOFFと反転
し、出力５は時刻t_Cにおいて高レベルを示す。

時刻t_Cからt_Dの間ではトランジスタＱ１はON
トランジスタＱ２はOFFのままであり、出力５
は高レベルを保持している。この状態では電圧Ｖ
３及びＶ４はt_A時の値より低くなつている。

入力電圧Ｖ１が徐々に下がつてゆき、時刻t_Dに
おいてV_T-に達すると、トランジスタＱ１のベー
ス電流が減り、電圧Ｖ３は上昇する。するとトラ
ンジスタＱ２にベース電流が流れ、エミツタ電流
も流れだすので電圧Ｖ４も上昇する。したがつて
トランジスタＱ２を急速にONさせることができ
ない。その後トランジスタＱ１がOFF、トラン
ジスタＱ２がONとなり、時刻t_Eにおいて出力５
は低レベルを示す。

上述の如く、従来のシユミツトトリガが回路に
おいては第４図に示すように端子３及び４の電圧
Ｖ３，Ｖ４が互いに追随して変化することによ
り、トランジスタＱ２の立ち上がり時間、立ち下
がり時間とも遅くなる為、回路の高速性に対して
著しい欠点があつた。

本考案の目的は、その欠点を無くし高速動作が
可能なシユミツトトリガ回路を提供することにあ
る。

本考案によるシユミツトトリガ回路はエミツタ
を共通に接続された２つのトランジスタを含んで
なるシユミツトトリガ回路において、前記共通エ
ミツタと最低電位間に接続されている抵抗に対し
て並列にコンデンサを挿入したことを特徴とす
る。

第３図は本考案の実施例を示すシユミツトトリ
ガ回路の回路接続図である。抵抗Ｒ４に並列にコ
ンデンサＣを挿入してある。

この回路において第５図に示すように、第４図
の入力波形Ｖ１と同じ波形Ｖ１′が印加された場
合を考えてみる。ここで電圧波形Ｖ３′，Ｖ４′，
Ｖ５′は第４図波形のＶ３，Ｖ４，Ｖ５にそれぞ
れ対応している。

第５図において時刻t_Aからt_Bの間は第４図波形
とかかわりなくトランジスタＱ１はOFF、トラ
ンジスタＱ２はONの安定状態にあり、出力５は
低レベルを保持している。

時刻t_Bにおいて入力電圧Ｖ１′がV_T+に達し、ト
ランジスタＱ１にベース電流が流れるとＶ３′が
下がり、トランジスタＱ２のエミツタ電流も減少
するがコンデンサＣの放電の為Ｖ４′の下がり方
は、第４図のＶ４′波形よりも緩慢になる。その
為Ｖ３′とＶ４′の電位差が急激に小さくなり、ト
ランジスタＱ２は瞬時にOFFとなり出力５は時
刻t_C′で高レベルとなる。したがつてコンデンサ
Ｃによりt′_C−t_C分スピードアツプされたことにな
る。

時刻t′_Cからt_Dの間はトランジスタＱ１がONト
ランジスタＱ２がOFFの安定状態にあり、出力
５は高レベルを保持している。

時刻t_Dにおいて入力Ｖ１′がT_T-に達すれば、第
４図と同じくトランジスタＱ１のベース電流が減
り、Ｖ３′が上昇して、トランジスタＱ２のエミ
ツタ電流が流れはじめる。しかしこのエミツタ電
流はコンデンサＣの充電電流としても使われる
為、Ｖ４′の電圧の上昇は緩慢になる。その為Ｖ
３′とＶ４′の電位差が急激に大きくなり、トラン
ジスタＱ２は瞬時にONとなり、出力５は時刻t′_E
で低レベルとなる。したがつてコンデンサＣによ
りt′_E−t_E分スペードアツプされたことになる。

かかる動作をより詳細に説明すると、まず、Ｑ
１がオフ状態にある時、Ｑ２はオン状態にあり、
抵抗Ｒ４にはＱ２のコレクタ電流とベース電流と
が流れ、これによつてエミツタ電位は決定され
る。その後、入力電位が上がりＱ１のしきい値を
こえると、Ｑ１はオンしはじめる。Ｑ１がオンし
はじめると、まずＱ１のコレクタ電流が流れ、こ
れによつてＱ２のベース電位Ｖ３が立下がる。そ
のためＱ２のベース電流およびコレクタ電流が減
少し、エミツタ電位Ｖ４が下がる。しかるに、本
実施例のようにエミツタ抵抗Ｒ４と並列にコンデ
ンサＣを入れることによつて、この時コンデンサ
Ｃの電荷が抵抗Ｒ４を介してデイスチヤージされ
エミツタの電位低下が緩慢になる。エミツタ電位
の低下が緩慢になると、この影響をコレクタ電位
Ｖ３が受け、その電位低下の程度が緩慢になる。
しかし、この時点では既にコレクタ電位Ｖ３は十
分低くなつているので、Ｑ２のベース−エミツタ
間電位はＱ２がオフするのに十分な程小さくなつ
ており、結果としてＱ２のオフスピードが早くな
る。一方、Ｑ１がオン→オフ、Ｑ２がオフ→オン
に変わる時は、この逆で入力信号に応答してまず
Ｑ１がオフしはじめ、それによつてＱ１のコレク
タ電位が上昇する。これに応じてＱ２にベース電
流が流れはじめ、Ｑ２がオンしはじめることにな
る。しかし、ベース電流はまずコンデンサＣをチ
ヤージするのでエミツタ電位の立上りが緩慢にな
り、ベース−エミツタ間電位差がより大きくなつ
てＱ２のオフが早くなる。ここで、コンデンサＣ
を入れたことによつてエミツタの電位変化が緩慢
になりこれがコレクタ電位に影響を及ぼすも、入
力信号によるＱ１のオン／オフがそれより先に行
われるので、エミツタの電位変化により先にコレ
クタ電位が変化し、このためエミツタの電位低下
の影響がコレクタに現れる頃には、既にコレクタ
はＱ２のオン／オフを決めるに十分な所まで変化
しているので、Ｑ２のオン／オフスピードが速く
なるわけである。

【図面の簡単な説明】

第１図は従来のシユミツトトリガ回路の接続図
第２図は第１図回路のヒステリシス特性を示す図
第３図は本考案の実施例を示す回路接続図、第４
図は従来のシユミツトトリガ回路の動作を説明す
る為の電圧波形図、第５図は本考案によるシユミ
ツトトリガ回路の動作を説明する為の電圧波形図
である。 符号の説明、１……入力端子、２……トランジ
スタＱ１のベース端子、３……トランジスタＱ１
のコレクタ端子、４……トランジスタＱ１及びＱ
２のエミツタ端子、５……出力端子、６……トラ
ンジスタＱ２のベース端子、７……電源、GND
……最低電位、Ｑ１，Ｑ２……トランジスタ、Ｒ
１〜Ｒ６……抵抗、Ｄ……ダイオード、Ｃ……コ
ンデンサ、Ｖ１，Ｖ１′……入力１の電圧波形、
Ｖ３，Ｖ３′……端子３の電圧波形、Ｖ４，Ｖ
４′……端子４の電圧波形、Ｖ５，Ｖ５′……出力
５の電圧波形、８……正方向閾値準位、９……負
方向閾値準位。

Claims (1)

【実用新案登録請求の範囲】
1. 入力信号をベースにうける第１のトランジスタ
   と、該第１のトランジスタのコレクタと電源の一
   端との間に設けられた第１の抵抗と、前記第１の
   トランジスタと前記第１の抵抗との接続点にベー
   スが結合された第２のトランジスタと、該第２の
   トランジスタのコレクタと前記電源の一端との間
   に設けられた第２の抵抗と、前記第１および第２
   のトランジスタの各エミツタの共通接続点と電源
   の他端との間に設けられた第３の抵抗と、前記第
   １および第２のトランジスタのエミツタ共通接続
   点と前記電源の他端との間に前記第３の抵抗と並
   例に設けられたコンデンサとを有し、前記第２の
   トランジスタのコレクタから出力を取り出すこと
   を特徴とするシユミツトトリガ回路。