JPH0141274B2 - - Google Patents

Info

Publication number
JPH0141274B2
JPH0141274B2 JP59255165A JP25516584A JPH0141274B2 JP H0141274 B2 JPH0141274 B2 JP H0141274B2 JP 59255165 A JP59255165 A JP 59255165A JP 25516584 A JP25516584 A JP 25516584A JP H0141274 B2 JPH0141274 B2 JP H0141274B2
Authority
JP
Japan
Prior art keywords
layer
conductor
dielectric
layers
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59255165A
Other languages
English (en)
Other versions
JPS60140792A (ja
Inventor
Deibitsudo Jonson Danieru
Renaado Furitsutsu Haabaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JPS60140792A publication Critical patent/JPS60140792A/ja
Publication of JPH0141274B2 publication Critical patent/JPH0141274B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218Contact or terminal manufacturing by assembling plural parts with deforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
本発明は2つの伝導体層の間にはさまれた誘電
体、すなわち絶縁体の層を貫いて伝導性の貫通孔
を形成するための改良方法に関する。この方法は
殊にプリント回路板の形成に有用なものである。 米国特許第3969815号明細書には、基体の対向
した側面に配置された2つの金属層に電気的連結
を生ぜしめる方法が開示されている。そこではこ
の2つの金属層および中間の絶縁体層を貫いて孔
がはじめにドリルによつてか又は孔あけによつて
作られる。この絶縁体中の孔は絶縁体層のみをエ
ツチングする選択的エツチング法によつて拡大さ
れ、絶縁体層中に拡大された環状孔を形成させ、
それによつて金属層部分がアンダーカツトされ
る。その後で絶縁体層の対向した側のこれら張り
出した金属部分は圧力がかけられることにより互
に接触するか又はほとんど接触するに至るまでに
変形される。この変形された金属部分は好ましく
は亜鉛によるオーバーコートである電気メツキ用
金属(galvanic metal)により被覆されて導電
通路を形成する。 本発明は2つの伝導体層の間にはさまれた誘電
体層中に導電性通路を作るための方法であつて、 (a) 誘電体層からは実質的に何らの物質を取り去
ることなく伝導体層の部分をエツチングするこ
とにより伝導体層のうちの少なくとも1つを完
全に貫いて非環状孔を形成させ、 (b) この孔を通してこの誘電体層をエツチング
し、それによつて伝導体層の間の誘電体層を貫
通して通路が形成され、そしてまた伝導体層は
その伝導体層中の孔に近接した誘電体物質のと
ころでアンダーカツトし、 (c) このアンダーカツトした伝導体層を他方の伝
導体層に向つて変形させて互いに接触させ、そ
して (d) この2つの伝導体層の間に上記の通路を通つ
て導電性通路を形成させる、 ことからなるものである。 第1A図は導電体層、誘電体層および導電体層
とからなり、導電体層の1つを貫いて孔が設けら
れている複合物品の断面図である。 第1B図は第1A図に示された物品であつて、
その誘電体層を貫いてエツチングによつて付加さ
れた孔を有する断面図である。 第1C図は第1B図に示された物品であつて、
誘電体層中の孔へ導電体層が変形されて入りこん
でいることを示す断面図である。 第1D図は1つの伝導体層中に形成された孔の
輪郭を示す第1A図の物品の平面図である。 第1E図は伝導体層中に形成された孔のもう一
つの輪郭を示す第1A図の物品の平面図である。 第2A図は導電体層、誘電体層および電気伝導
体層とからなり、導電体層の各々を貫いて孔が設
けられている複合物品の断面図である。 第2B図は第2A図の物品であつてその誘電体
層中にエツチングによつて付加的に孔が形成され
ていることを示す断面図である。 第2C図は第2B図に示された物品であつて、
その誘電体層中の孔へ導電体層が変形されて入り
こんでいることを示す断面図である。 第3A図は導電体層、誘電体層および電気伝導
体層とからなる複合物品であつて、この複合物品
を貫いて孔が設けられている断面図である。 第3B図は第3A図の物品であつて、その誘電
体層中に拡大された孔が設けられている断面図で
ある。 第3C図は第3B図に示された物品であつて、
孔の中へ導電体層が変形されて入りこんでいるこ
とを示す断面図である。 第4図は本発明に有用なプラズマ装置の略図で
ある。 本発明は特に2つの導電体物質の間にはさまれ
た誘電体層を貫いて設けられる伝導性の貫通孔を
形成するために、取り分け多数の精密に位置ぎめ
された貫通孔の形成に適用されるものである。通
常導電体層は金属、好ましくは銅であり、一方誘
電体物質は一般に電気絶縁性の重合体である。 誘電体物質によつて隔てられた導電体物質の2
つの層からなる複合材料は回路板を形成するため
の慣用の出発材料であつてここでも好適な材料で
ある。一般にこの誘電体層は厚さが少くとも1ミ
ルであるようなものであり、また伝導体層は厚さ
が0.7〜2.8ミルであるようなもの、例えば銅箔で
あるが、これについてはより薄いか又はより厚い
層の両者を用いることができる。絶縁層の構成材
料については限定的ではなく、ただこれら材料は
液体化学エツチング剤又はプラズマを用いてエツ
チングしうるものであれば良い。 本発明においては、誘電体層の材料のいかなる
実質的な除去を伴うことなしに伝導体層の少なく
とも1つに孔を形成することが必要である。伝導
体層中に孔を形成するのには好ましくは化学エツ
チングが用いられるが、これはプリント回路の形
成において良く知られたものである。このような
化学エツチング法の1つの例には、ネガ型感光性
フイルムを誘電体層とは面していない伝導体表面
に積層し、この感光性重合体をフオトマスクを通
して化学線に露光させ、現像し、未露光の感光性
重合体を取り除いて金属層の部分を露出させ、そ
の後でこの露出された伝導体層をその厚みの全体
にわたつて完全にエツチングする方法が含まれ
る。この化学的エツチング工程によつては誘電性
重合体層からはほとんど物質を除かないか又は全
く物質を除くことはない。好ましい方法は米国特
許第3469982号明細書中に開示されている。また
ポ型フオトポリマーはその現像方法と共に当該技
術分野では公知であり、例えば米国特許第
4193797号明細書中に開示されており、これらも
同様に用いることができる。 写真平版法の顕著な利点は伝導体層中に形成さ
れる孔の物理的形状(physical geometry)の点
に存するのである。すなわち、環状の孔の形しか
与えることのないドリルによる穿孔操作と対照的
に任意の孔の形状をも作ることができるのであ
る。本明細書における非環状の孔とは、ドリルに
よる穿孔操作において形成される同一の半径を持
つた1つの環状の孔とは対照的に一定の半径を持
たない孔を意味する。この非環状の孔の形成によ
つて、伝導体中の孔に近接した誘電体の除去によ
る伝導体のアンダーカツトの後でこの伝導体の押
しまげが容易になる。 伝導体層中に化学的にエツチングされた非環状
の孔の直径は小さいもの、例えばその幅が150〜
300ミクロンの範囲のものとすることができる。
また伝導体の化学的エツチングは非常に多数の孔
を同時に、例えば数百又は数千の孔を容易に12イ
ンチ×12インチの大きさの回路板のための複合材
の空所に形成させることができる。これに対し
て、機械ドリルによる孔あけ又はパンチによる孔
あけは、孔の数の増加に従つてエラーの機会が増
大する面倒な工程である。またこのドリルによる
か又はパンチによる孔あけでは一般に325ミクロ
ンよりも小さくない直径の孔が得られるのであ
る。 図面について説明すると、第1A図の態様では
伝導層12中に化学的にエツチングされて作られ
た孔14を有する複合材料を示している。この孔
は第1D図又は第1E図中に示されるような非環
状の形状を有する完全に環状ではないものであ
る。これらの後者の図面(第1D図及び第1E
図)は第1A図の別の態様の平面図であつて伝導
体層12の下に露出された絶縁体層11を示す。
第1D図及び第1E図は非環状の形状中で直角を
なすものを例示するもので、この形状はタブ
(tab)15b、18a及び18bのそれぞれを形
成するものである。しかしながらこの金属中に設
ける孔のための他の角度をなした形状を用いるこ
ともできる。この角度をなした形状は誘電体層を
貫いて導電性通路を形成するについてのその次の
操作で孔に近接した伝導体を屈曲させる時の応力
を最小化するのに役立つのである。 その後でこの伝導体層中に形成された孔を通し
て誘電体層をエツチングするために選択的エツチ
ング法が用いられる。これによつて形成された複
合物品は第1B図に示されるが、この図中には伝
導体層12中において張り出し部分15a及び1
5bが存在している。このエツチング法によつて
誘電体の壁の構造16は角度をなしたものとなつ
ている。これによつてエツチング剤は誘電体層の
厚みの全体にわたつて物質を完全に除去し、かつ
その間に同時に貫通孔の形成において誘電体を横
方向にもエツチングする。タブ15bは15aよ
りもより多くアンダーカツトされるがそれはこの
タブは片側だけからではなく3つの側からエツチ
ングされるからである。 誘電体層を貫いて完全にエツチングすると共に
横方向に伝導体層をアンダーカツトするエツチン
グ技法の例には化学エツチングとプラズマエツチ
ングとがある。液体により重合体誘電物質を貫通
して選択的にエツチングすることができる液体エ
ツチング法は当該技術分野で良く知られている。
このエツチング剤は伝導体物質の実質的な除去を
生じさせるものではない。適当なエツチング剤に
は米国特許第3969815号明細書中で開示されたも
のが含まれ、例えばポリエステル及びエポキシド
樹脂に対しては硫酸溶液を用いることができる一
方、ポリイミドに対しては苛性アルカリのアルコ
ール溶液が適している。また伝導体金属によつて
マスクされていない重合体の領域はエツチングし
て取り去ることができるが、金属には何らの有害
な作用を及ぼさない溶媒の使用をこのエツチング
は含むものである。溶媒の例としてはテトラクロ
ロエチレン、メチルクロロホルム、容量で90%の
テトラクロロエチレンと10%のイソブチルアルコ
ールとの混合物やクロム酸が挙げられる。 プラズマエツチングにあつては、プラズマは孔
が形成されている場所でのみ誘電体を攻撃するの
で金属伝導体層は誘電体のためのマスクとして働
く。金属は実質的にプラズマによつて影響を受け
ないか、又は少くとも誘電体のエツチング速度の
方が伝導体のエツチング速度よりもかなり速い。 プラズマガスの種々の型のものを使用すること
ができる。このエツチング用のガスは、エツチン
グされるべき材料とは化学的に反応し、揮発性の
反応生成物を生成する、物質種を生成するように
選ばれる。種々のプラズマエツチングガスの混合
物もまた使用することができる。誘電体がポリイ
ミドでマスクが銅である場合について用いられる
好ましいガス組成物は、容量で50/50から10/90
の割合の四弗化炭素/酸素である。 第4図は本発明で有用なプラズマエツチング装
置の略図による平面図である。この装置は入口1
21及び出口122を有する室120からなり、
この出口からプラズマガスはポンプで取り出され
る。この室120の内部には慣用のラジオ周波数
発生器127に導体126で接続されてラジオ周
波数の電力が供給された電極(陽極)123及び
接地された電極124が設けられている。エツチ
ングされるべき材料は電極123及び124の間
に置かれる。この室の中にプラズマガスが導入さ
れた後で、よく知られた原理に従つてガスプラズ
マを発生させるために発生器127が作動され
る。 プラズマエツチング装置のブランソン・プラズ
マ・エツチヤーモデル7411を用いての、銅が伝導
体でありポリイミドが誘電体である複合体に対す
る好ましい操作条件の一組を示すと次の通りであ
る。 RF出力 >2000ワツト RF出力密度 >0.06ワツト/平方インチ 操作圧力 >10ミクロン ガス組成 容積で50/50→10/90のCF4
O2 ガス流速 >150c.c./分 RF周波数 13.56MHz パートバイアス 陽極、陰極又はプラズマポテ
ンシヤル 排出速度 >245CFM 孔が誘電体を完全に貫いて完成した後で、アン
ダーカツトされた伝導体層15a及び15bは変
形されて層13と接触するようにされるか又は密
接に接触するようにされる。好ましい方法はアン
ダーカツトされた伝導体部分に直接に圧力をかけ
ることである。これを具体化した例は第1C図に
示されるが、この図において伝導体部分15aは
エツチングされた誘電体表面16を覆い、そして
タブ15bは伸長した下部の伝導体13を覆う。
第1C図は第1A図の絶縁体中での孔の役割を具
体化して示すもので、タブ15bは15aにおけ
る1側面だけからとは異なり3つの側面からアン
ダーカツトすることができるので、第1C図にお
いてタブ15bはアンダーカツト部分の15aよ
りも長いのである。第1E図に示された構成に対
しては、タブ18a及び18bは最終の物品すな
わち変形したあとの物品中では同一の形状のもの
とすることができる。その後で、もしも必要なら
ばこの変形された誘電体材料は銅のような金属で
電解メツキされるか、無電解メツキ、はんだづ
け、または溶接されて誘電体層を貫通した導電性
通路が完成されるか又は確実なものとされる。タ
ブ15bは導電性通路のメツキ又ははんだづけの
大きな助けになる。本発明による技法に基づく貫
通孔の形成によつて薄い伝導体層、例えば3.0ミ
ル又はそれ以下のものの使用ができるが、ドリル
による孔あけは第2の伝導体層の保全性を破壊す
ること、すなわちこの第2の伝導体層にも孔が形
成されてしまうので孔が誘電体層を貫通してドリ
ル穿孔されるドリル穿孔技法はこのような薄いも
のには使用することができなかつたのである。伝
導体層中への最初の孔の非環状の形状は伝導体層
の変形又は屈曲を容易にかつ低い圧力において進
行しうるようにした。ひとたび曲げられると、こ
の支えのないタブは環状の孔におけるものよりも
伝導層13からはね返りの少ないものとなるので
ある。 第2A図、第2B図及び第2C図に示される本
発明の別の態様では、第1A図中に示された1つ
の伝導体に孔が設けられたものとは異なり、孔2
4a及び24bは互に対向した伝導体層22及び
23の両方に設けられる。この変更を除いては同
一の操作工程が用いられるが、但し誘電体のエツ
チングは両側の表面から同時に進行させることが
できる。この金属伝導体は25a,25b,25
c,及び25dのところでアンダーカツトされて
いる。タブ25c及び25dは実質的にはより多
くアンダーカツトされるが、これは上部及び下部
の伝導体中の孔の形成が第1D図に示された態様
のものと同じであるからである。誘電体の対向す
る側からの同時のエツチングによつて誘電体壁2
6中に2つの明確な凸状の壁部分が存在すること
になる。重合体の化学エツチングの完了後、アン
ダーカツトされた伝導体部分は他の夫々の伝導体
層の方向に変形せしめられて接触させられるか又
はほぼ接触させられる。第2C図は圧迫された伝
導体部分25e,25f,25g及び25hを誘
電体表面26aと対比して示すものである。第1
E図に示された態様による上部及び下部の伝導体
中の孔の形成については、タブは変形工程の前及
び後で同一のものとされる。その後で、もし所望
ならば電触メツキ、無電解メツキ、はんだづけ又
は溶接を行なつて導電性を確実にする。 第3A図、第3B図及び第3C図の態様は米国
特許第3969815号明細書の教示に従つて作られた
物品及び貫通孔を例示するものである。導電体層
32、誘電体31及び導電体層33からなる複合
体はその中にドリル又はパンチであけられた孔3
4を有し、これは第3A図に示されている。第3
B図に示される態様では、誘電体層を選択的にエ
ツチングして取り去るために液体の化学エツチン
グ剤が用いられて壁36が形成されるが、この壁
は導電体の張り出し部分35a及び35bとは実
質的に平坦な壁をなしている。第3C図に示され
る態様では、これらの伝導体層を誘電体中の孔の
中に押し込む変形によつて押しつけられ、しめつ
けられた伝導体部分35c及び35dの形成が起
り、そして誘電体の表面部分36aはこの伝導体
層の変形の力によつて外方に屈曲される。 この先行技術の教示するところとは対照的に、
第1A図、及び第2A図の伝導体中にはじめに化
学的エツチングであけられる孔は環状の形状より
はむしろ非環状の形状をなすものである。これま
でに論じたように非環状の形状は変形を容易にす
るのである。また先行技術によるドリルによる孔
あけ操作によつては、たつた1つの伝導体のみが
その中に任意の孔が形成せしめられるものである
第1A図、第1B図及び第1C図に示される態様
のものと異なり、両方の伝導体中に孔の形成が生
じてしまうのである。伝導体としては箔及び他の
薄いシートを使用することができ、そしてこの伝
導体はその完全な形状を留めるものである。また
先行技術との比較では、第1C図及び第2C図に
示された態様物品は通路のところで伝導体部分が
より小さなストレスを有するものとすることがで
きる。先行技術による第3C図に示された伝導通
路の形成に当つて起る誘電体の変形は、この発明
の態様のものよりも大きい残留ひずみを起すこと
になる。また一般に云つて機械ドリルによる孔あ
けで実用的に形成させることのできる最も小さい
孔は325ミクロンのオーダーのものである。これ
と対比して本発明において用いられる好ましい化
学的エツチング技法では、伝導体層中の非環状で
ある孔はかなり小さい、例えば150〜300ミクロン
の範囲のものとすることができる。勿論のことで
あるが、もし必要ならばより大きい孔を形成させ
ることもできる。 本発明の方法は殊に多層の電気回路の形成に使
用されるものである。例示的に述べれば、誘電体
層を貫いて1つの伝導性の通路が完成した後に新
たな誘電体層を少くとも1つの伝導体層に適用す
ることができ、そしてこの誘電体層の上に新たな
伝導体層を適用することができる。この新たな誘
電体と新たな伝導体層とは導電性の貫通孔を有す
る物品に同時に適用する、すなわち事前に処理し
て少くとも1つの貫通孔を形成させておいた伝導
体層上に誘電体層と伝導体層の複合体を積層する
こともできるのである。その後でこの新たに適用
した誘電体層を貫いてこれ迄に開示された技法に
従つて伝導性通路が形成されるのである。 次に述べる実施例においては、特記しない限り
すべての部と100分率とは重量によるものとする。 実施例 1 0.001インチ(0.0025cm)のポリエチレンテレ
フタレートのシート上に、熱硬化しうる重合体を
82%のメチレンクロライドと18%のエチルセロソ
ルブ(固体含有量47%)から被覆し、乾燥させ、
そしてポリプロピレンのカバーシートに積層し
た。この3.0ミル(0.0076cm)の厚さの乾燥した
重合体は次の組成よりなるものであつた。 スチレン―ブタジエン/アクリロニトリル/メ
チルメタクリレートの共重合体 23.6% メチルメタクリレート(95.5)/エチルアクリ
レート(4.5)の共重合体 8.0% ビスフエノールAのジ―(3―アクリロキシ―
2―ヒドロキシプロピル)エーテル 15.1% ペンタエリスリトールトリアクリレート 25.0% ベンゾフエノン 5.3% ビスフエノールAのビスアクリロキシエチルテ
トラブロモ 10.0% 4,4′ビスジメチルアミノ−ベンゾフエノン
0.3% モナストラール(Monastral) 緑色顔料
0.5% 3―メルカプト―1,2,4―トリアゾール
12.0% ポリプロピレンカバーシートをはずし、この粘
稠なフオトポリマーを一枚の銅をクラツドしたエ
ポキシガラスの積層体に積層した。そしてポリエ
チレンテレフタレートシートをはずし、一枚の厚
さ1.0ミル(0.0025cm)の銅箔をこの重合体が被
覆されている銅をクラツドした基体に積層した。
この銅箔中にリストン(Riston) 1210を用い、
そして米国特許第3469982号明細書中に記載され
た方法で小さな10ミル(0.025cm)の孔を形成さ
せた。この操作は第1D図に示されたようなタブ
の形状を用いることを除いてほぼ同一の寸法の非
環状の孔を形成することによつて修正することが
できる。この試料をメチルクロロホルムを満した
超音波洗浄機中に45秒間浸漬し、それで重合体を
孔から除去して約5ミル(0.0127cm)の銅の張り
出し部分を残した。この試料は水中ですすぎ洗い
して現像を停止し、150℃で16時間熱硬化した。 現像及び硬化の後で、この銅/重合体/銅のサ
ンドイツチ状物を積層プレス中に置きゴム製のパ
ツドで覆つた。このパツドはポスト4ミル
(17000/平方インチ)の通常のパターンを有する
ものであつた。このプレスは1000psiに加圧され
て銅の張り出し部分を下の銅の層上に押しつぶし
た。この銅/重合体/銅のサンドイツチ状物は酸
性の硫酸銅メツキ浴中で15分間30アンペア/平方
フイートの条件下に電気メツキされた。 このメツキしたサンドイツチ状物の上部をリス
トン 1210フイルムで被覆し、70ミル(0.1778
cm)のパツドは米国特許第3469982号明細書に記
載の回路エツチング技法を用いて押しつぶされそ
してメツキされた孔にそつてエツチングされた。
出来上つた通路は導電性であつた。 実施例 2 シリコンで処理された1ミル(0.0025cm)のポ
リエチレンテレフタレートフイルム上に、熱硬化
しうる重合体組成物をメチレンクロライド(固体
含有量35%)から被覆し、乾燥して厚さ2.0ミル
(0.005cm)のものとした。この重合体組成物は次
の構成成分からなるものであつた。 ビスフエノールAのジアクリレートエステルエ
ポキシ樹脂(25℃の粘度1000000cp、比重=
1.2) 15.0% ペンタエリスリトールトリアクリレート 10.0% トリメチロールプロパントリアクリレート
15.0% エチルアクリレート(56)/メチルメタクリレ
ート(37)/アクリル酸(7)の共重合体(分子量
260000、酸価76〜85) 25.0% ヘキサメトキシメチルメラミン 9.0% メチルメタクリレート/ブタジエン/スチレン
共重合体(比重=1.0) 20.0% ベンゾフエノン 5.0% 4,4′ビスジメチルアミノベンゾフエノン
0.3% モナストラール 緑色顔料 0.7% 〔4―〔ビス―〔p―(ジメチルアミノ)―フ
エニル〕メチレン〕―2,5―シクロヘキサジ
エン―1―イリデン―N―メタニウムクロライ
ド 0.015% この重合体組成物を7.62cm×7.62cmの大きさの
1枚の銅をクラツドしたエポキシガラスの積層体
に積層した。ポリエチレンテレフタレートフイル
ムをはずし1.0ミル(0.0025cm)の厚さの銅箔を
この重合体組成物に積層した。これに実施例1に
記載のように、タブ形状のような、非環状の孔を
形成させることができた。こうして実施例1に記
載の方法を用いて10ミル(0.025cm)の孔を形成
させた。この集積されたサンドイツチ状物をメチ
ルクロロホルムの噴霧で浸漬して上記の孔から重
合体組成物を除き、そして銅箔中の孔にすべての
方向に約3ミル(0.0076cm)の大きさのアンダー
カツトを形成させた。現像のあとで全体
(package)を150℃で1時間加熱することにより
熱硬化させた。 銅箔の張り出し部分は次いで個々に小さな金属
のプローブを用いて押しつぶした。 この部品は次いで標準的な酸性の銅メツキ浴中
で電気メツキされ、銅をクラツドした積層体上に
銅箔の張り出し部分を押しつぶすことによつて出
来上つた相互の結合を更に強固にすることもでき
る。 この上部の銅箔は次いでリストン 1210で被覆
されても良く、そして所望の回路パターンを確定
するために実施例1に記載のように処理されう
る。 この操作工程は目に見えない相互連絡路を有す
る多層の回路板を組み立てるために繰り返し行う
こともできる。 実施例 3 銅をクラツドしたエポキシガラスの積層体上
に、メチレンクロライド溶液(固体含有量35%)
からフイルムを被覆した。乾燥したのちのこのフ
イルムの厚さは2ミル(0.005cm)であり、そし
て次の組成を有するものであつた。
【表】 1ミルの厚さの銅箔を上記の被覆の上に熱積層
した。この上部の銅箔中に、回路板製造の技術分
野でよく知られた技法を用いて10ミル(0.025cm)
の孔をエツチングして作つた。同様に実施例1で
論じたように、タブの形状のような非環状の孔を
形成させることもできた。この試料板をメチルク
ロロホルムを満した超音波クリーナー中に1分間
浸漬して重合体―エポキシ被覆を除去し、5ミル
(0.0127cm)の銅の張り出し部分を残した。10ミ
ル(0.025cm)の厚さの厚紙のシートと40ミル
(0.10cm)のシリコンゴムのパツドをこの現像し
た試料の上に載置した。積層プレスを用いて
20000psiの圧力を加えて銅の張り出し部分を下部
の銅をクラツドしたエポキシガラス上に押しつぶ
した。この試料は150℃で1時間硬化処理された。
この試料に慣用のメツキ技術を用いて1/2ミル
(0.00127cm)の銅をメツキして良好な電気結合を
確実にした。最後に上部の銅箔に標準的な回路エ
ツチング技法を用いて所望の回路パターンを形成
させ、回路板を完成させた。 実施例 4 ポリエチレンテレフタレートフイルム上へ熱硬
化性重合体のメチレンクロライド(35%固体)か
ら被覆した。この重合体は次の成分組成を有する
ものであつた。 成 分 ビスフエノールAのジアクリレートエステル
20% ペンタエリスリトールトリアクリレート 20% メチルメタクリレート(95.5)/エチルアクリ
レート(4.5)の共重合体 6% スチレン―ブタジエン/アクリロニトリル/メ
チルメタクリレートの共重合体 27% ベンゾフエノン 4.0% 4,4′ビスジメチルアミノベンゾフエノン
0.5% クレー(0.5ミクロン) 22.0% モナストラール 緑色顔料 0.5% この乾燥した被覆は0.002インチ(0.0051cm)
の厚さであつた。この層の2つ(0.004インチす
なわち0.0102cm)を銅をクラツドしたエポキシガ
ラスの1枚に積層した。各積層後被覆シートを取
り除いた。そして粘稠な重合体に0.001インチ
(0.00254cm)の厚さの銅箔の1枚を積層し、銅/
重合体/銅をクラツドした積層構造物を得た。 この積層した銅箔中にリストン 1210を用いて
実施例1に記載した方法により0.01インチ
(0.0254cm)の孔のパターンを形成させた。同様
に実施例1で論じたようにタブ形状のような非環
状の孔を作ることもできた。この部品を次いで超
音波クリーナー中でメチルクロロホルムに1分間
浸漬し、孔から重合体を取り除いて少くとも
0.005インチ(0.0127cm)の銅の張り出し部分を
残した。この部品は150℃で8時間熱硬化させた。
硬化後この部品を積層プレス中に、孔の側を上に
し、実施例1に記載したようにくぼみのあるゴム
のパツドの圧力均等化のためのシートで覆つて載
置した。1000psiの圧力を10秒間かけて銅箔の張
り出しを押しつぶしそうして銅の積層体にそれが
接触するようにした。この部品をプレスから取り
出し、標準的な酸性の銅の電気メツキ浴中で電気
メツキして結合を増大させた。この部品の押しつ
ぶされた張り出し部分のある側を次いでリストン
1210で被覆し、実施例1に記載のように処理し
て所望の回路パターンを確定した。 実施例 5 実施例4を銅箔の張り出しを個々に小さな金属
のプローブでつぶしたことを除いて繰り返した。 実施例 6 0.006インチ(0.01524cm)の厚さで6″×
6″(15.24cm×15.24cm)の大きさのパイララツクス
(Pyralux) LF9111(デユポン社製造)のパネ
ルにその片面に回路パターンを作り、他の面の銅
箔にリストン 215Rを用い米国特許第3469982号
明細書に記載の方法に従つて10ミル(0.0254cm)
の直径の孔を作つた。同様に実施例1で論じたよ
うに、タブ形状のような非環状の孔を形成させる
こともできた。この孔はこの10ミルの孔があけら
れる銅箔と回路パターンが作られる側の上の箔と
の間に貫通孔が形成されるような場所に符合して
位置せしめられる。アルミニウム板へ接続がなさ
れる場合には回路側の銅箔は除かれる。パネルの
回路パターンの側は次いで0.002インチ(0.0057
cm)厚さのパイララツクス WA接着剤を用いて
積層プレス中で350psiの圧力、350〓(176.7℃)
の温度で45分間プレスしてアルミニウム板に積層
される。 この部品は次いでブランソン・プラズマ・エツ
チヤー・モデル7411(Branson Plasma Etcher
Model7411)のプラズマエツチング室中でプラズ
マエツチングに付される。この装置において基礎
圧力が50ミクロンになる迄減圧され、次いで容量
でO2が70%、CF4が29%、アルゴンが1%よりな
るガスが室の圧力が200ミクロンに達する迄導入
された。ポンプ速度は550CFMであり、ガス流速
は750c.c./分であると見積られた。RF出力をオン
にして3800ワツトの所に70分間セツトした。この
アルミニウム板は回路パターンをプラズマから保
護するマスクとして作用した。0.01インチ
(0.0254cm)の孔をあけられた銅箔はパネルの他
の側でプラズマに対するマスクとして作用し、銅
箔中に作られた孔のところでのみエツチングが生
じるようにした。プラズマは0.003インチ
(0.0076cm)の誘電体を貫いて金属箔回路パター
ンと接触するに至るまでエツチングするか、又は
0.005インチ(0.0127cm)の誘電体を貫いてアル
ミニウム板に到達するに至るまでエツチングす
る。 出来上つた張り出し部分は次いでこのパネルを
積層プレス中に置いてつぶされた。圧力を平均化
させるための厚紙のシートを片持ちばりと共に銅
箔の次に置いた。この厚紙のシートの上にシリコ
ンゴム製のパツドを置き、その上に鋼製の当て材
を置いた。18000psiの圧力を10秒間加えて張り出
し部分を孔の中に押しつぶした。実施例1に記載
したようにここでもまたタブ形状をそなえた非環
状の孔を形成させることができた。そして米国特
許第3469982号明細書に記載された慣用の方法に
よる描画とエツチングの技法を用いて銅箔中に回
路のパターンが作られる。相互の連結を更に増大
させるためにこのパネルは60/40の錫/鉛のはん
だ中に500〓(260℃)で5秒間浸漬されこの連結
をはんだで被覆した。 実施例 7 プラズマによるエツチングに先立つてパネルの
回路パターンの側をアルミニウム板の代りに銅を
クラツドしたエポキシガラス板で積層することだ
けが異なる上記のやり方で張り出し部分をパネル
中に形成させ、そしてこれを押しつぶした。プラ
ズマによるエツチングと押しつぶしの後でこのパ
ネルはリストン 1215をメツキのためのレジスト
として用い、硫酸銅のメツキ浴中で30分間
30ASFで、そして錫/鉛フルオロボレート浴中
で15分間15ASFで回路パターンのメツキを行な
い、上部伝導層と下部伝導層との間の連絡の結合
を増大させた。そして最後にメツキ操作で用いた
レジストをはがし取り、表面に回路パターンを形
成させるための慣の技法を用いバツクグラウンド
の銅をエツチングした。 実施例 8 0.006インチ(0.01524cm)の厚さで6″×
6″(15.24cm×15.24cm)の大きさのパイララツクス
9111(デユポン社製)であつて、その銅箔の双
方に3〜15ミル(0.0076〜0.038cm)の範囲にわ
たる孔を写真平版法によつて形成してなるものを
用いた。実施例6において論じたように、ここで
も同様にタブ形状の非環状の孔を形成させること
ができた。このパネルを実施例6に記載した方法
及び装置を用いてプラズマでエツチングしてパネ
ルの両側の銅箔に張り出しの部分を形成させた。
この張り出しの部分を孔の中に押しつぶし、この
銅箔の両方に回路パターンを形成させ、そして実
施例6に記載のようにして相互の結合を増大させ
た。 実施例 9 ケブラー(Kevlar) の織物にエポキシ樹脂
を含浸させ、その両側面に0.0014インチ
(0.003556cm)の銅箔を接着した厚さ0.004インチ
(0.0102cm)の積層体にその両側面をリストン
215Rで被覆した。その両銅箔に米国特許第
3469982号明細書に記載の慣用の方法を用いて
0.010インチ(0.0254cm)と、0.005インチ
(0.0127cm)の孔を写真平版法によつて形成させ
た。同様に実施例1で論じたように、タブ形状の
ような非環状の孔を形成させることもできた。 このパネルを実施例6に記載した方法及び装置
を用いてプラズマエツチングしてパネルの両側面
の銅箔に張り出し部分を形成させた。この張り出
し部分を孔の中に押しつぶし、この銅箔の両方に
回路パターンを形成させ、そして実施例6に記載
したようにして相互の結合を増大させた。 実施例 10 厚さが0.006インチ(0.01524cm)のパイララツ
クス でその両側面を銅でクラツドした積層体
(LF9111、デユポン社製)の3″×6″(7.62cm×
15.24cm)の大きさのパネルを5枚用意し、その
片面には回路パターンを、そして他の側面の銅箔
にはリストン 1215を用い米国特許第3469982号
明細書に記載された方法を用いて15ミルの環状の
孔を作つた。この環状の孔は積層体の他の側面の
回路要素か又は銅の接地面(ground plane)に
接続を与えるように設けられた。この可撓性の回
路の回路パターンの側は0.002インチ(0.0057cm)
の厚さのパイララツクス WA接着剤(デユポン
社製)を用い、積層プレス中で350psiの圧力、
350〓の温度で1時間銅をクラツドしたエポキシ
ガラス板に積層した。 厚さが0.006インチ(0.01524cm)のパイララツ
クス でその両側面を銅でクラツドした積層体
(LF9111、デユポン社製)の7.5インチ×9イン
チ(19.05cm×22.86cm)の大きさのパネルを7枚
用意し、その片面には回路パターンを、そして他
の側面にはリストン 1215を用い、米国特許明細
書に記載された方法により第1D図に示されたよ
うな0.012ミルの非環状の孔を作つた。これらの
可撓性の回路は上記したように銅をクラツドした
エポキシガラス板に積層された。 この部品を次いで実施例6のようにしてプラズ
マでエツチングした。この部品を積層プレス中に
置き、ポストクミル(4000/平方インチ)の普通
のパターンを有するゴム製のパツドで覆い、この
プレスを10秒間5000ポンド/平方インチで加圧す
ることにより、この張り出し部分を押し潰した。
この部品を実施例7に記載したように回路パター
ンメツキした。電気試験の結果は375の環状の相
互の結合すなわち通路の98%は導電性であつた
が、3920の非環状の通路(第1D図参照)の99.9
%以上は電気的に良好なものであることを示して
いる。相互の結合された部分の断面の顕微鏡写真
は、非環状の相互の結合の方が環状の相互の結合
よりもより均一に押し潰されており、またより均
一に電気メツキされていることを示している。
【図面の簡単な説明】
第1A図は本発明の一つの実施の態様を示す複
合物品の断面図であり、第1B図は第1A図に示
された物品であつて、誘電体層を貫いてエツチン
グによつて付加された孔を有する断面図であり、
第1C図は第1B図に示された物品であつて、誘
電体層中の孔へ導電体層が変形されて入りこんで
いることを示す断面図であり、第1D図は1つの
伝導体層中に形成された孔の輪郭を示す第1A図
の物品の平面図であり、第1E図は伝導体層中に
形成された孔のもう一つの輪郭を示す第1A図の
物品の平面図であり、第2A図は本発明の別の実
施の態様を示す複合物品の断面図であり、第2B
図は第2A図の物品であつて誘電体層中にエツチ
ングによつて付加的に孔が形成されていることを
示す断面図であり、第2C図は第2B図に示され
た物品であつて、誘電体層中の孔へ導電体層が変
形されて入りこんでいることを示す断面図であ
り、第3A図は従来技術による複合物品であつ
て、この複合物品を貫いて孔が設けられている断
面図であり、第3B図は第3A図の物品であつ
て、誘電体層中に拡大された孔が設けられている
断面図であり、第3C図は第3B図に示された物
品であつて、孔の中へ導電体層が変形されて入り
こんでいることを示す断面図であり、第4図は本
発明に有用なプラズマ装置の略図である。

Claims (1)

  1. 【特許請求の範囲】 1 2つの伝導体層の間にはさまれた誘電体層中
    に導電性通路を形成するための方法であつて、 (a) 伝導体層の一部分をエツチングすることによ
    つて誘電体層からは実質的に何らの物質を取り
    去ることなく、この伝導体層のうちの少くとも
    1つを完全に貫いて非環状の孔を形成させ、 (b) この孔を通してこの誘電体層をエツチング
    し、それによつて伝導体層の間の誘電体層を完
    全に貫いて通路を形成し、またそれによつて伝
    導体層はその伝導体層中の孔に近接した誘電体
    物質のところをアンダーカツトし、 (c) このアンダーカツトした伝導体層を他の伝導
    体層に向つて変形させて互いに接触させ、そし
    て (d) この2つの伝導体層の間に上記の通路を通つ
    て導電性通路を形成させる ことからなる方法。 2 工程(a)において、1つの伝導体層にのみ孔を
    形成させる特許請求の範囲第1項に記載の方法。 3 工程(a)において形成される孔をその中に有し
    ない伝導体層が3.0ミルよりも大きくはない厚さ
    を有する特許請求の範囲第2項に記載の方法。 4 伝導体層が銅である特許請求の範囲第2項に
    記載の方法。 5 工程(a)において重合体誘電体層の両側の伝導
    体層中に孔を形成させ、そして工程(b)において伝
    導体層中のこれらの両側の孔を通して誘電体層が
    エツチングされる特許請求の範囲第1項に記載の
    方法。 6 工程(d)における電気的接続が2つの伝導体層
    の接触によつて形成される特許請求の範囲第1項
    に記載の方法。 7 工程(b)における誘電体のエツチングがプラズ
    マエツチング又は液体エツチングによつて達成さ
    れる特許請求の範囲第1項に記載の方法。 8 工程(d)における電気的接続の形成が導電性材
    料の電気メツキ、はんだづけまたは溶接によつて
    確実にされる特許請求の範囲第1項に記載の方
    法。 9 工程(a)において複数個の孔が同時に形成さ
    れ、そして工程(b)において複数個の通路が同時に
    形成される特許請求の範囲第1項に記載の方法。 10 誘電体層が少くとも1ミルの厚さを有する
    特許請求の範囲第1項に記載の方法。 11 工程(a)のエツチングが化学的エツチングで
    ある特許請求の範囲第1項に記載の方法。 12 非環状の孔が角度をなした構造を有する特
    許請求の範囲第1項に記載の方法。 13 構造中に少くとも1つの直角が存在する特
    許請求の範囲第12項に記載の方法。 14 工程(c)及び工程(d)が実質的に同時に行なわ
    れる特許請求の範囲第1項に記載の方法。 15 2つの銅の層の間にはさまれた誘電体層を
    貫いた導電性通路を形成するための方法であつ
    て、 (a) 誘電体層からは実質的に何らの物質を取り去
    ることなく第1の銅の伝導性層を完全に貫いて
    非環状の孔を形成させ、 (b) この孔を通して重合体の誘電体層をエツチン
    グし、それによつて誘電体層を完全に貫いて貫
    いて通路を形成させ、またそれによつて第1の
    銅の層はその銅の層中の孔に近接した誘電体物
    質のところでアンダーカツトし、 (c) このアンダーカツトした銅の層を第2の銅の
    層に向つて変形させて互いに接触させ、 (d) この2つの銅の層の間に通路を通つて電気的
    接続を形成させる ことからなる特許請求の範囲第1項に記載の方
    法。 16 複数の伝導体層の間に交互にはさまれた複
    数の誘電体層中に導電性通路を形成するための方
    法であつて、 (イ) 2つの伝導体層の間にはさまれた誘電体層か
    らなるものに対して、 (a) 伝導体層の一部分をエツチングすることに
    よつて誘電体層からは実質的に何らの物質を
    取り去ることなく、この伝導体層のうちの少
    くとも1つを完全に貫いて非環状の孔を形成
    させ、 (b) この孔を通してこの誘電体層をエツチング
    し、それによつて伝導体層の間の誘電体層を
    完全に貫いて通路を形成し、またそれによつ
    て伝導体層はその伝導体層中の孔に近接した
    誘電体物質のところをアンダーカツトし、 (c) このアンダーカツトした伝導体層を他の伝
    導体層に向つて変形させて互いに接触させ、
    そして (d) この2つの伝導体層の間に上記の通路を通
    つて導電性通路を形成させ、次に (ロ) 新たな誘電体層と新たな伝導体層とを、伝導
    体層の1つに、この新たな誘電体層が2つの伝
    導体層によつてはさまれるように適用し、次い
    で (a′) 新たな伝導体層の一部分をエツチング
    することによつて誘電体層からは実質的に何
    らの物質を取り去ることなくこの新たな伝導
    体層を完全に貫いて非環状の孔を形成させ、 (b′) この孔を通してこの新たな誘電体にエ
    ツチングを行ない、それによつて伝導体層の
    間の新たな誘電体層を完全に貫通して通路を
    形成させ、またそれによつて新たな伝導体層
    をその伝導体層中の孔に近接した誘電体物質
    のところでアンダーカツトし、 (c′) このアンダーカツトした新たな伝導体
    層を他の伝導体層に向つて変形させて互いに
    接触させ、 (d′) この2つの伝導体層の間に上記の通路
    を通つて導電性通路を形成させる ことを行うことからなる方法。 17 (a) 少なくとも1つの伝導体層の一部分を
    エツチングすることによつて誘電体層からは実
    質的に何らの物質を取り去ることなく、伝導体
    層を完全に貫いて非環状の孔を形成させ、 (b) この孔を通してこの誘電体層をエツチング
    し、それによつて伝導体層の間の誘電体層を完
    全に貫いて通路を形成し、またそれによつて伝
    導体層はその伝導体層中の孔に近接した誘電体
    物質のところをアンダーカツトし、 (c) このアンダーカツトした伝導体層を他の伝導
    体層に向つて変形させて互いに接触させ、そし
    て (d) この2つの伝導体層の間に上記の通路を通つ
    て導電性通路を形成させる ことによつて得られた、2つの伝導体層の間には
    さまれた誘電体層中に導電性通路を有する物品。 18 回路板であつて誘電体層を貫いて少なくと
    も100個の伝導通路を有している特許請求の範囲
    第17項に記載の物品。 19 (イ) 2つの伝導体層の間にはさまれた誘電
    体層からなるものに対して、 (a) 少なくとも1つの伝導体層の一部分をエツ
    チングすることによつて誘電体層からは実質
    的に何らの物質を取り去ることなく、伝導体
    層を完全に貫いて非環状の孔を形成させ、 (b) この孔を通してこの誘電体層をエツチング
    し、それによつて伝導体層の間の誘電体層を
    完全に貫いて通路を形成し、またそれによつ
    て伝導体層はその伝導体層中の孔に近接した
    誘電体物質のところをアンダーカツトし、 (c) このアンダーカツトした伝導体層を他の伝
    導体層に向つて変形させて互いに接触させ、
    そして (d) この2つの伝導体層の間に上記の通路を通
    つて導電性通路を形成させ、次に (ロ) 新たな誘電体層と新たな伝導体層とを、伝導
    体層の1つに、この新たな誘電体層が2つの伝
    導体層によつてはさまれるように適用し、さら
    に (a′) 新たな伝導体層の一部分をエツチング
    することによつて誘電体層からは実質的に何
    らの物質を取り去ることなくこの新たな伝導
    体層を完全に貫いて非環状の孔を形成させ、 (b′) この孔を通してこの新たな誘電体にエ
    ツチングを行ない、それによつて伝導体層の
    間の新たな誘電体層を完全に貫通して通路を
    形成させ、またそれによつて新たな伝導体層
    をその伝導体層中の孔に近接した誘電体物質
    のところでアンダーカツトし、 (c′) このアンダーカツトした新たな伝導体
    層を他の伝導体層に向つて変形させて互いに
    接触させ、 (d′) この2つの伝導体層の間に上記の通路
    を通つて導電性通路を形成させる ことによつて得られた、複数の伝導体層の間に交
    互にはさまれた複数の誘電体層中に導電性通路を
    有する物品。 20 各々の誘電体層を貫く別の導電性通路を有
    する誘電体層によつて互いに隔てられた3つの伝
    導体層を有する特許請求の範囲第19項に記載の
    物品。
JP59255165A 1983-12-05 1984-12-04 伝導性貫通孔を形成する方法 Granted JPS60140792A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US558307 1983-12-05
US06/558,307 US4517050A (en) 1983-12-05 1983-12-05 Process for forming conductive through-holes through a dielectric layer

Publications (2)

Publication Number Publication Date
JPS60140792A JPS60140792A (ja) 1985-07-25
JPH0141274B2 true JPH0141274B2 (ja) 1989-09-04

Family

ID=24229036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59255165A Granted JPS60140792A (ja) 1983-12-05 1984-12-04 伝導性貫通孔を形成する方法

Country Status (7)

Country Link
US (1) US4517050A (ja)
EP (1) EP0144944B1 (ja)
JP (1) JPS60140792A (ja)
AU (1) AU575364B2 (ja)
BR (1) BR8406131A (ja)
CA (1) CA1226373A (ja)
DE (1) DE3485704D1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137092A (ja) * 1983-12-19 1985-07-20 株式会社東芝 回路基板の製造方法
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4635358A (en) * 1985-01-03 1987-01-13 E. I. Du Pont De Nemours And Company Method for forming electrically conductive paths through a dielectric layer
JPS61203695A (ja) * 1985-03-06 1986-09-09 シャープ株式会社 片面配線基板の部品実装方式
EP0228694A3 (en) * 1985-12-30 1989-10-04 E.I. Du Pont De Nemours And Company Process using combination of laser etching and another etchant in formation of conductive through-holes in a dielectric layer
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
US4797508A (en) * 1986-09-19 1989-01-10 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
GB8630392D0 (en) * 1986-12-19 1987-01-28 Prestwick Circuits Ltd Producing printed circuit boards
US4720322A (en) * 1987-04-13 1988-01-19 Texas Instruments Incorporated Plasma etching of blind vias in printed wiring board dielectric
US4965702A (en) * 1989-06-19 1990-10-23 E. I. Du Pont De Nemours And Company Chip carrier package and method of manufacture
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
DE4125018A1 (de) * 1991-07-27 1993-01-28 Prokopp Manfred Elektrische verbindung, insbesondere durchkontaktierung bei einer leiterplatte
ATE137079T1 (de) * 1992-06-15 1996-05-15 Heinze Dyconex Patente Verfahren zur herstellung von nachträglich konditionierbaren kontaktstellen an schaltungsträgern und schaltungsträger mit solchen kontaktstellen
CA2137861A1 (en) * 1994-02-21 1995-08-22 Walter Schmidt Process for the production of structures
EP0740497A1 (de) * 1995-04-24 1996-10-30 Dyconex Patente Ag Elektrisches Verbindungssubstrat
US5766499A (en) * 1996-04-26 1998-06-16 International Business Machines Corporation Method of making a circuitized substrate
JPH1056099A (ja) * 1996-08-12 1998-02-24 Shinko Electric Ind Co Ltd 多層回路基板およびその製造方法
DE19633449A1 (de) * 1996-08-20 1998-02-26 Univ Dresden Tech Räumliche Gitternetzstruktur aus Funktionselementen und Verfahren zu deren Herstellung
US5976391A (en) * 1998-01-13 1999-11-02 Ford Motor Company Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same
GB9828490D0 (en) * 1998-12-23 1999-02-17 Lucas Ind Plc Printed circuit device
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
GB0012754D0 (en) * 2000-02-28 2000-07-19 Sts Atl Corp Apparatus for forming interconnects on a substrate and related method
US20050155957A1 (en) * 2001-02-26 2005-07-21 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component
CN107371338B (zh) * 2016-05-13 2019-08-20 苏州卫鹏机电科技有限公司 一种超薄金属层的印刷线路板的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4956175A (ja) * 1972-06-14 1974-05-31
JPS5271681A (en) * 1975-10-22 1977-06-15 Int Computers Ltd Method of forming printed circuit unit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2974284A (en) * 1961-03-07 Rotors for electrical indicating instruments
FR1378154A (fr) * 1962-09-24 1964-11-13 North American Aviation Inc Interconnexions électriques pour panneaux de circuits imprimés
US3186883A (en) * 1962-11-02 1965-06-01 Buckbee Mears Co Etching polyester film
FR1418598A (fr) * 1964-12-23 1965-11-19 Ibm Connexions à travers un panneau de circuits imprimés. et méthodes de fabrication
US3364300A (en) * 1965-03-19 1968-01-16 Texas Instruments Inc Modular circuit boards
US3557446A (en) * 1968-12-16 1971-01-26 Western Electric Co Method of forming printed circuit board through-connections
US4023999A (en) * 1972-06-14 1977-05-17 Westinghouse Electric Corporation Formation of openings in dielectric sheet
DE2347217A1 (de) * 1973-09-19 1975-03-27 Siemens Ag Verfahren zum durchkontaktieren eines beidseitig metallkaschierten basismaterials fuer gedruckte schaltungen
US4319708A (en) * 1977-02-15 1982-03-16 Lomerson Robert B Mechanical bonding of surface conductive layers
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
US4289573A (en) * 1979-03-30 1981-09-15 International Business Machines Corporation Process for forming microcircuits
US4501638A (en) * 1983-12-05 1985-02-26 E. I. Du Pont De Nemours And Company Liquid chemical process for forming conductive through-holes through a dielectric layer
US4472238A (en) * 1983-12-05 1984-09-18 E. I. Du Pont De Nemours And Company Process using plasma for forming conductive through-holes through a dielectric layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4956175A (ja) * 1972-06-14 1974-05-31
JPS5271681A (en) * 1975-10-22 1977-06-15 Int Computers Ltd Method of forming printed circuit unit

Also Published As

Publication number Publication date
AU3627984A (en) 1985-06-13
DE3485704D1 (de) 1992-06-11
JPS60140792A (ja) 1985-07-25
BR8406131A (pt) 1985-09-24
AU575364B2 (en) 1988-07-28
EP0144944A2 (en) 1985-06-19
US4517050A (en) 1985-05-14
CA1226373A (en) 1987-09-01
EP0144944A3 (en) 1986-10-22
EP0144944B1 (en) 1992-05-06

Similar Documents

Publication Publication Date Title
JPH0141274B2 (ja)
US4965702A (en) Chip carrier package and method of manufacture
TW507510B (en) Method of manufacturing multi layered printed circuit board using adhesive film
JP4322402B2 (ja) プリント配線基板及びその製造方法
US5258094A (en) Method for producing multilayer printed wiring boards
JP5213094B2 (ja) 導電バイアを誘電体層に埋め込む方法およびプロセス
KR100598274B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조 방법
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
EP0144943B1 (en) Process using plasma for forming conductive through-holes through a dielectric layer
JP2004200689A (ja) 回路基板構造体とその製造法
JP3779745B2 (ja) プリント回路基板とフィルム回路基板の製造方法
JPH0257356B2 (ja)
US4501638A (en) Liquid chemical process for forming conductive through-holes through a dielectric layer
US4635358A (en) Method for forming electrically conductive paths through a dielectric layer
JPH05291730A (ja) プリント回路板製造法
JP2003046243A (ja) 高密度多層ビルドアップ配線板の製造方法
KR20010009975A (ko) 빌드업 다층 인쇄회로기판의 제조방법
US4769269A (en) Article containing conductive through-holes
JPH02501175A (ja) 積層回路基板の製造方法
JP2006140216A (ja) 両面回路基板およびその製造方法
WO2000030420A1 (fr) Procede de production de tableaux de connexions
JPH11204942A (ja) 多層配線板の製造方法
JP2003179321A (ja) 回路基板及び多層回路基板及び回路基板の製造方法
JPS62123935A (ja) プリントコイルの製造方法
JPS6182497A (ja) 印刷配線板の製造法