KR20010009975A - 빌드업 다층 인쇄회로기판의 제조방법 - Google Patents

빌드업 다층 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20010009975A
KR20010009975A KR1019990028624A KR19990028624A KR20010009975A KR 20010009975 A KR20010009975 A KR 20010009975A KR 1019990028624 A KR1019990028624 A KR 1019990028624A KR 19990028624 A KR19990028624 A KR 19990028624A KR 20010009975 A KR20010009975 A KR 20010009975A
Authority
KR
South Korea
Prior art keywords
substrate
layer
circuit board
via hole
printed circuit
Prior art date
Application number
KR1019990028624A
Other languages
English (en)
Other versions
KR100327705B1 (ko
Inventor
이승주
Original Assignee
전우창
주식회사 코스모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전우창, 주식회사 코스모텍 filed Critical 전우창
Priority to KR1019990028624A priority Critical patent/KR100327705B1/ko
Publication of KR20010009975A publication Critical patent/KR20010009975A/ko
Application granted granted Critical
Publication of KR100327705B1 publication Critical patent/KR100327705B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1208—Pretreatment of the circuit board, e.g. modifying wetting properties; Patterning by using affinity patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

노트북 PC, HDD 등의 정보기기 또는 휴대전화 등의 소형 통신기기, 디지털 비디오 카메라 등에 사용될 수 있는 빌드업 다층 인쇄회로기판의 제조방법이 개시된다. 본 발명에 따르면, 회로가 형성된 절연기판의 전면에 화학동 또는 도전성 물질을 부착시키고 그위에 감광성 수지를 도포하고 도통홀부만 전기동도금을 하여 도통 수직회로를 형성하며, 절연수지로 양면에 인쇄 또는 도포처리후 완전 자외선 조사 또는 열경화 처리후 샌딩 연마처리로 도통회로의 랜드를 형성 노출시켜 그위에 조도형성과 화학동 및 전기동을 전착 도금한다. 따라서, 도통홀에 대한 신뢰성이 향상되고, 기존 도통홀부의 면적을 활용할 수 있어서 고밀도화 및 소형화가 가능하다. 또한, 다층 인쇄회로기판의 전체 제조공정이 단축되고, 표층 회로상의 블라인드 비어홀부 위에 부품을 실장할 수 있어서 부품의 실장밀도가 증가한다.

Description

빌드업 다층 인쇄회로기판의 제조방법{Method of producing a multi-layer printed-circuit board}
본 발명은 다층 인쇄회로기판의 제조에 관한 것으로, 더욱 상세하게는 기존 비어홀(via hole)의 면적을 활용함으로써 소형화가 가능하여 고밀도회로에 적용될 수 있고 비어홀에 대한 신뢰성이 향상된 빌드업 다층 인쇄회로기판의 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
전자부품의 발달로 회로도체를 중첩하여 만드는 다층 인쇄회로기판이 개발된 이래, 최근에는 다층 인쇄회로기판의 고밀도화에 관한 연구가 활발하게 진행되고 있으며, 그중에서도 빌드업(build-up) 다층 인쇄회로기판이 개발되어 널리 사용되고 있다.
종래기술에 따른 빌드업 다층 인쇄회로기판의 제조방법은 절연층인 에폭시 글래스(epoxy glass)나 프리프레그(prepreg) 대신에 감광성 절연수지를 사용하여 절연층과 회로도체를 순차적으로 적층해서 다층회로를 형성하는 방법이다. 빌드업에 의한 다층 인쇄회로기판은 층간회로를 연결하는 비어홀 형성과 극소경(極小經)의 비어홀 형성이 가능할 뿐만아니라 회로두께가 얇아서 미세회로 형성이 용이하여 고밀도 회로를 구성할 수 있다. 또한, 종래의 절연층인 에폭시 글래스의 경우는 최소 0.1mm를 사용하였으나, 빌드업 다층 인쇄회로기판에서는 0.05mm 두께의 절연층을 형성할 수 있어서 경박화가 가능하다.
도 2는 종래 기술에 따른 빌드업 다층 인쇄회로기판의 제조 공정을 도식적으로 나타낸 도면이다.
도 2를 참조하면, 먼저 감광성 절연수지 또는 에폭시 열경화성 수지를 일정크기로 재단한후, 양면상에 감광성 필름을 부착시킨 상태로 식각처리를 하여 내층 회로를 형성시킨다(단계 SS1).
다음에는, 내층 회로가 형성된 기판을 전처리 또는 표면연마과정을 수행한후, 기판의 양면상에 회로부의 배선패턴이 인쇄된 절연수지층을 1차 및 2차에 걸쳐서 도포한다(단계 SS2). 이때, 기판의 일면에 먼저 절연수지층을 도포하고 다음에 기판의 타면에 절연수지층을 도포한다.
그런후에는, 절연수지층이 도포된 절연판을 예비 건조시킨후 감광성 필름을 부착하여 자외선 노광 및 현상과정을 거쳐서 회로가 접속될 도체라인과 도통 비어홀을 형성시킨다(단계 SS3). 이와는 달리, 에폭시 열경화성 수지를 이용할 경우에는 예비건조, 노광 및 현상공정을 생략하고 컴퓨터 수치제어(Computer Numeric Control; CNC) 방식으로 레이저를 이용하여 도체라인과 도통 비어홀을 형성할 수도 있다. 도통 비어홀이 형성된 절연판은 추후의 공정을 위해서 완전건조시킨후 표면 연마처리를 수행한다.
그런데, 도통 비어홀 형성후 완전건조와 표면 연마처리를 거친 절연판에서 도통 비어홀 내에는 스컴(scum)이 잔류하여 비어홀에 대한 신뢰성이 저하될 수 있다. 따라서, 소프트 식각액을 이용하여 도통 비어홀 내에 남아있는 스미어(smear)를 제거시킨다. 그런후에는, 무전해 화학동을 전면에 석출시켜서 기판에 도전성을 부여한다(SS4).
화학동 도금이 완료된 후에는, 도금 처리된 비어홀을 보강하고 회로패턴을 보강하기 위해서, 절연체의 표면에 도금처리되어 있는 동의 표면에 일정두께로 전기동 도금을 실시한다(SS5).
전기도금을 완료한 후에는, 동배선의 산화 및 동배선의 쇼트현상을 방지하기 위하여 필요한 부분, 즉 부품이 실장되는 부분의 도금층 이외에 절연 코팅막을 형성시키고, 에칭을 실시하여 절연 코팅막 외부로 동 도금을 박리 제거시켜서 회로를 형성한다(SS6).
다음에는, 상기 단계(SS2)에서와 마찬가지로, 회로가 형성된 기판을 전처리 또는 표면연마과정을 수행한후, 절연수지층을 도포하여 비어홀을 막는다(SS7). 그런후에는, 상기 단계(SS3)에서 설명한 것과 동일한 방법으로 회로가 접속될 도체라인과 도통 비어홀을 형성시킨다(단계 SS8).
다시 그위에 상기 단계(SS4) 내지 단계(SS8)과 동일한 과정을 거쳐서 각각의 배선패턴이 형성된 인쇄회로기판을 상호 적층하고, 적층된 다층 인쇄회로기판의 비어홀 내벽간에 도금하는 도금단계를 거쳐 다층 인쇄회로기판을 제조하고 있다(단계 SS9). 이때, 최외층에서는 부품이 실장되는 블라인드(Blind) 도통 비어홀부에 별도의 수지를 이용하여 플러깅(Plugging)처리를 한다.
그런데, 전술한 바와 같은 종래의 빌드업 다층 인쇄회로기판 제조과정에서는, 절연층 재료상의 감광성 수지계 사용으로 열경화성 수지에 비하여 전기적 특성 및 물성이 저하하고, 에폭시 열경화성 수지를 사용할 때에는 막대한 시설투자와 2회의 레이저를 이용한 홀가공 작업이 필요하며, 가공부위의 수지 스컴(scum)에 의한 도체간의 도통상의 신뢰문제가 야기된다. 또한, 전기 동도금시 마이크로 비어홀에 의한 전류밀도 분포의 불균일로 인하여 스로잉 파워(throwing power)가 낮아 신뢰성이 저하되고, 회로의 집적화에 있어서의 홀속 막음작업 및 레벨링 작업이 필요한 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 고밀도화 및 소형화가 가능하고 회로에 대한 신뢰성이 향상되며 부품의 실장밀도가 증가하는 빌드업 다층 인쇄회로기판의 제조방법을 제공하는데 있다.
도 1은 본 발명에 따른 빌드업(build-up) 다층 인쇄회로기판의 제조 공정을 도식적으로 나타낸 도면이고,
도 2는 종래 기술에 따른 빌드업 다층 인쇄회로기판의 제조 공정을 도식적으로 나타낸 도면이다.
상기와 같은 목적을 달성하기 위해서, 본 발명은,
구리피복 라미네이트를 일정크기로 재단한후, 감광성 유제를 도포하고 식각처리를 수행하여 내층 회로를 형성시키는 단계(S1);
상기 내층 회로가 형성된 기판의 양면상에 도전성 물질을 적층시키는 단계(S2);
상기 도전성 물질이 적층된 기판 상에 감광성 수지를 부착하여 비어홀 패드부와 더미패턴을 형성한 후, 노출된 비어홀 패드부와 더미패턴부에 전기동 도금을 실시하는 단계(S3);
상기 감광성 수지를 박리하여 상기 도전성 물질을 제거한후, 상기 절연수지에 대한 밀착력을 향상시키기 위해서 전처리 또는 조도처리를 수행하는 단계(S4);
전처리 또는 조도처리된 기판상에 절연층을 형성하는 단계(S5);
상기 절연층을 연마시키는 단계(S6);
연마된 기판상에서 상기 비어홀에 대한 도통 랜드(land)를 형성시키는 단계(S7); 그리고
상기 단계(S1) 내지 상기 단계(S7)을 반복적으로 수행하여 빌드업 다층 인쇄회로기판을 형성하는 단계(S8)를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법을 제공한다.
이상에서 설명한 바와같이, 본 발명에 따른 빌드업 다층 인쇄회로기판의 제조방법에서는, 회로가 형성된 절연기판의 전면에 화학동 또는 도전성 물질을 부착시키고 그위에 감광성 수지를 도포하고 도통홀 및 더미패턴만 전기동도금을 하여 도통 수직회로를 형성하며, 절연수지로 양면에 인쇄 또는 도포처리후 완전 자외선 조사 또는 열경화 처리후 샌딩 연마처리로 도통회로의 랜드를 형성 노출시켜 그위에 조도형성과 화학동 및 전기동을 전착 도금한다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 빌드업 다층 인쇄회로기판의 제조방법을 보다 상세하게 설명하면 다음과 같다.
도 1은 본 발명에 따른 빌드업(build-up) 다층 인쇄회로기판의 제조 공정을 도식적으로 나타낸 도면이다.
도 1을 참조하면, 먼저 특수하게 제작된 재단기를 사용하여 구리피복 라미네이트를 일정크기로 재단한후, 얇은 코어(thin core) 상에 감광성 유제를 약 5∼10μm의 두께로 도포하고 식각처리를 수행하여 내층 회로를 형성시킨다(단계 S1).
다음에는, 내층 회로가 형성된 기판의 양면상에 도전성 물질을 적층시킨다. 즉, 무전해 화학동을 약 0.5∼3μm의 두께로 석출시킨다. 그런후에는, 감광성 필름을 약 40μm 두께로 부착하고 도통 비어홀부 및 더미패턴만 자외선이 차단되게한 상태로 약 0.75∼1.2%의 Na2CO3용액을 이용하여 미노광부만 용해 현상함으로써, 약 50∼150μm 직경의 비어홀이 형성되고 내층의 회로동층을 노출시켜 패턴이 노출된 기판의 전면에는 도전성이 부여된다(단계 S2).
다음에는, 노출된 비어홀과 패드부에 약 30∼120μm의 두께로 전기동 도금을 실시한다(단계 S3).
그런후에는, 약 3∼5%의 NaOH 또는 KOH를 사용하여 감광성 수지를 제거하고 소프트(soft) 부식액을 사용하여 화학동층을 제거함과 동시에, 절연층과의 밀착력을 증진시키기 위해서 동회로층에 전처리 또는 조도처리를 수행한다. 그 결과, 동회로층은 약 0.5∼1.5μm의 거칠기를 갖게된다(단계 S4).
다음에는, 비어홀 도금층을 보호하기 위하여 1∼3차에 걸쳐서 도포기와 인쇄기를 사용하여 열경화성 에폭시 수지를 절연기판의 일면 또는 양면에 약 30∼110μm 두께로 적층하여 절연층을 형성한다(단계 S5).
절연층이 적층된 절연기판을 열풍 건조기에서 완전건조시킨후, 절연에 필요한 두께를 확보하고 절연층 두께에 대한 평탄도를 유지시킴과 동시에 도통부위의 회로를 노출시키기 위해서 절연층의 샌딩(sanding) 연마공정을 수행한다(단계 S6).
연마된 절연수지의 표면을 디스미어(Desmear) 처리해서 표면에 조도(粗度)를 주어 화학동의 결합력을 향상시킨후, 전면에 약 2∼3μm 또는 약 0.3∼0.5μm의 두께로 화학동도금 처리를 수행한 다음, 약 80∼110℃에서 30∼50분동안 에이징처리를 수행함으로써 절연수지층과 화학동층간의 응력을 해소하여 신뢰성을 높인다. 여기에 약 15μm의 두께로 패턴 또는 패널 전기동도금을 수행하여 비어홀에 대한 도통 회로를 형성한다.(단계 S7).
다시 그위에 상기 단계(S1)에서처럼 감광성 유제를 도포하고 식각처리를 수행하여 회로를 형성시키고, 그 이후의 단계들을 반복적으로 수행하여 빌드업 다층 인쇄회로기판을 형성한다(단계 S8).
결과적으로, 도금에 의한 중간의 도통 회로형성과 동시에 홀에 대한 플러깅(Plugging)처리를 통해서 레이저 홀가공기 및 플러지(Pluge)처리에 대한 신뢰성향상(평탄도 유지)과 자동적인 홀 플러깅 처리효과를 얻을 수 있다.
또한, 도전성 물질 및 도통 비어홀부의 도금 레지스트 공정이 필요하지만, 종래의 다층 인쇄회로기판 제조공정에 비해서 반복적인 레지스트 도포(4∼6회), 2회의 레이저 가공, 불안정한 디스미어처리, 홀 플러깅 처리, 샌드연마공정을 비교했을 때, 제조원가 측면에서 경쟁력을 얻을 수 있다.
이상에서 언급한 바와 같이, 본 발명에 따른 다층 인쇄회로기판의 제조방법에서는, 수지절연층과 회로도체층을 순차적으로 적층하는 빌드업 방식을 이용함으로써, 종래의 다층 인쇄회로기판을 형성할 때 층간 도통홀 형성을 위해서 에폭시 수지를 도포한후 레이저를 이용하는 도통홀 가공공정을 배제시켰다. 또한, 내층 및 표층에 대한 도통 비어홀 도금방식에 의한 동으로 플러깅처리함으로써, 회로의 구성밀도를 향상시킴과 동시에, 표층 회로상의 블라인드 비어홀부 위에 부품을 실장할 수 있어서 빌드업 다층기판부품의 경박 단소화 및 도통홀에 대한 신뢰성을 확보할 수 있다. 따라서, 다층 인쇄회로기판의 전제공정이 단축되고, 신뢰성이 향상되며, 소자본 참여가 가능하여 중소기업의 경쟁력을 확보할 수 있는 잇점이 얻어진다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당기술분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

  1. 구리피복 라미네이트를 일정크기로 재단한후, 감광성 유제를 도포하고 식각처리를 수행하여 내층 회로를 형성시키는 단계(S1);
    상기 내층 회로가 형성된 기판의 양면상에 도전성 물질을 적층시키는 단계(S2);
    상기 도전성 물질이 적층된 기판 상에 감광성 수지를 부착하여 비어홀 패드부 및 더미패턴을 형성한 후, 노출된 비어홀과 패드부에 전기동 도금을 실시하는 단계(S3);
    상기 감광성 수지를 박리하여 상기 도전성 물질을 제거한후, 상기 절연수지에 대한 밀착력을 향상시키기 위해서 전처리 또는 조도처리를 수행하는 단계(S4);
    전처리 또는 조도처리된 기판상에 절연층을 형성하는 단계(S5);
    상기 절연층을 연마시키는 단계(S6);
    연마된 기판상에서 상기 비어홀에 대한 도통 랜드(land)를 형성시키는 단계(S7); 그리고
    상기 단계(S1) 내지 상기 단계(S7)을 반복적으로 수행하여 빌드업 다층 인쇄회로기판을 형성하는 단계(S8)를 포함하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서, 상기 단계(S2)에서는, 상기 내층 회로가 형성된 상기 기판의 양면상에 무전해 화학동을 일정 두께로 석출시킨후, 감광성 필름을 부착하고 도통 비어홀부 및 더미패턴만 자외선이 차단되게한 상태로 Na2CO3용액을 이용하여 미노광부만 용해 현상함으로써 내층 회로상의 동층을 노출시키는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  3. 제 1 항에 있어서, 상기 단계(S5)에서는, 비어홀 도금층을 보호하기 위하여 1∼3차에 걸쳐서 도포기와 인쇄기를 사용하여 열경화성 에폭시 수지를 상기 전처리 또는 조도처리된 기판의 일면 혹은 양면에 30∼110μm 두께로 적층하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
  4. 제 1 항에 있어서, 상기 단계(S7)에서는, 상기 연마된 기판의 표면을 디스미어(Desmear) 처리해서 조도(粗度)를 주어 화학동의 결합력을 향상시킨후, 전면에 일정두께로 화학동도금 처리를 수행한 다음, 80∼110℃에서 30∼50분동안 에이징처리를 수행한후 패턴 또는 패널 전기동도금을 수행하는 것을 특징으로 하는 다층 인쇄회로기판의 제조방법.
KR1019990028624A 1999-07-15 1999-07-15 빌드업 다층 인쇄회로기판의 제조방법 KR100327705B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990028624A KR100327705B1 (ko) 1999-07-15 1999-07-15 빌드업 다층 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990028624A KR100327705B1 (ko) 1999-07-15 1999-07-15 빌드업 다층 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20010009975A true KR20010009975A (ko) 2001-02-05
KR100327705B1 KR100327705B1 (ko) 2002-03-08

Family

ID=19601961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990028624A KR100327705B1 (ko) 1999-07-15 1999-07-15 빌드업 다층 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100327705B1 (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026855A (ko) * 2001-09-25 2003-04-03 엔이씨 일렉트로닉스 코포레이션 소형 전자 부품용 배선 기판 및 그 제조 방법
KR100389113B1 (ko) * 2001-06-21 2003-06-25 주식회사 태화인서트 양면노출구조의 연성인쇄회로기판 부품실장방법
KR20030071391A (ko) * 2002-02-28 2003-09-03 삼성전기주식회사 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR20030095758A (ko) * 2002-06-14 2003-12-24 주식회사 심텍 비어 스터드 형성방법
KR100511085B1 (ko) * 2001-08-10 2005-08-30 (주)알티즌하이텍 인쇄 형판 제작 시스템 및 그 제조방법
KR100644094B1 (ko) * 2005-05-28 2006-11-10 대덕전자 주식회사 인쇄 회로 기판 외층에 전자 부품 실장을 위한 금속 범프를형성하는 방법
KR100709896B1 (ko) * 2006-02-28 2007-04-23 주식회사 두산 다층 배선 기판 및 그 제조방법
KR100843156B1 (ko) 2007-06-25 2008-07-02 대덕전자 주식회사 풀 애디티브 인쇄 회로 기판 제조 방법
WO2009108030A3 (en) * 2008-02-29 2009-11-26 Lg Micron Ltd. Printed circuit board and method of manufacturing the same
KR100981201B1 (ko) * 2003-05-15 2010-09-10 엘지이노텍 주식회사 메모리카드용 인쇄회로기판의 제조방법
KR101255892B1 (ko) * 2010-10-22 2013-04-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101469614B1 (ko) * 2013-08-30 2014-12-05 한국생산기술연구원 양면 연성회로기판의 금속회로패턴 형성방법
CN114401592A (zh) * 2022-03-02 2022-04-26 立川(深圳)智能科技设备有限公司 Pcb阻焊的高精度打印方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389113B1 (ko) * 2001-06-21 2003-06-25 주식회사 태화인서트 양면노출구조의 연성인쇄회로기판 부품실장방법
KR100511085B1 (ko) * 2001-08-10 2005-08-30 (주)알티즌하이텍 인쇄 형판 제작 시스템 및 그 제조방법
KR20030026855A (ko) * 2001-09-25 2003-04-03 엔이씨 일렉트로닉스 코포레이션 소형 전자 부품용 배선 기판 및 그 제조 방법
KR20030071391A (ko) * 2002-02-28 2003-09-03 삼성전기주식회사 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법
KR20030095758A (ko) * 2002-06-14 2003-12-24 주식회사 심텍 비어 스터드 형성방법
KR100981201B1 (ko) * 2003-05-15 2010-09-10 엘지이노텍 주식회사 메모리카드용 인쇄회로기판의 제조방법
KR100644094B1 (ko) * 2005-05-28 2006-11-10 대덕전자 주식회사 인쇄 회로 기판 외층에 전자 부품 실장을 위한 금속 범프를형성하는 방법
KR100709896B1 (ko) * 2006-02-28 2007-04-23 주식회사 두산 다층 배선 기판 및 그 제조방법
KR100843156B1 (ko) 2007-06-25 2008-07-02 대덕전자 주식회사 풀 애디티브 인쇄 회로 기판 제조 방법
WO2009108030A3 (en) * 2008-02-29 2009-11-26 Lg Micron Ltd. Printed circuit board and method of manufacturing the same
US8590144B2 (en) 2008-02-29 2013-11-26 Lg Innotek Co., Ltd. Method of manufacturing printed circuit board
KR101255892B1 (ko) * 2010-10-22 2013-04-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101469614B1 (ko) * 2013-08-30 2014-12-05 한국생산기술연구원 양면 연성회로기판의 금속회로패턴 형성방법
CN114401592A (zh) * 2022-03-02 2022-04-26 立川(深圳)智能科技设备有限公司 Pcb阻焊的高精度打印方法
CN114401592B (zh) * 2022-03-02 2024-03-29 立川(珠海)智能科技设备有限公司 Pcb阻焊的高精度打印方法

Also Published As

Publication number Publication date
KR100327705B1 (ko) 2002-03-08

Similar Documents

Publication Publication Date Title
US5258094A (en) Method for producing multilayer printed wiring boards
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
US20070070613A1 (en) Method of manufacturing high density printed circuit boad
KR100327705B1 (ko) 빌드업 다층 인쇄회로기판의 제조방법
KR100222752B1 (ko) 레이저를 이용한 다층 인쇄회로기판의 제조방법
KR20040075595A (ko) 양면 연성인쇄회로기판의 제조 방법
KR20030016515A (ko) 비어 필링을 이용한 빌드업 다층 인쇄회로기판의 제조 방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR20040085374A (ko) 경연성 또는 연성인쇄회로기판의 관통홀 형성 방법
KR20100109698A (ko) 인쇄회로기판의 제조방법
JP5040346B2 (ja) プリント配線板の製造方法
JPH10215072A (ja) 多層印刷配線板の製造方法
KR20040061410A (ko) 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
CN114521041A (zh) 一种线路板及其制造方法
JP2004146668A (ja) 多層プリント配線板及びその製造方法
KR100276262B1 (ko) 다층인쇄회로기판제조방법
JPH036880A (ja) ブリント配線板及びその製造方法
KR100319819B1 (ko) 알에프 전력증폭기용 다층 인쇄회로기판의 제조방법
JPS63137498A (ja) スル−ホ−ルプリント板の製法
JP2005108941A (ja) 多層配線板及びその製造方法
JPH0964543A (ja) 多層フレキシブルプリント配線板の製造方法
KR100905567B1 (ko) 인쇄회로기판의 제조방법
KR100403761B1 (ko) 고 신뢰성 인쇄회로기판의 제조방법
KR100704917B1 (ko) 인쇄회로기판 및 그 제조방법
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140217

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150209

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 18

EXPY Expiration of term