JPH0132669B2 - - Google Patents
Info
- Publication number
- JPH0132669B2 JPH0132669B2 JP56189078A JP18907881A JPH0132669B2 JP H0132669 B2 JPH0132669 B2 JP H0132669B2 JP 56189078 A JP56189078 A JP 56189078A JP 18907881 A JP18907881 A JP 18907881A JP H0132669 B2 JPH0132669 B2 JP H0132669B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- conductivity type
- oxide film
- silicon oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000012535 impurity Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 238000005468 ion implantation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法、詳しくはバ
イポーラ・トランジスタの製造方法に関するもの
である。
イポーラ・トランジスタの製造方法に関するもの
である。
従来のバイポーラ・トランジスタの製造方法
を、npn型を例にとり第１図は参照して説明す
る。
を、npn型を例にとり第１図は参照して説明す
る。
第１図Ａにおいて、１は1019cm-3と高濃度のＮ
型シリコン基板であり、まず、このシリコン基板
１の表面に、コレクタとなる比較的濃度の薄いＮ
型エピタキシヤル層２を約15μｍ厚に形成する。
そして、このエピタキシヤル層２の表面にシリコ
ン酸化膜３を形成した後、活性領域（トランジス
タを形成する領域）４における前記シリコン酸化
膜３をエツチング除去する。
型シリコン基板であり、まず、このシリコン基板
１の表面に、コレクタとなる比較的濃度の薄いＮ
型エピタキシヤル層２を約15μｍ厚に形成する。
そして、このエピタキシヤル層２の表面にシリコ
ン酸化膜３を形成した後、活性領域（トランジス
タを形成する領域）４における前記シリコン酸化
膜３をエツチング除去する。
次に、前記シリコン酸化膜３が除去された部分
より、ボロンなどのＰ型不純物を拡散することに
より、第１図Ｂに示すようにＰ型拡散層（ベー
ス）５をエピタキシヤル層２に形成する。なお、
拡散を酸化雰囲気で行うことにより、Ｐ型拡散層
５の表面はシリコン酸化膜６で覆われることにな
る。
より、ボロンなどのＰ型不純物を拡散することに
より、第１図Ｂに示すようにＰ型拡散層（ベー
ス）５をエピタキシヤル層２に形成する。なお、
拡散を酸化雰囲気で行うことにより、Ｐ型拡散層
５の表面はシリコン酸化膜６で覆われることにな
る。
次に、そのシリコン酸化膜６の一部を除去し
て、第１図Ｃに示すように開口部７を形成する。
そして、その開口部７からヒ素またはリンなどの
ｎ型不純物を拡散することにより、同第１図Ｃに
示すようにｎ型拡散層（エミツタ）８をＰ型拡散
層５内に形成する。
て、第１図Ｃに示すように開口部７を形成する。
そして、その開口部７からヒ素またはリンなどの
ｎ型不純物を拡散することにより、同第１図Ｃに
示すようにｎ型拡散層（エミツタ）８をＰ型拡散
層５内に形成する。
最後に、図示しないが、ベース、エミツタ、コ
レクタ電極を形成することにより、npn型トラン
ジスタが完成する。
レクタ電極を形成することにより、npn型トラン
ジスタが完成する。
以上のような従来の方法では、ベースの深さや
キヤリア濃度が、エピタキシヤル層２の濃度、ｐ
型およびｎ型拡散層５，８の深さや濃度に敏感に
依存する。しかし、ｐ型およびｎ型拡散層５，８
の深さや濃度は正確に制御することが困難であ
る。したがつて、従来の方法では安定な特性のバ
イポーラ・トランジスタを得ることができなかつ
た。
キヤリア濃度が、エピタキシヤル層２の濃度、ｐ
型およびｎ型拡散層５，８の深さや濃度に敏感に
依存する。しかし、ｐ型およびｎ型拡散層５，８
の深さや濃度は正確に制御することが困難であ
る。したがつて、従来の方法では安定な特性のバ
イポーラ・トランジスタを得ることができなかつ
た。
この発明は上記の点に鑑みなされたもので、安
定な特性のバイポーラ・トランジスタを製造する
ことのできる半導体装置の製造方法を提供するこ
とを目的とする。
定な特性のバイポーラ・トランジスタを製造する
ことのできる半導体装置の製造方法を提供するこ
とを目的とする。
以下この発明の実施例を、npn型を例にとり第
２図を参照して説明する。
２図を参照して説明する。
第２図Ａにおいて、１１は高濃度に不純物をド
ープしたＮ型シリコン基板（半導体基板）であ
り、まず、このシリコン基板１１の表面に、気相
エピタキシヤル法またはモレキユラービームエピ
タキシヤル法などにより、基板１１と同じ導電型
の不純物を含んだエピタキシヤル層１２を形成す
る。この場合、エピタキシヤル層１２の不純物
は、エピタキシヤル層１２の表面で高濃度、基板
１１側で低濃度の第３図Ａに示すような分布をも
たせる。これは、特に、モレキユラービームエピ
タキシヤル法により容易に実現できる。
ープしたＮ型シリコン基板（半導体基板）であ
り、まず、このシリコン基板１１の表面に、気相
エピタキシヤル法またはモレキユラービームエピ
タキシヤル法などにより、基板１１と同じ導電型
の不純物を含んだエピタキシヤル層１２を形成す
る。この場合、エピタキシヤル層１２の不純物
は、エピタキシヤル層１２の表面で高濃度、基板
１１側で低濃度の第３図Ａに示すような分布をも
たせる。これは、特に、モレキユラービームエピ
タキシヤル法により容易に実現できる。
次に、エピタキシヤル層１２の表面所定の領域
に第２図Ｂに示すようにシリコン酸化膜（第１の
膜）１３を形成する。このシリコン酸化膜１３
は、後のイオン打込み工程において、そのシリコ
ン酸化膜１３下のエピタキシヤル層１２の導電型
が変わらないような充分な厚さでもつて形成され
る。しかる後、同じく第２図Ｂに示すように、エ
ピタキシヤル層１２の露出表面に、エミツタ形成
領域１４を除いてシリコン酸化膜（第２の膜）１
５を形成する。このシリコン酸化膜１５は、後の
イオン打込み工程において、打込まれた不純物の
濃度が、そのシリコン酸化膜１５とエピタキシヤ
ル層１２の界面より若干エピタキシヤル層１２側
で最大となるような膜厚をもつて形成される。以
上で、エピタキシヤル層１２上に、開口部を有す
る比較的薄い絶縁膜（シリコン酸化膜１５）と、
これを囲む比較的厚い絶縁膜（シリコン酸化膜１
３）が形成される。
に第２図Ｂに示すようにシリコン酸化膜（第１の
膜）１３を形成する。このシリコン酸化膜１３
は、後のイオン打込み工程において、そのシリコ
ン酸化膜１３下のエピタキシヤル層１２の導電型
が変わらないような充分な厚さでもつて形成され
る。しかる後、同じく第２図Ｂに示すように、エ
ピタキシヤル層１２の露出表面に、エミツタ形成
領域１４を除いてシリコン酸化膜（第２の膜）１
５を形成する。このシリコン酸化膜１５は、後の
イオン打込み工程において、打込まれた不純物の
濃度が、そのシリコン酸化膜１５とエピタキシヤ
ル層１２の界面より若干エピタキシヤル層１２側
で最大となるような膜厚をもつて形成される。以
上で、エピタキシヤル層１２上に、開口部を有す
る比較的薄い絶縁膜（シリコン酸化膜１５）と、
これを囲む比較的厚い絶縁膜（シリコン酸化膜１
３）が形成される。
次に、エピタキシヤル層１２の導電型と反対導
電型の不純物、たとえばボロンのイオンの打込み
を、150KeV程度の高圧で行う。このイオン打込
みを行うと、シリコン酸化膜１５の開口部分に相
当するエミツタ形成領域１４においては、エピタ
キシヤル層１２の不純物とイオン打込みによる不
純物（Ｂ：ボロン）とが第３図Ｂに示すような濃
度プロフアイルをもつ。したがつて、エミツタ形
成領域１４においては、エピタキシヤル層１２内
の所定深さに第２図Ｃに示すように反転層１６
（第２導電型層）が形成される。一方、シリコン
酸化膜１５を有する部分においては、そのシリコ
ン酸化膜１５の存在により、その直下においてボ
ロンの濃度が最大となる。したがつて、シリコン
酸化膜１５を有する部分においては、シリコン酸
化膜１５の直下に、前記所定深さの反転層１６と
連続して反転層１６（第２導電型層）が形成され
る。そして、これら反転層１６がベースとなる。
一方、エミツタ形成領域１４におけるエピタキシ
ヤル層１２の表面部は導電型が変わらず、この部
分（第１導電型層）がエミツタ領域１７となる。
電型の不純物、たとえばボロンのイオンの打込み
を、150KeV程度の高圧で行う。このイオン打込
みを行うと、シリコン酸化膜１５の開口部分に相
当するエミツタ形成領域１４においては、エピタ
キシヤル層１２の不純物とイオン打込みによる不
純物（Ｂ：ボロン）とが第３図Ｂに示すような濃
度プロフアイルをもつ。したがつて、エミツタ形
成領域１４においては、エピタキシヤル層１２内
の所定深さに第２図Ｃに示すように反転層１６
（第２導電型層）が形成される。一方、シリコン
酸化膜１５を有する部分においては、そのシリコ
ン酸化膜１５の存在により、その直下においてボ
ロンの濃度が最大となる。したがつて、シリコン
酸化膜１５を有する部分においては、シリコン酸
化膜１５の直下に、前記所定深さの反転層１６と
連続して反転層１６（第２導電型層）が形成され
る。そして、これら反転層１６がベースとなる。
一方、エミツタ形成領域１４におけるエピタキシ
ヤル層１２の表面部は導電型が変わらず、この部
分（第１導電型層）がエミツタ領域１７となる。
したがつて、前記イオン打込みを終了すること
により、第２図Ｃの−線において第３図Ｃの
不純物濃度プロフアイルを有するnpn型トランジ
スタが完成したことになる。第３図Ｃにおいて、
１７′はエミツタ領域１７、１６′はベース領域、
１８はコレクタ領域である。
により、第２図Ｃの−線において第３図Ｃの
不純物濃度プロフアイルを有するnpn型トランジ
スタが完成したことになる。第３図Ｃにおいて、
１７′はエミツタ領域１７、１６′はベース領域、
１８はコレクタ領域である。
なお、エミツタ領域１７の表面を高濃度にした
い場合は、ボロンのイオン打込み後、シリコン酸
化膜１５下の反転層１６が再反転しないような条
件で、ヒ素などをイオン打込みすればよい。
い場合は、ボロンのイオン打込み後、シリコン酸
化膜１５下の反転層１６が再反転しないような条
件で、ヒ素などをイオン打込みすればよい。
以上の実施例から明らかなように、この発明の
方法においては、半導体基板上に形成されるエピ
タキシヤル層を所定の不純物濃度プロフアイルと
した上で、１度のイオン打込みによりバイポー
ラ・トランジスタ構造を得る。この方法によれ
ば、ベース（第２導電型層）の深さやキヤリア濃
度が、エピタキシヤル層の不純物分布およびイオ
ン打込み条件によつて決まるが、これらは正確に
制御できる。したがつて、安定したバイポーラ・
トランジスタを製造することが可能となる。ま
た、ベース（第２導電型層）の厚みや濃度プロフ
アイルは、エピタキシヤル層の基板側での不純物
濃度を変えることや、表面側での高濃度部の厚み
を変えることにより、自由に正確に制御できる。
そして、このような効果を有する。この発明の方
法は、バイポーラLSIの製作に利用できるもので
ある。なお、実施例では、npn型を例にとり説明
したが、同様にしてpnp型のバイポーラ・トラン
ジスタを製造できることはいうまでもない。
方法においては、半導体基板上に形成されるエピ
タキシヤル層を所定の不純物濃度プロフアイルと
した上で、１度のイオン打込みによりバイポー
ラ・トランジスタ構造を得る。この方法によれ
ば、ベース（第２導電型層）の深さやキヤリア濃
度が、エピタキシヤル層の不純物分布およびイオ
ン打込み条件によつて決まるが、これらは正確に
制御できる。したがつて、安定したバイポーラ・
トランジスタを製造することが可能となる。ま
た、ベース（第２導電型層）の厚みや濃度プロフ
アイルは、エピタキシヤル層の基板側での不純物
濃度を変えることや、表面側での高濃度部の厚み
を変えることにより、自由に正確に制御できる。
そして、このような効果を有する。この発明の方
法は、バイポーラLSIの製作に利用できるもので
ある。なお、実施例では、npn型を例にとり説明
したが、同様にしてpnp型のバイポーラ・トラン
ジスタを製造できることはいうまでもない。
第１図は従来のバイポーラ・トランジスタの製
造方法を示す断面図、第２図はこの発明の半導体
装置の製造方法の実施例を示す断面図、第３図は
不純物の濃度プロフアイルを示す図である。 １１……シリコン基板、１２……エピタキシヤ
ル層、１３……シリコン酸化膜、１４……エミツ
タ形成領域、１５……シリコン酸化膜、１６……
反転層、１７……エミツタ領域。
造方法を示す断面図、第２図はこの発明の半導体
装置の製造方法の実施例を示す断面図、第３図は
不純物の濃度プロフアイルを示す図である。 １１……シリコン基板、１２……エピタキシヤ
ル層、１３……シリコン酸化膜、１４……エミツ
タ形成領域、１５……シリコン酸化膜、１６……
反転層、１７……エミツタ領域。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に第１導電型のエピタキシヤル
層を、前記基板側は不純物濃度を低く、表面側は
不純物濃度を高く形成する工程と、 そのエピタキシヤル層上に、開口部を有する比
較的薄い絶縁膜と、この比較的薄い絶縁膜を囲む
比較的厚い絶縁膜を形成する工程と、 その絶縁膜上から第２導電型の不純物をイオン
打込みすることにより、前記比較的薄い絶縁膜下
の前記エピタキシヤル層の表面に第２導電型層
を、前記開口部部分には前記エピタキシヤル層の
表面から一定深さまでは第１導電型層、この第１
導電型層の下に第２導電型層を形成する工程とを
具備してなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18907881A JPS5891673A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18907881A JPS5891673A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5891673A JPS5891673A (ja) | 1983-05-31 |
| JPH0132669B2 true JPH0132669B2 (ja) | 1989-07-10 |
Family
ID=16234934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18907881A Granted JPS5891673A (ja) | 1981-11-27 | 1981-11-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891673A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58222570A (ja) * | 1982-06-18 | 1983-12-24 | Nec Home Electronics Ltd | トランジスタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50130374A (ja) * | 1974-03-30 | 1975-10-15 |
-
1981
- 1981-11-27 JP JP18907881A patent/JPS5891673A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50130374A (ja) * | 1974-03-30 | 1975-10-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5891673A (ja) | 1983-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4060427A (en) | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps | |
| JPH05347383A (ja) | 集積回路の製法 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| US4025364A (en) | Process for simultaneously fabricating epitaxial resistors, base resistors, and vertical transistor bases | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| US4968635A (en) | Method of forming emitter of a bipolar transistor in monocrystallized film | |
| JPH0132669B2 (ja) | ||
| JPS6220711B2 (ja) | ||
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPH1140573A (ja) | 半導体装置の製造方法 | |
| JPH0245331B2 (ja) | Handotaisochinoseizohoho | |
| JPS6122866B2 (ja) | ||
| JP2546650B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPS63211755A (ja) | 半導体装置の製造方法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JP2943280B2 (ja) | 半導体装置の製造方法 | |
| JPS5966168A (ja) | 半導体装置の製法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPH0744183B2 (ja) | 半導体装置の製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPH0548937B2 (ja) | ||
| JPS60235464A (ja) | 半導体装置の製造方法 |