JPH01317023A - 自動直線性調整回路 - Google Patents
自動直線性調整回路Info
- Publication number
- JPH01317023A JPH01317023A JP14805888A JP14805888A JPH01317023A JP H01317023 A JPH01317023 A JP H01317023A JP 14805888 A JP14805888 A JP 14805888A JP 14805888 A JP14805888 A JP 14805888A JP H01317023 A JPH01317023 A JP H01317023A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- circuit
- voltage
- linearity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims abstract description 15
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、A/D変換器の特性を自動的に調整する回路
に関し、特に高い精度が要求されるA/D変換器に使用
する自動直線性調整回路に関するものである。
に関し、特に高い精度が要求されるA/D変換器に使用
する自動直線性調整回路に関するものである。
従来よりA/D変換器の精度を高めるため、自動オフセ
ット調整回路が種々考案され、使用されている。しかし
、A/D変換器の直線性(微分直線性)を調整する方法
に関しては、手動で行うものが散見される程度である(
例えば、特願昭57−104320)。
ット調整回路が種々考案され、使用されている。しかし
、A/D変換器の直線性(微分直線性)を調整する方法
に関しては、手動で行うものが散見される程度である(
例えば、特願昭57−104320)。
しかしながら高分解能のA/D変換器、特に内部にR−
2Rラダーネツトワークを有するものは、アナログ入力
電圧の電圧範囲の中央で最大の非直線歪み(微分非直線
性)を発生しやすい。これは入力電圧範囲の中央では、
すべてのラダースイッチが動作し、すべての誤差が累積
されるためである。
2Rラダーネツトワークを有するものは、アナログ入力
電圧の電圧範囲の中央で最大の非直線歪み(微分非直線
性)を発生しやすい。これは入力電圧範囲の中央では、
すべてのラダースイッチが動作し、すべての誤差が累積
されるためである。
また、A/D変換器をAC入力で使用する場合には、入
力電圧範囲の中央の値は、無信号入力に相当し、無信号
雑音、低レベル時のレベルトラッキング特性に関連して
特に重要である。
力電圧範囲の中央の値は、無信号入力に相当し、無信号
雑音、低レベル時のレベルトラッキング特性に関連して
特に重要である。
上述した従来の手動で非直線歪みを改善する方法では、
素子の温度変化、経時変化により初期設定が変動するた
め、最良の動作を長期間にわたって維持することは非常
に困難である。
素子の温度変化、経時変化により初期設定が変動するた
め、最良の動作を長期間にわたって維持することは非常
に困難である。
本発明の目的は、A/D変換器の直線性を自動的に調整
し、常に最良の直線性でA/D変換を行うことを可能と
する自動直線性調整回路を提供することにある。
し、常に最良の直線性でA/D変換を行うことを可能と
する自動直線性調整回路を提供することにある。
本発明は、A/D変換器の直線性を自動的に調整する自
動直線性調整回路において、 A/D変換器が出力するディジタル信号の複数のビット
パターンをそれぞれ検出し、所定の信号を出力する複数
のパターン検出回路と、これらパターン検出回路の前記
出力信号をそれぞれ積分する複数の積分回路と、 これら積分回路の積分結果に対応する直流電圧を発生す
る電圧発生回路と、 この電圧発生回路が発生した前記直流電圧を、前記A/
D変換器の出力ディジタル信号の最上位ビットが所定の
値のとき出力するスイッチ回路と、このスイッチ回路が
出力する直流電圧を前記A/D変換器の入力信号に加算
する加算回路とを備えたことを特徴とする。
動直線性調整回路において、 A/D変換器が出力するディジタル信号の複数のビット
パターンをそれぞれ検出し、所定の信号を出力する複数
のパターン検出回路と、これらパターン検出回路の前記
出力信号をそれぞれ積分する複数の積分回路と、 これら積分回路の積分結果に対応する直流電圧を発生す
る電圧発生回路と、 この電圧発生回路が発生した前記直流電圧を、前記A/
D変換器の出力ディジタル信号の最上位ビットが所定の
値のとき出力するスイッチ回路と、このスイッチ回路が
出力する直流電圧を前記A/D変換器の入力信号に加算
する加算回路とを備えたことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明による自動直線性調整回路の一実施例を
示すブロック図である。図において、A/D変換器2は
、入力端子101から加算回路1を通じて入力されるア
ナログ入力信号をディジタル信号に変換し、出力端子1
02から出力する。加算回路1は、後述するスイッチ回
路10からの直流電圧を端子101からの入力信号に加
え、A/D変換器2に出力する。
示すブロック図である。図において、A/D変換器2は
、入力端子101から加算回路1を通じて入力されるア
ナログ入力信号をディジタル信号に変換し、出力端子1
02から出力する。加算回路1は、後述するスイッチ回
路10からの直流電圧を端子101からの入力信号に加
え、A/D変換器2に出力する。
A/D変換器2の出力に接続されたパターン検出回路3
,4.5はそれぞれA/D変換器2が出力するディジタ
ル信号のビットパターン0111・・・1.1000・
・・0.100・・・01を検出し、所定の信号を出力
する。積分回路6゜7.8はそれぞれパターン検出回路
3,4.5が出力する上記所定の信号を積分して出力す
る。
,4.5はそれぞれA/D変換器2が出力するディジタ
ル信号のビットパターン0111・・・1.1000・
・・0.100・・・01を検出し、所定の信号を出力
する。積分回路6゜7.8はそれぞれパターン検出回路
3,4.5が出力する上記所定の信号を積分して出力す
る。
電圧発生回路9は積分回路6,7.8の積分結果により
制御され、積分値に応じた直流電圧を出力する。スイッ
チ回路IOは、A/D変換器2の出力ディジクル信号の
MSB (最上位ピッl−)が例えばlのときオンしく
0のときはオフ)、電圧発生回路9からの直流電圧を加
算回路1に出力する。
制御され、積分値に応じた直流電圧を出力する。スイッ
チ回路IOは、A/D変換器2の出力ディジクル信号の
MSB (最上位ピッl−)が例えばlのときオンしく
0のときはオフ)、電圧発生回路9からの直流電圧を加
算回路1に出力する。
次に、動作を説明する。入力端子101から入力された
アナログ信号は加算回路1を通じてA/D変換器2に入
力され、ここでディジタル信号に変換されて出力端子1
02より出力される。ここで、A/D変換器2が理想的
なものであるなら、その入出力特性は第2図に実線で示
すようなものとなる。すなわち、入力アナログ信号がゼ
ロのときは出力ディジタル信号もゼロであり、入力電圧
範囲の中央における直線性にも問題はない。しかし、実
際には第2図の点線A、Bで示すような特性となってお
り、直線性の調整が必要である。
アナログ信号は加算回路1を通じてA/D変換器2に入
力され、ここでディジタル信号に変換されて出力端子1
02より出力される。ここで、A/D変換器2が理想的
なものであるなら、その入出力特性は第2図に実線で示
すようなものとなる。すなわち、入力アナログ信号がゼ
ロのときは出力ディジタル信号もゼロであり、入力電圧
範囲の中央における直線性にも問題はない。しかし、実
際には第2図の点線A、Bで示すような特性となってお
り、直線性の調整が必要である。
A/D変換器2が出力するディジタル信号はパターン検
出回路3,4.5に人力され、各パターン検出回路はそ
れぞれビットパターン0111・・・1.1000・・
・0.100・・・Olを検出したときは所定の信号を
出力する。積分回路6.7.8はそれぞれパターン検出
回路3,4゜5が出力するこれら所定の信号を積算する
ので、その結果は、各ビットパターン0111・・・1
゜1000・・・0.100・・・olが出現する確率
を表すものとなっている。
出回路3,4.5に人力され、各パターン検出回路はそ
れぞれビットパターン0111・・・1.1000・・
・0.100・・・Olを検出したときは所定の信号を
出力する。積分回路6.7.8はそれぞれパターン検出
回路3,4゜5が出力するこれら所定の信号を積算する
ので、その結果は、各ビットパターン0111・・・1
゜1000・・・0.100・・・olが出現する確率
を表すものとなっている。
3つのパターンのうち、最も不安定なのはパターン10
0・・・0である。それは、パターン100・・・0は
パターン011・・・1より1量子化ステップ大きな入
力アナログ信号に対するパターンであるが、011・・
・lがら100・・・Oに変化するときにはすべてのビ
ットが変化するため、A/D変換器2が発生する可能性
のあるすべての誤差が出現するためである。
0・・・0である。それは、パターン100・・・0は
パターン011・・・1より1量子化ステップ大きな入
力アナログ信号に対するパターンであるが、011・・
・lがら100・・・Oに変化するときにはすべてのビ
ットが変化するため、A/D変換器2が発生する可能性
のあるすべての誤差が出現するためである。
そして特に非直線性が発生しやすいのはパターン100
・・・0に対応する入力電圧範囲の中央においてであり
、この回路では同パターンの出現確率とその前後のパタ
ーンの出現確率とが同一になるようMSBが1となる領
域においてA/D変換器2にバイアスが与えられる。
・・・0に対応する入力電圧範囲の中央においてであり
、この回路では同パターンの出現確率とその前後のパタ
ーンの出現確率とが同一になるようMSBが1となる領
域においてA/D変換器2にバイアスが与えられる。
すなわち、電圧発生回路9は積分回路6,7゜8の積分
結果を受は取ると、それらの値に応じた直流電圧をスイ
ッチ回路10に出力し、スイッチ回路10は、A/D変
換器2の出力ディジタル信号のMSB (最上位ビット
)が1のときのみオンして、電圧発生回路9からの直流
電圧を加算回路1に出力する。加算回路はこの直流電圧
を入力端子101からのアナログ信号に加算し、A/D
変換器2に出力する。入力アナログ信号にこのようなバ
イアス電圧が加えられることにより、端子101と10
2との間の入出力特性には第2図の点線Cのような補正
が加えられることになり、最終的に入力電圧範囲の中央
においても直線性が確保された理想特性(実線)が得ら
れる。
結果を受は取ると、それらの値に応じた直流電圧をスイ
ッチ回路10に出力し、スイッチ回路10は、A/D変
換器2の出力ディジタル信号のMSB (最上位ビット
)が1のときのみオンして、電圧発生回路9からの直流
電圧を加算回路1に出力する。加算回路はこの直流電圧
を入力端子101からのアナログ信号に加算し、A/D
変換器2に出力する。入力アナログ信号にこのようなバ
イアス電圧が加えられることにより、端子101と10
2との間の入出力特性には第2図の点線Cのような補正
が加えられることになり、最終的に入力電圧範囲の中央
においても直線性が確保された理想特性(実線)が得ら
れる。
なお、この自動直線性調整回路は、高分解能のA/D変
換器出力の各ビットパターンの出現確率は、量子化ステ
7プで数ステップ程度の範囲で観察すれば、入力信号に
よらずほとんど同一になるという原理に基づいている。
換器出力の各ビットパターンの出現確率は、量子化ステ
7プで数ステップ程度の範囲で観察すれば、入力信号に
よらずほとんど同一になるという原理に基づいている。
従って、すべてのパターン、例えば8ビツトのA/D変
換を行う場合には2”=256通りのパターンを検出す
るパターン検出器と、それぞれに対応する積分器を用意
し、各パターンの出現確率を知ることができれば、全入
力電圧範囲において直線性の自動調整を行うことができ
る。しかし、これを実際に行った場合には回路規模は非
常に大きいものとなり、実用的でなくなる。
換を行う場合には2”=256通りのパターンを検出す
るパターン検出器と、それぞれに対応する積分器を用意
し、各パターンの出現確率を知ることができれば、全入
力電圧範囲において直線性の自動調整を行うことができ
る。しかし、これを実際に行った場合には回路規模は非
常に大きいものとなり、実用的でなくなる。
そして、この実施例のように前記3つのビットパターン
を検出するだけでも入力電圧範囲の中央における直線性
を自動的に調整することが可能であり、このような中央
における直線性の自動調整は、前述したようにAC入力
信号の場合、入力電圧範囲の中央の特性が特に性能に重
大な影響を与えるので、極めて有用である。また、その
実施はこの例からも分かるように容易であり、回路構成
は簡素である。
を検出するだけでも入力電圧範囲の中央における直線性
を自動的に調整することが可能であり、このような中央
における直線性の自動調整は、前述したようにAC入力
信号の場合、入力電圧範囲の中央の特性が特に性能に重
大な影響を与えるので、極めて有用である。また、その
実施はこの例からも分かるように容易であり、回路構成
は簡素である。
以上説明したように本発明による自動直線性調整回路は
、A/D変換器出力のビットパターンのうち、特定のも
のの出現確率にもとづいてA/D変換器のアナログ入力
信号にバイアスをかけることにより、A/D変換器の直
線性を自動的に調整し、常に最良の直線性でA/D変換
を行うことを可能とする。
、A/D変換器出力のビットパターンのうち、特定のも
のの出現確率にもとづいてA/D変換器のアナログ入力
信号にバイアスをかけることにより、A/D変換器の直
線性を自動的に調整し、常に最良の直線性でA/D変換
を行うことを可能とする。
第1図は本発明による自動直線性調整回路の一実施例を
示すブロック図、 第2図はその動作を説明するための入出力特性を示すグ
ラフである。 l・・・・・・・加算回路 2・・・・・・・A/D変換器 3.4.5・・・パターン検出回路 6.7.8・・・積分回路 9・・・・・・・電圧発生回路 10・・・・・・・スイッチ回路 101 ・・・・・・入力端子 102 ・・・・・・出力端子 代理人 弁理士 岩 佐 義 幸 1* !護 一\べ 1 、、、′ 第2図
示すブロック図、 第2図はその動作を説明するための入出力特性を示すグ
ラフである。 l・・・・・・・加算回路 2・・・・・・・A/D変換器 3.4.5・・・パターン検出回路 6.7.8・・・積分回路 9・・・・・・・電圧発生回路 10・・・・・・・スイッチ回路 101 ・・・・・・入力端子 102 ・・・・・・出力端子 代理人 弁理士 岩 佐 義 幸 1* !護 一\べ 1 、、、′ 第2図
Claims (1)
- (1)A/D変換器の直線性を自動的に調整する自動直
線性調整回路において、 A/D変換器が出力するディジタル信号の複数のビット
パターンをそれぞれ検出し、所定の信号を出力する複数
のパターン検出回路と、 これらパターン検出回路の前記出力信号をそれぞれ積分
する複数の積分回路と、 これら積分回路の積分結果に対応する直流電圧を発生す
る電圧発生回路と、 この電圧発生回路が発生した前記直流電圧を、前記A/
D変換器の出力ディジタル信号の最上位ビットが所定の
値のとき出力するスイッチ回路と、このスイッチ回路が
出力する直流電圧を前記A/D変換器の入力信号に加算
する加算回路とを備えたことを特徴とする自動直線性調
整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14805888A JPH01317023A (ja) | 1988-06-17 | 1988-06-17 | 自動直線性調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14805888A JPH01317023A (ja) | 1988-06-17 | 1988-06-17 | 自動直線性調整回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01317023A true JPH01317023A (ja) | 1989-12-21 |
Family
ID=15444234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14805888A Pending JPH01317023A (ja) | 1988-06-17 | 1988-06-17 | 自動直線性調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01317023A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141715A (ja) * | 2008-12-12 | 2010-06-24 | Canon Inc | 撮像装置及び撮像システム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59181719A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | オフセツト補償回路 |
-
1988
- 1988-06-17 JP JP14805888A patent/JPH01317023A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59181719A (ja) * | 1983-03-31 | 1984-10-16 | Fujitsu Ltd | オフセツト補償回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010141715A (ja) * | 2008-12-12 | 2010-06-24 | Canon Inc | 撮像装置及び撮像システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6449569B1 (en) | Calibration and compensation of delta sigma ADC's and DAC's by correlating noise signals | |
JPH06249889A (ja) | 電圧電流測定ユニットおよび電圧電流測定方法 | |
JPS62159918A (ja) | デイザ回路 | |
JP2005507599A (ja) | 増分デルタ・アナログ/ディジタル変換器 | |
US6067327A (en) | Data transmitter and method therefor | |
JPH057154A (ja) | A/d変換回路 | |
JP2002204163A (ja) | エラー訂正を備えたゲート・カウンタ式アナログーデジタル・コンバータ | |
JPS62289016A (ja) | オフセツト自動補正a/d変換回路 | |
JP3706187B2 (ja) | ビデオ無線周波又は中間周波信号のa/d変換用回路 | |
US6522276B2 (en) | System of DAC correction for a ΔΣ modulator | |
JPH07162312A (ja) | ノイズシェイパ | |
JPH01317023A (ja) | 自動直線性調整回路 | |
US5955979A (en) | System and method for compensating for glitch errors in a D/A converter | |
JPH09181604A (ja) | 半導体集積回路装置およびその雑音低減方法 | |
JPH0661863A (ja) | 直流ディザ入力型δς変調型ad変換器 | |
JPH066227A (ja) | アナログ−デジタルコンバータ | |
JPH0555917A (ja) | A/dコンバータ | |
JP2874218B2 (ja) | A−dコンバータ | |
JP2521850B2 (ja) | 同一レベル検出回路 | |
JP3230227B2 (ja) | A/dコンバータ | |
JPS621325A (ja) | アナログ・デジタル変換装置 | |
JPH066226A (ja) | アナログ−デジタルコンバータ | |
JP3154311B2 (ja) | 入力変換表示装置 | |
CN111327326A (zh) | 一种模数转换器信号幅度校正方法 | |
JPH02170723A (ja) | A/d変換回路 |