JP3085745B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3085745B2 JP3085745B2 JP03224261A JP22426191A JP3085745B2 JP 3085745 B2 JP3085745 B2 JP 3085745B2 JP 03224261 A JP03224261 A JP 03224261A JP 22426191 A JP22426191 A JP 22426191A JP 3085745 B2 JP3085745 B2 JP 3085745B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tisi
- semiconductor device
- adhesion layer
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
クトホールなどを埋め込む材料としてW(タングステ
ン)などの膜を使用する際、その密着層であるTiN膜
の形成方法に関するものである。
埋め込み材として、CVD法によるブランケットW(タ
ングステン)膜を形成してからエッチ・バックして、コ
ンタクトホールや、コンタクト部のみにWを残すプロセ
スが良く使われている。そのプロセス及び膜構成の略図
を図2に示す。左側は密着層として反応性スパッタTi
Nとした場合、右側はCVDTiNとした場合である。
に該当する所に、層間絶縁膜(2,3)をエッチングす
ることによって、コンタクトホールを形成する(図2
(a))。次に後述のCVDのブランケットW膜(2,
7)を堆積する場合のそのブランケットW(2,7)の
膜剥れやアニールによる接合層との反応などを防止する
為に、ブランケットW膜(2,7)を堆積する前に、ウ
ェハ全面を反応性スパッタ法によって、TiN膜(図2
(b)左図)或いはCVD法(化学的気相成長法)(L
P−CVD法やPE−CVD法)によってTi/TiN
膜(2,4および2,5)を形成し(図2(b)右
図)、W膜の密着層として用いる。その後、CVD法ブ
ランケットW膜(2,7)を堆積する(図2(c))。
次に、RIE(反応性イオンエッチング)技術などによ
ってW膜(2,7)を層間絶縁膜(2,3)上まで全面
にエッチ・バックしてW膜(2,7)をコンタクト部内
のみに残しておく。その後、図示しないがAl系の配線
を形成する。
ずれの方法であっても、デバイスにおける微細化によっ
て、問題が生じてしまう。例えば、反応性スパッタTi
N膜の場合、コンタクト内に、まず抵抗を下げる為Ti
膜を堆積しておくが、微細化によって、膜の堆積が不十
分になり、極端な場合、コンタクト部内にはTiとTi
N膜がほとんど堆積されないこともありうる。又、CV
D法によるTiN膜の形成においては、TiN膜の底部
にTiリッチ(ある成分の量が多いこと。通常50%以
上)なTi膜を作っておく手法があるが、VLSIの微
細化に伴い、TiリッチなTiN膜の場合、十分なTi
Si2.0 膜が得られないことによる抵抗の上昇を生じ、
またTi膜を有する場合では、TiSi2.0 を作ると
き、接合部のSiを消費する為、接合部での接合破壊が
発生する恐れが生じてしまう。
全なTi或いはTiN膜の堆積、そしてTi膜のTiS
i2.0 膜になるシリサイディーション化による接合破壊
などの問題点を除去する為、CVD法(LP−CVD法
やPE−CVD法など)により、コンタクト内に十分な
TiSi2.0 膜が形成出来ると共に、接合部でのSiの
消費を抑えて、低抵抗のコンタクト部でのTiN膜の形
成技術を提供することを目的とする。
ために、半導体基板内に形成された導電性シリコン層
と、半導体基板上に準備された絶縁膜に対して、導電性
シリコン層上にコンタクトホールを形成し、このコンタ
クトホール内に形成された密着層を介して金属を埋め込
む半導体装置の製造方法において、密着層はTiリッチ
なTiSix 膜と、TiN膜とから構成され、該TiS
ix 膜及びTiN膜はCVD法により連続的に形成され
るものである。つまり、CVDブランケットW膜の密着
層において、ステップカバレージの良い、かつ、Tiリ
ッチなTiSi2 膜を下地膜として用いることによって
コンタクト部の低抵抗化や、デバイスの微細化による浅
い接合での接合破壊を防止することによって、高信頼性
かつ、低抵抗のコンタクト配線にしたものである。
ば、CVD法でブランケットW膜の密着層として用いる
TiN膜を形成する時、最初にTiリッチなTiSiX
膜を形成してから、in−situ(大気にさらすこと
なく同一チャンバー内で処理すること)で、TiN膜を
形成するようにしたので、後工程の熱処理で、コンタク
ト部にTiSi2.0 膜を形成させる場合、下地が純Ti
膜ではなくTiリッチなTiSiX 膜である為、接合部
のSiの消費量を極力に減少出来、接合深さが浅くなっ
ても接合破壊の防止が出来ると共に、コンタクト部の低
抵抗化が図れる。
て説明すると、まず従来法と同じように層間絶縁膜
(1,3)をエッチングしてコンタクト部を形成する。
(図1(a))その後、後述のCVDブランケットW膜
(1,7)の密着層として用いるTiN膜(1,5)を
形成する前に、同じTiN膜形成チャンバ(in−si
tu)内で、まず、TiリッチなTiSiX 膜(1,
4)を全面に堆積してから、連続的にTiN膜(1,
5)を堆積する。このプロセスを更に詳細に説明する
と、まず膜形成チャンバーに上記コンタクト部形成済み
のウェハをセットしてから、例えばPE−CVD法の場
合SiH4 とTiCl4 ガスをソースガスとして用い
て、それぞれの流量比を1.5〜3.0にして1.0〜
2.0Torrの圧力、300℃〜600℃の温度で、
200W〜800Wのパワーをかけて組成xが約1.1
〜1.8になるTiリッチなTiSiX 膜(1,4)を
形成してから、SiH4 ガスを止める。その後圧力、温
度とパワーを同じにしても、変化させてもよいが、通常
スループットを考慮すると少なくとも、温度を同じ条件
にして、NH3 とTiCl4 ガスをソースガスとして用
いて、それらの流量比を例えば、1/10〜1/20な
ど、ストイキオメトリな(生成エンタルピーが最少の化
学的に最も安定な)TiN膜(1,4)が形成出来る最
適条件にして、TiN膜(1,5)を形成する。その後
図1(a)のように、CVD法によるブランケットW膜
(1,7)を形成してから、RIE法などによってエッ
チ・バックする。この時、層間絶縁膜(1,3)上のT
iリッチTiSiX 膜(1,4)、TiN膜(1,5)
とブランケットW膜(1,7)をエッチオフしておく。
そうすればコンタクト部内の膜構成としては、Tiリッ
チなTiSiX 膜/TiN膜/W膜となる。又、ブラン
ケットW膜(1,7)を堆積する前に、TiSiX 膜
(1,4)のアニール工程を入れてもよい。このような
構造のコンタクト部においてはアニールを行えば、まず
TiリッチなTiSiX 膜(1,4)が下地の接合部の
Siを消費してTiSi2.0 になるが、TiSiX 膜
(1,4)の組成は約1.1〜1.8である為、同じ膜
厚を有する純Ti膜に比べて、TiSi2.0 膜になる為
のSiの必要量は、半分以下になる。これによって、十
分な厚さを有するTiSi2.0 膜が形成出来る。従って
抵抗は低くすることができると共に、接合部でのSiの
消費は、極めて低減出来る。この為、デバイスの微細化
によって接合深さが浅くなっても、接合破壊の防止が大
きく向上出来る。
例を示したが、W膜以外のMoやCrなどの高融点金
属、さらにはAlなどの金属でも同様の効果を得られ
る。
の製造方法によれば、CVD法でブランケットW膜の密
着層として用いるTiN膜を形成するに当たって、最初
にTiリッチなTiSiX 膜を形成してから、in−s
ituでTiN膜を形成するようにしたので、後工程の
熱処理でコンタクト部にTiSi2.0 膜を形成させる場
合、下地が純Ti膜ではなくTiリッチなTiSiX 膜
である為、接合部のSiの消費量を極力に減少出来、接
合深さが浅くなっても、接合破壊の防止が出来ると共
に、コンタクト部の低抵抗化が図れる。
Claims (2)
- 【請求項1】 半導体基板内に形成された導電性シリコ
ン層と、該半導体基板上に準備された絶縁膜に対して、
該導電性シリコン層上にコンタクトホールを形成し、該
コンタクトホール内に形成された密着層を介して金属を
埋め込む半導体装置の製造方法において、 前記密着層はTiを50%以上有するTiSix膜と、
該TiSi膜上に形成されたTiN膜とから構成され、
該TiSix膜及びTiN膜はCVD法により連続的に
構成されることを特徴とする半導体装置の製造方法。 - 【請求項2】 前記密着層形成の後、該密着層と前記導
電性シリコン層とで接合部を形成するための熱処理を行
うことを特徴とする請求項1記載の半導体装置の製造方
法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03224261A JP3085745B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置の製造方法 |
US08/119,440 US5462895A (en) | 1991-09-04 | 1993-08-23 | Method of making semiconductor device comprising a titanium nitride film |
US08/423,144 US5525543A (en) | 1991-09-04 | 1995-04-17 | Method of making a semiconductor device using a titanium-rich silicide film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03224261A JP3085745B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0562933A JPH0562933A (ja) | 1993-03-12 |
JP3085745B2 true JP3085745B2 (ja) | 2000-09-11 |
Family
ID=16811006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03224261A Expired - Fee Related JP3085745B2 (ja) | 1991-09-04 | 1991-09-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3085745B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2713178B2 (ja) * | 1994-08-01 | 1998-02-16 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
JPH11204457A (ja) * | 1998-01-09 | 1999-07-30 | Tokyo Electron Ltd | CVD−Ti膜の成膜方法 |
-
1991
- 1991-09-04 JP JP03224261A patent/JP3085745B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0562933A (ja) | 1993-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402512B2 (en) | High aspect ratio contact structure with reduced silicon consumption | |
US20020006525A1 (en) | Chemical vapor deposition of titanium | |
JPH0736403B2 (ja) | 耐火金属の付着方法 | |
JPH11220026A (ja) | 半導体素子の配線形成方法 | |
US6593219B2 (en) | Method for fabricating electrode structure and method for fabricating semiconductor device | |
US6103631A (en) | Method of manufacturing semiconductor device | |
JP3057435B2 (ja) | 半導体デバイスの電極保護膜の形成方法 | |
JP3085745B2 (ja) | 半導体装置の製造方法 | |
KR19980070785A (ko) | 반도체 장치 및 그 제조 방법 | |
EP0298155A2 (en) | Method of forming refractory metal film | |
KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH06204170A (ja) | 半導体装置およびその製造方法 | |
US6087259A (en) | Method for forming bit lines of semiconductor devices | |
JPH06349774A (ja) | 埋込みプラグの形成方法 | |
JP2932484B2 (ja) | 高融点金属多層膜形成法 | |
KR940008374B1 (ko) | 반도체 소자의 금속배선 방법 | |
KR0150989B1 (ko) | 반도체소자 배선 형성방법 | |
KR100252915B1 (ko) | 반도체소자의 배선구조 및 형성방법 | |
JPH10209280A (ja) | 半導体装置の製造方法 | |
KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
JP3178867B2 (ja) | 半導体素子の製造方法 | |
JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 | |
JP2000133712A (ja) | 半導体装置の製造方法 | |
KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
JPH01309356A (ja) | 半導体装置の配線構造およびその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |