JPH01304457A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH01304457A JPH01304457A JP13440888A JP13440888A JPH01304457A JP H01304457 A JPH01304457 A JP H01304457A JP 13440888 A JP13440888 A JP 13440888A JP 13440888 A JP13440888 A JP 13440888A JP H01304457 A JPH01304457 A JP H01304457A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- layer
- pattern
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000010894 electron beam technology Methods 0.000 claims abstract description 18
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 238000007740 vapor deposition Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 33
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 239000003960 organic solvent Substances 0.000 abstract description 3
- 239000010409 thin film Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000018109 developmental process Effects 0.000 description 4
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
パターン形成方法、特にリフトオフ法を用いた微細パタ
ーン形成方法に関し、 二層レジストの特徴を利用する一方で、パターン限界の
問題を解決するパターン形成方法を提供することを目的
とし、 基板に下層レジスト膜を、続いて該下層レジスト膜上に
電子線ポジ型の上層レジストｎ９を形成する工程、上層
レジスト膜をパターニングし、蒸着法により酸素を用い
るドライエツチングに耐性をもつ物質の蒸着膜を形成す
る工程、リフトオフ法により上層レジスト膜の未露光部
分とその上の蒸着膜を除去する工程、および蒸着膜をマ
スクに下層レジスト膜に対し異方性エツチングを行なう
工程を含むことを特徴とするパターン形成方法を含み構
成する。
ーン形成方法に関し、 二層レジストの特徴を利用する一方で、パターン限界の
問題を解決するパターン形成方法を提供することを目的
とし、 基板に下層レジスト膜を、続いて該下層レジスト膜上に
電子線ポジ型の上層レジストｎ９を形成する工程、上層
レジスト膜をパターニングし、蒸着法により酸素を用い
るドライエツチングに耐性をもつ物質の蒸着膜を形成す
る工程、リフトオフ法により上層レジスト膜の未露光部
分とその上の蒸着膜を除去する工程、および蒸着膜をマ
スクに下層レジスト膜に対し異方性エツチングを行なう
工程を含むことを特徴とするパターン形成方法を含み構
成する。
本発明はパターン形成方法、特にリフトオフ法を用いた
微細パターン形成方法に関する。
微細パターン形成方法に関する。
パターンルールの開発目標が０．２〜０．３μｍの半導
体集積回路の製造において、微細パターン形成技術はこ
れまで以上に重要になってきているもので、ビームをよ
く絞ることができる電子線を用いる電子線（ＥＢ）露光
と二層レジストを組み合わせが技術もその一つである。
体集積回路の製造において、微細パターン形成技術はこ
れまで以上に重要になってきているもので、ビームをよ
く絞ることができる電子線を用いる電子線（ＥＢ）露光
と二層レジストを組み合わせが技術もその一つである。
第２図は従来例の二層レジスト工程を示すもので、先ず
同図（ａ）に示されるように、基板１の上にホトレジス
トまたは電子線レジストを用い下層レジスト２を塗布す
る。
同図（ａ）に示されるように、基板１の上にホトレジス
トまたは電子線レジストを用い下層レジスト２を塗布す
る。
次に、同図（ｂ）に示されるように、下層レジスト２の
上にシリコン含有ネガレジストの上層レジスト３を塗布
する。
上にシリコン含有ネガレジストの上層レジスト３を塗布
する。
次いで上層レジスト３を電子線４を用い同図（Ｃ）に示
される如く、電子ビーム４で上層レジスト３を露光し、
現像して上層レジスト３のパターンを形成する。
される如く、電子ビーム４で上層レジスト３を露光し、
現像して上層レジスト３のパターンを形成する。
続いて、酸素プラズマを用いる反応性イオンエツチング
（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、 Ｒ［
）で上層レジスト３のパターンをマスクにして下層レジ
スト２を同図（ｄ）に示されるようにエツチングし、こ
のようにして得られた下層レジスト２のパターンをマス
クにして次の工程を行なう。
（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ、 Ｒ［
）で上層レジスト３のパターンをマスクにして下層レジ
スト２を同図（ｄ）に示されるようにエツチングし、こ
のようにして得られた下層レジスト２のパターンをマス
クにして次の工程を行なう。
上層レジスト３にシリコン含有ネガレジストを使用する
理由は、下層レジストのＲＩＥにおいて０２によって下
層レジストがエツチングされるときに、上層レジストは
シリコンを含有するため、０２プラズマによって上層レ
ジスト中に５ｉｎ２が形成され、それによって上層レジ
ストがＲＩＥに対して耐性をもつようになるからである
。事実、シリコン含有レジストは、０□ガスを用いる下
層のＲＩＨにおいて、選択比が２０倍以上あることが実
験によって確かめられている。
理由は、下層レジストのＲＩＥにおいて０２によって下
層レジストがエツチングされるときに、上層レジストは
シリコンを含有するため、０２プラズマによって上層レ
ジスト中に５ｉｎ２が形成され、それによって上層レジ
ストがＲＩＥに対して耐性をもつようになるからである
。事実、シリコン含有レジストは、０□ガスを用いる下
層のＲＩＨにおいて、選択比が２０倍以上あることが実
験によって確かめられている。
電子線を用いるネガレジストの露光においては、電子線
がレジスト中に入ってレジストの分子を架橋し、電子線
に照射された部分を現像において残すのであるが、電子
線がレジストに入ったときに二次電子が発生せしめられ
、二次電子が不規則な動きをなしてレジストを露光し、
さらには基板からの二次電子がレジスト中に入ってレジ
ストを露光する後方散乱によって隣り合うレジストパタ
ーンが相接する近接効果が発生し、レジストの解像性に
限界がある。またレジストの現像においてレジストの膨
潤が発生し、線と空間が交互に現われるライン・スペー
スパターンの場合に、隣り合つレジストパターンの境界
が不明確になる問題もあり、シリコン含有ネガレジスト
はＩ？ＩＨにおける耐性に優れるものの、パターン限界
があるという問題がある。
がレジスト中に入ってレジストの分子を架橋し、電子線
に照射された部分を現像において残すのであるが、電子
線がレジストに入ったときに二次電子が発生せしめられ
、二次電子が不規則な動きをなしてレジストを露光し、
さらには基板からの二次電子がレジスト中に入ってレジ
ストを露光する後方散乱によって隣り合うレジストパタ
ーンが相接する近接効果が発生し、レジストの解像性に
限界がある。またレジストの現像においてレジストの膨
潤が発生し、線と空間が交互に現われるライン・スペー
スパターンの場合に、隣り合つレジストパターンの境界
が不明確になる問題もあり、シリコン含有ネガレジスト
はＩ？ＩＨにおける耐性に優れるものの、パターン限界
があるという問題がある。
そこで本発明は、二層レジストの特徴を利用する一方で
、パターン限界の問題を解決するパターン形成方法を提
供することを口約とする。
、パターン限界の問題を解決するパターン形成方法を提
供することを口約とする。
上記課題は、基板に下層レジスト膜を、続いて該下層レ
ジスト膜上に電子線ポジ型の上層レジスト膜を形成する
工程、上層レジスト膜をパターニングし、蒸着法により
酸素を用いるドライエ、チングに耐性をもつ物質の蒸着
膜を形成する工程、リフトオフ法により上層レジスト膜
の未露光部分とその上の蒸着膜を除去する工程、および
蒸着膜をマスクに下層レジスト膜に対し異方性エツチン
グを行なう工程を含むことを特徴とするパターン形成方
法によって解決される。
ジスト膜上に電子線ポジ型の上層レジスト膜を形成する
工程、上層レジスト膜をパターニングし、蒸着法により
酸素を用いるドライエ、チングに耐性をもつ物質の蒸着
膜を形成する工程、リフトオフ法により上層レジスト膜
の未露光部分とその上の蒸着膜を除去する工程、および
蒸着膜をマスクに下層レジスト膜に対し異方性エツチン
グを行なう工程を含むことを特徴とするパターン形成方
法によって解決される。
すなわち本発明は、従来例の二層レジストの上層レジス
トであるシリコン含有レジストが解像性に乏しいため、
これに代って高解像性のポジ型レジストを用いるもので
ある。しかし、そのポジレジストは下層レジストのドラ
イエツチングに対して耐性がないので、マスクとして用
いることができない。そこで、本発明では、開孔部だけ
に酸素を用いるドライエツチングに優れた耐性をもつ材
料の薄膜を形成する。そして、開孔部だけにマスク材料
を残置するよう有機溶剤で未露光部のポジレジストを除
去することによって、微細パターンの形成が可能となる
。
トであるシリコン含有レジストが解像性に乏しいため、
これに代って高解像性のポジ型レジストを用いるもので
ある。しかし、そのポジレジストは下層レジストのドラ
イエツチングに対して耐性がないので、マスクとして用
いることができない。そこで、本発明では、開孔部だけ
に酸素を用いるドライエツチングに優れた耐性をもつ材
料の薄膜を形成する。そして、開孔部だけにマスク材料
を残置するよう有機溶剤で未露光部のポジレジストを除
去することによって、微細パターンの形成が可能となる
。
以下、本発明を図示の実施例により具体的に５δ明する
。
。
本発明の方法を実施する工程は第１図に示される。
第１図（ａ）参照：
基板１１上に下層レジストを塗布し、光照射、ベーキン
グなどの方法でそれを硬化して下層レジスト膜１２を形
成し、その上に電子線ポジ型しジスＩ・で上層レジスト
膜１３を同様に該ポジレジストの塗布、硬化によって形
成する。下層レジストは例えばＣＭＳなる商品名のネガ
レジストとし、上層レジストは例えばＰＭＭＡなる商品
名のポジレジストとする。
グなどの方法でそれを硬化して下層レジスト膜１２を形
成し、その上に電子線ポジ型しジスＩ・で上層レジスト
膜１３を同様に該ポジレジストの塗布、硬化によって形
成する。下層レジストは例えばＣＭＳなる商品名のネガ
レジストとし、上層レジストは例えばＰＭＭＡなる商品
名のポジレジストとする。
第１図（ｂ）参照：
従来例の場合と同様の電子線露光、現像によって上層レ
ジスト膜１３のパターニングを行なう。
ジスト膜１３のパターニングを行なう。
第１図（Ｃ）参照：
蒸着によって例えばアルミニウム（ＩＩ ｌ ）膜１４
を０．１μｍ以下の膜厚に形成する。Ａ２の膜厚は、次
の工程におけるＲＩＨにおいてマスクとしての耐性をも
ちうる厚さであればよく、それはＲＩＥのための装置に
よって異なるが、０．１μｍ以下では！足りる。また、
Ａ！を厚く蒸着すると、上層レジスト膜１３のパターン
の側壁にＡ２が付着し、リフトオフの妨げとなるので注
意しなければならない。
を０．１μｍ以下の膜厚に形成する。Ａ２の膜厚は、次
の工程におけるＲＩＨにおいてマスクとしての耐性をも
ちうる厚さであればよく、それはＲＩＥのための装置に
よって異なるが、０．１μｍ以下では！足りる。また、
Ａ！を厚く蒸着すると、上層レジスト膜１３のパターン
の側壁にＡ２が付着し、リフトオフの妨げとなるので注
意しなければならない。
第１図（ｄ）参照：
有機溶剤（例えばアセトン）で上層レジスト膜１３の未
露光部とその上のＡｊ２膜を除去するリフトオフ工程を
行なう。
露光部とその上のＡｊ２膜を除去するリフトオフ工程を
行なう。
第１図（ｅ）参照：
０□を用いるＲＩＥで下層レジスト膜１２をエツチング
して下層レジストのパターンを得る。
して下層レジストのパターンを得る。
上記した工程で、上層レジスト膜１３はリフトオフを容
易にするため膜厚を０．２〜０．３μｍにする。
易にするため膜厚を０．２〜０．３μｍにする。
また、ｌの代りに金（Ａｕ）を用いてもよい。下層レジ
ストの膜厚は八！のＲＩＥ耐性との関係で設定するが、
一実施例では２．０μｍの膜厚として良好な結果を得た
。
ストの膜厚は八！のＲＩＥ耐性との関係で設定するが、
一実施例では２．０μｍの膜厚として良好な結果を得た
。
以上のように本発明によれば、従来の二層レジストの場
合（パターン幅０．５μｍ）よりも高精度で幅０．２μ
ｍの微細パターンの形成が可能となった。
合（パターン幅０．５μｍ）よりも高精度で幅０．２μ
ｍの微細パターンの形成が可能となった。
第１図（ａ）〜（ｅ）は本発明実施例断面図、第２図（
ａ）〜（ｄ）は従来例断面図である。 図中、 １１は基板、 １２は下層レジスト膜、 １３は上層レジスト膜、 １４はへ！膜 を示す。
ａ）〜（ｄ）は従来例断面図である。 図中、 １１は基板、 １２は下層レジスト膜、 １３は上層レジスト膜、 １４はへ！膜 を示す。
Claims (1)
- 【特許請求の範囲】 基板（１１）に下層レジスト膜（１２）を、続いて該
下層レジスト膜上に電子線ポジ型の上層レジスト膜（１
３）を形成する工程、 上層レジスト膜（１３）をパターニングし、蒸着法によ
り酸素を用いるドライエッチングに耐性をもつ物質の蒸
着膜（１４）を形成する工程、 リフトオフ法により上層レジスト膜の未露光部分とその
上の蒸着膜（１４）を除去する工程、および蒸着膜（１
４）をマスクに下層レジスト膜（１２）に対し異方性エ
ッチングを行なう工程を含むことを特徴とするパターン
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13440888A JPH01304457A (ja) | 1988-06-02 | 1988-06-02 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13440888A JPH01304457A (ja) | 1988-06-02 | 1988-06-02 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01304457A true JPH01304457A (ja) | 1989-12-08 |
Family
ID=15127686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13440888A Pending JPH01304457A (ja) | 1988-06-02 | 1988-06-02 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01304457A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789140A (en) * | 1996-04-25 | 1998-08-04 | Fujitsu Limited | Method of forming a pattern or via structure utilizing supplemental electron beam exposure and development to remove image residue |
| CN102403200A (zh) * | 2011-11-29 | 2012-04-04 | 无锡中微晶园电子有限公司 | I线光刻机用双次光刻法实现0.18μm线宽图形的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945443A (ja) * | 1982-08-25 | 1984-03-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | クロム・マスクの製造方法 |
-
1988
- 1988-06-02 JP JP13440888A patent/JPH01304457A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945443A (ja) * | 1982-08-25 | 1984-03-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | クロム・マスクの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789140A (en) * | 1996-04-25 | 1998-08-04 | Fujitsu Limited | Method of forming a pattern or via structure utilizing supplemental electron beam exposure and development to remove image residue |
| US5942373A (en) * | 1996-04-25 | 1999-08-24 | Fujitsu Limited | Pattern or via structure formed through supplemental electron beam exposure and development to remove image residue |
| CN102403200A (zh) * | 2011-11-29 | 2012-04-04 | 无锡中微晶园电子有限公司 | I线光刻机用双次光刻法实现0.18μm线宽图形的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02266517A (ja) | 半導体装置の製造方法 | |
| JPH0466345B2 (ja) | ||
| JPH01304457A (ja) | パターン形成方法 | |
| JPH04249311A (ja) | 光リソグラフィーの限界解像度以下の微細パターン形成方法 | |
| JP2580681B2 (ja) | 半導体装置の製造方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH01304458A (ja) | パターン形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPH01296620A (ja) | パターン形成方法 | |
| JPS6321831A (ja) | パタ−ン形成方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPS646448B2 (ja) | ||
| JPH04250624A (ja) | パターン形成方法 | |
| JPH04364726A (ja) | パターン形成方法 | |
| JPS61231549A (ja) | レジストパタ−ン形成方法 | |
| JPS61121332A (ja) | パタ−ン形成方法 | |
| JPH0576766B2 (ja) | ||
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPS63169028A (ja) | 微細パタ−ンの形成方法 | |
| JPH0513325A (ja) | パターン形成方法 | |
| JPH05267253A (ja) | 半導体装置の製造方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPS63278333A (ja) | パタ−ン形成方法 | |
| JPS61189503A (ja) | 回折格子の製造方法 |