JPS61121332A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS61121332A
JPS61121332A JP59242364A JP24236484A JPS61121332A JP S61121332 A JPS61121332 A JP S61121332A JP 59242364 A JP59242364 A JP 59242364A JP 24236484 A JP24236484 A JP 24236484A JP S61121332 A JPS61121332 A JP S61121332A
Authority
JP
Japan
Prior art keywords
resist
pattern
layer resist
upper layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59242364A
Other languages
English (en)
Inventor
Masashi Miyagawa
昌士 宮川
Yasuhiro Yoneda
泰博 米田
Shunichi Fukuyama
俊一 福山
Kota Nishii
耕太 西井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59242364A priority Critical patent/JPS61121332A/ja
Publication of JPS61121332A publication Critical patent/JPS61121332A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、リソグラフィー技術、特に、半導体集積回路
、バブルメモリー素子などの製造時に微細加工を行なう
のに有用な、電子線、X線、遠紫外線、イオンビームな
どの電離放射線を用いたリソグラフィー技術に関する。
本発明は、さらに詳しく述べると、上述のような電離放
射線の像パターンを二層構造のレジスト膜に照射及び現
像して先ず上層レジストパターンを得、次いでこのレジ
スト・クターンをその下方の下層レジスト厚膜に転写し
て高アスペクト比のレジストパターンを形成する方法に
関する。ここで、′高アスペクト比”とは、形成された
レジスト・々ターンの膜厚とパターン幅の比が大である
こと、換言すると、より高い寸法精度で微細加工を行な
い得ることを意味する。
〔従来の技術〕
半導体デバイスの高集積化に伴なって、より微細なレジ
ストパターンを形成する技術が要求されている。この要
求にこたえて提案され念ものが、先にも述べかつ今ここ
でも問題にしようとしている二層構造のレジスト膜を使
用したノーターン形成方法である。二層構造のレソス)
fは、通常、下層に例えばクレゾールーノゴラ、り樹脂
のような耐ドライエ、チ性の大きな樹脂を厚く、上層に
例えばポリメチルメタクリレートのような感電離放射線
レジストを薄く、それぞれ塗布して二層構造となしたも
のでおる。このようなレジスト膜に電子線描画を行なり
て現像すると、上層レジスト膜が薄いので、微細な上層
レジストパターンを得ることができ、また、このレジス
ト14ターンをマスクとしてその下方の樹脂を酸素プラ
ズマでエツチングすると、上層レジストパターンが下層
樹脂に転写されることの結果、微細で厚膜な、すなわち
、高アスペクト比のレゾス)パターンを得ることができ
る。このパターン形成方法によれば、レジスト膜の下地
の段差の問題を解決し得るばかりでなく、従来単層レジ
スト膜で問題となっていた解像性や耐ドライエ、チ性も
改良することができる。
〔発明が解決しようとする問題点〕
ところで、二層構造のレジスト膜を選択的に工、チング
して高アスペクト比のレジストパターンを形成しようと
する場合、下層レジスト膜として使用する樹脂材料が制
限されるという問題がおる。
、実際、現在用い得る樹脂は、先に例示したクレゾール
−ツメう、り樹脂のほか、米国シラグレー社。
からAZシリーズとして市販されているフォトレジスト
、フェノール樹脂などであシ、また、このような樹脂は
、現像工程での溶解を回避するため、その塗布部に20
0℃前後の高温で1時間はどベーキングすることを必須
の要件とする。このようなベーキング工程は、事実、方
法の実用化の障害となっておフ、工程を省略するかもし
くは短縮することが望ましい。
〔問題点を解決するための手段〕
本発明者らは、との九び、二層構造のレジスト膜を形成
するに当って、引き続いて上層レジストパターンの形成
に用いられる現像液(及び場合によりリンス液)の性質
を考慮してそれぞれの層の材料を選択するならば、換言
すると、上層レジスト材料、下層し・シスト材料、現像
液、そして場合によりリンス液を適宜組み合わせるなら
ば、上記した問題点を解決し得るということを見い出し
た。
本発明によれば、上層レジスト・母ターンの形成に用い
られる現像液に不溶でちるけれどもプラズマ処理により
エ、チングされ得る珪素不含レジスト材料からなる下層
し・シスト厚膜(膜厚約0.5〜2.0μm)、そして
耐プラズマエッチ性を有する感電離放射線含珪素レジス
ト材料からなる上層レジスト薄膜(膜厚約0.1〜0.
5μm)を例えばシリコン基板のような被加工部材の表
面に順次形成することによって、二層構造のレジスト膜
を形成することができる。
レジスト膜の形成後、次の工程を順次実施する:電離放
射線の像パターンを照射して上層レゾスト薄膜に前記像
パターンに対応する潜像を形成させ、 前記潜像を現像液で現像して上層レジストパターンを得
、そして必要に応じてリンスを行ない、前記上層レジス
トパターンをマスクとしてプラズマ処理を行ない、前記
上層レジスト14ターンをその下方の下層レジスト薄膜
に転写する。
上記した一連の工程は、この技術分野において一般的に
用いられている技法を使用して実施することができ、し
たがって、ここでの詳しい説明を省略する。
1多」目とヴi 本発明において有用な、上層レゾスト材料、下層レジス
ト材料、現像液、そしてリンス液の組み合わせ例をいく
つか例示すると、次の通りである。
組み合わせI: フェニルシロをサン 〆ラック 組み合わせ■: iv)  リンス液     水 〔実施例〕 添付の第1a図〜第1d図に断面で示されるような順序
で本例を実施した。
ポリビニルフェノール(M、=27000)を7クロヘ
キサンに溶解して得た溶液をシリコン基板1上にスピン
コードした。塗布溶媒である7クロヘキサンを除去する
ために200℃で20分間にわたってベークしたところ
、膜厚2.0μmの下層レジスト膜2が得られた。次い
で、末端ヒドロ命シル基をトリメチルクロルシランでシ
リル化したシIJ )し化ポリメチルシルセスキオキサ
ン(Mw=、、300000)をトルエンに溶解して得
た溶液を先に形成した下層レジスト膜2上にスピンコー
トシた。前記と同様、塗布溶媒を除去するために80℃
で20分間にわたってベークしたところ、膜厚0.1μ
mの上層レジスト膜3が得られた。第1a図は、上記の
ようにして得られた二層レジスト膜付のシリコン基板の
略示断面図である。
次いで、得られた二層レジスト膜付の°シリコン基板を
電子線露光装置に収容し、加速電圧20kV及び露光量
50μC/α2にて電子線を照射して・リーンを描画し
た(第1b図参照;3aは露光域、3bは未露光域)。
次いで、露光後のシリコン基板をトルエン浴に30秒間
にわたって浸漬することにより現偉し、さらにn−へキ
サンにてリンス処理した。第46図に示されるように、
露光域の上層レゾスト膜3aのみが上層レジストパター
ンとして下層レゾスト膜2上に残留した。
次いで、現像後のシリコン基板を平行平板型ドライエツ
チング装置に収容し、残留せる上層レジスト膜3aをマ
スクとしてかつカーデンターr。
トな用いて、酸素プラズマ(、fス圧力15m’l’o
rr。
印加電圧0.33 w、、’cm2)にて18分間のプ
ラズマエツチングを行なった。このエツチングの結果、
第1d図に示されるように、上層レジストパターン3a
がそのまま下層レジスト膜2&に転写された。
本例の場合、感度は2μC/cm であシ、0.4μm
のライン&スペースt!ターンが解像された。
前記例1に記載のものと同様な手法に従い本例を実施し
た。但し、本例では、次のようにして二層レジストa付
のシリコン基板を製作した:クロロメチル化ポリスチレ
ン(Mw=50000)をトルエンに溶解して得た溶液
をシリコン基板上にスピンコートシ、そしてトルエンを
除去するために80℃で20分間にわたってベークした
。膜厚2.Ottmの下層レジスト膜が得られた。次い
で、末端ヒドロ命シル基を有するポリメチルシルセスキ
オキサンCM、=300000)をイソプロピルアルコ
ールに溶解して得た溶液を先に形成した下層レジスト膜
上にスピンコードシ、そしてイソプロピルアルコールを
除去するために60℃で20分間にわたってベークした
。膜厚0.1μmの上層レジスト膜が得られた。
さらに、本例では、前記例1の現像液であるトルエンに
代えてイングロビルアルコー#ヲ、’j’c、リンス液
であるn−ヘキサンに代えて脱イオン水を、それぞれ使
用した。
本例の場合、感度は5μC/cIn2であり、0.5μ
mのライン&スペース/4’ターンが解像された。
〔発明の効果〕
本発明によれば、二層構造のレジスト膜の使用に由来し
て高められた感度、解像性、そして耐ドライエツチ性を
得ることができるばかりでなく、下層レジスト膜のベー
ク(熱硬化)を省略するかもしくは短縮することができ
るので、このパターン形成方法をよシ生産性の高いもの
にすることができる。
【図面の簡単な説明】
第1a図、第1b図、第1c図及び第1d図は、それぞ
れ、本発明方法の一例を順を追って示した略示断面図で
ある。 図中、1はシリコン基板、2は下層レジスト膜、そして
3は上層レジスト膜である。

Claims (1)

  1. 【特許請求の範囲】 1、二層構造のレジスト膜を選択的にエッチングしてレ
    ジスト・パターンを形成する方法であって、被加工部材
    の表面に、上層レジストパターンの形成に用いられる現
    像液に不溶であるけれどもプラズマ処理によりエッチン
    グされ得る珪素不含レジスト材料からなる下層レジスト
    厚膜、そして耐プラズマエッチ性を有する感電離放射線
    含珪素レジスト材料からなる上層レジスト薄膜を順次形
    成し、 電離放射線の像パターンを照射して前記上層レジスト薄
    膜に前記像パターンに対応する潜像を形成させ、 前記潜像を現像液で現像して上層レジストパターンを得
    、 前記上層レジストパターンをマスクとしてプラズマ処理
    を行ない、前記上層レジストパターンをその下方の下層
    レジスト薄膜に転写すること、を特徴とするパターン形
    成方法。 2、現像により得た上層レジストパターンをプラズマ処
    理工程に先がけてリンスする、特許請求の範囲第1項に
    記載のパターン形成方法。
JP59242364A 1984-11-19 1984-11-19 パタ−ン形成方法 Pending JPS61121332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59242364A JPS61121332A (ja) 1984-11-19 1984-11-19 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59242364A JPS61121332A (ja) 1984-11-19 1984-11-19 パタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS61121332A true JPS61121332A (ja) 1986-06-09

Family

ID=17088079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59242364A Pending JPS61121332A (ja) 1984-11-19 1984-11-19 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS61121332A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210302839A1 (en) * 2020-03-30 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210302839A1 (en) * 2020-03-30 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
JPS6323657B2 (ja)
JPH0210362A (ja) 微細パターン形成方法
JPH0722156B2 (ja) 半導体デバイスのパタ−ン形成方法
JPS61121332A (ja) パタ−ン形成方法
JPH04176123A (ja) 半導体装置の製造方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JPH02156244A (ja) パターン形成方法
JP2692059B2 (ja) 電子線レジストパターンの形成方法
JPS59141228A (ja) 微細パタ−ン形成方法
JPS58132927A (ja) パタ−ン形成方法
JPS61260242A (ja) レジストパタ−ンの形成方法
JPS646448B2 (ja)
JPH0313949A (ja) レジストパターンの形成方法
JPS6152567B2 (ja)
JPS6047419A (ja) 多層レベルパタ−ンニング法
JPH0199041A (ja) 微細パターン形成方法
JPH0513325A (ja) パターン形成方法
JPH01304457A (ja) パターン形成方法
JPH04250624A (ja) パターン形成方法
JPS6054775B2 (ja) ドライ現像方法
JPH01244447A (ja) パターン形成方法及びこれに用いるレジスト材料
JPS60106132A (ja) パタ−ン形成方法
JPS61294821A (ja) 微細パタン形成法
JPS62284356A (ja) レジストパタ−ン形成方法
JPH05291130A (ja) 多層レジスト法及び半導体装置の製造方法