KR20130135588A - 파워 트래킹 회로 및 이를 포함하는 반도체 장치 - Google Patents
파워 트래킹 회로 및 이를 포함하는 반도체 장치 Download PDFInfo
- Publication number
- KR20130135588A KR20130135588A KR1020120059297A KR20120059297A KR20130135588A KR 20130135588 A KR20130135588 A KR 20130135588A KR 1020120059297 A KR1020120059297 A KR 1020120059297A KR 20120059297 A KR20120059297 A KR 20120059297A KR 20130135588 A KR20130135588 A KR 20130135588A
- Authority
- KR
- South Korea
- Prior art keywords
- level
- signal
- voltage
- delay
- power tracking
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 230000004044 response Effects 0.000 claims abstract description 27
- 230000004913 activation Effects 0.000 claims abstract description 18
- 230000003111 delayed effect Effects 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims description 53
- 230000007704 transition Effects 0.000 claims description 16
- 230000003213 activating effect Effects 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims 14
- 230000001934 delay Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 12
- 101100522356 Kluyveromyces lactis (strain ATCC 8585 / CBS 2359 / DSM 70799 / NBRC 1267 / NRRL Y-1140 / WM37) PUL1 gene Proteins 0.000 description 6
- 101100522357 Kluyveromyces lactis (strain ATCC 8585 / CBS 2359 / DSM 70799 / NBRC 1267 / NRRL Y-1140 / WM37) PUL2 gene Proteins 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 102000012677 DET1 Human genes 0.000 description 2
- 101150113651 DET1 gene Proteins 0.000 description 2
- 101100154785 Mus musculus Tulp2 gene Proteins 0.000 description 2
- 230000000415 inactivating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/66—Regulating electric power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
파워 트래킹 회로는 전압 감지부, 제 1 펄스 생성부, 제 1 지연부, 셋 신호 생성부, 제 2 펄스 생성부, 제 2 지연부, 리셋 신호 생성부 및 래치부를 포함한다. 상기 전압 감지부는 기준 전압을 기준으로 외부 전압의 레벨을 감지하여 감지 신호를 생성한다. 상기 제 1 펄스 생성부는 상기 감지 신호의 레벨이 제 1 레벨에서 제 2 레벨로 천이할 때 제 1 펄스 신호를 생성한다. 상기 제 1 지연부는 상기 제 1 펄스 신호를 제 1 소정 시간 지연시킨다. 상기 셋 신호 생성부는 지연된 상기 제 1 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 2 레벨을 유지하고 있는 경우 셋 신호를 활성화시킨다. 상기 제 2 펄스 생성부는 상기 감지 신호의 레벨이 상기 제 2 레벨에서 상기 제 1 레벨로 천이할 때 제 2 펄스 신호를 생성한다. 상기 제 2 지연부는 상기 제 2 펄스 신호를 제 2 소정 시간 지연시킨다. 상기 리셋 신호 생성부는 지연된 상기 제 2 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 1 레벨을 유지하고 있는 경우 리셋 신호를 활성화시킨다. 상기 래치부는 상기 셋 신호에 응답하여 파워 트래킹 신호를 활성화시키고, 상기 리셋 신호에 응답하여 상기 파워 트래킹 신호를 비활성화시킨다.
Description
본 발명은 반도체 집적 회로에 관한 것으로, 더 상세하게는 파워 트래킹 회로 및 이를 포함하는 반도체 장치에 관한 것이다.
반도체 장치는 외부 전원으로부터 파워를 인가 받아 이를 내부 회로를 구동하는 데에 사용한다. 따라서, 반도체 장치로부터 안정적이고 신뢰성있는 결과를 얻기 위해서는 안정적인 외부 전압을 제공하는 것이 매우 중요하다.
도 1은 인가되는 외부 전압(VDD) 레벨의 변동에 따라 반도체 장치에 페일(fail)이 발생하는 상황을 나타낸 도면이다.
A의 경우에는 외부 전압(VDD) 레벨이 다소 하락하였으나, 반도체 장치의 동작에 영향을 미치는 수준이 아니므로 전체 반도체 장치는 정상 동작을 하게 된다. B의 경우에도 외부 전압(VDD) 레벨이 급격하게 큰 레벨 하였으나 빠르게 복구되었기 때문에, 전체 반도체 장치는 정상 동작을 하게 된다.
반면 C의 경우에는 외부 전압(VDD)레벨이 큰 레벨 하락하였고 장 시간 떨어진 레벨을 유지하고 있기 때문에, 전체 반도체 장치의 동작 오류가 발생할 가능성이 있다.
일반적으로, 반도체 장치의 전압 생성 블록에서는 전압의 변화를 감지하고 그 결과를 피드백하여 일정한 전압을 생성할 수 있도록 한다. 예컨대, 외부 전압이 변동하여 일정 기준 전압 이하로 내부 전압이 떨어진 경우, 이를 감지하여 다시 내부 전압을 회복할 수 있도록 하는 전압 감지 회로를 구비한다.
그러나, 이러한 전압 감지 회로에 의하면, 도 1의 B의 경우처럼 급격하게 떨어진 전압 레벨이 빠르게 복구되었을 경우에도 불필요하게 반응하게 되므로, 이것은 오히려 반도체 장치의 동작을 복잡하게 만들고 동작에 오류를 야기하는 원인이 될 수 있다.
본 발명은 반도체 장치의 저전력 환경을 감지할 수 있는 파워 트래킹 회로를 제공한다.
본 발명의 일 실시예에 따른 파워 트래킹 회로는 외부 전압 레벨이 소정 시간 이상으로 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 경우, 상기 외부 전압 레벨이 상기 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 기간에 대응하는 기간 동안 파워 트래킹 신호를 활성화시킨다.
본 발명의 일 실시예에 따른 파워 트래킹 회로는 외부 전압 레벨이 소정 시간 이상으로 고전력 모드 기준 전압 레벨보다 높은 전압 레벨을 유지하는 경우, 상기 외부 전압 레벨이 상기 고전력 모드 기준 전압 레벨보다 높은 전압 레벨을 유지하는 기간에 대응하는 기간 동안 파워 트래킹 신호를 활성화시킨다.
본 발명의 일 실시예에 따른 파워 트래킹 회로는 기준 전압을 기준으로 외부 전압의 레벨을 감지하여 감지 신호를 생성하는 전압 감지부; 상기 감지 신호의 레벨이 제 1 레벨에서 제 2 레벨로 천이할 때 제 1 펄스 신호를 생성하는 제 1 펄스 생성부; 상기 제 1 펄스 신호를 제 1 소정 시간 지연시키는 제 1 지연부; 지연된 상기 제 1 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 2 레벨을 유지하고 있는 경우 셋 신호를 활성화시키는 셋 신호 생성부; 상기 감지 신호의 레벨이 상기 제 2 레벨에서 상기 제 1 레벨로 천이할 때 제 2 펄스 신호를 생성하는 제 2 펄스 생성부; 상기 제 2 펄스 신호를 제 2 소정 시간 지연시키는 제 2 지연부; 지연된 상기 제 2 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 1 레벨을 유지하고 있는 경우 리셋 신호를 활성화시키는 리셋 신호 생성부; 및 상기 셋 신호에 응답하여 파워 트래킹 신호를 활성화시키고, 상기 리셋 신호에 응답하여 상기 파워 트래킹 신호를 비활성화시키는 래치부를 포함한다.
본 발명의 일 실시예에 따른 반도체 장치는 외부 전압 레벨이 소정 시간 이상으로 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 경우, 상기 외부 전압 레벨이 상기 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 기간에 대응하는 기간 동안 파워 트래킹 신호를 활성화시키는 파워 트래킹 회로; 및 입력 신호를 수신하고, 인에이블 신호가 활성화되었을 때 상기 데이터에 응답하여 상기 외부 전압을 구동하여 출력 신호를 생성하는 리피터를 포함하고, 상기 리피터는 상기 외부 전압을 구동하여 상기 출력 신호를 생성할 때, 상기 파워 트래킹 신호가 활성화되면 상기 외부 전압 구동력을 증가시킨다.
본 발명의 일 실시예에 따른 반도체 장치는 외부 전압 레벨이 소정 시간 이상으로 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 경우, 상기 외부 전압 레벨이 상기 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 기간에 대응하는 기간 동안 파워 트래킹 신호를 활성화시키는 파워 트래킹 회로; 및 디엘엘(DLL) 클럭을 모델 지연 값만큼 지연시킨 피드백 클럭 및 외부 클럭의 위상을 비교하고, 상기 위상 차이에 대응하여 상기 외부 클럭을 지연시켜 디엘엘 클럭을 생성하는 지연 고정 루프를 포함하고, 상기 지연 고정 루프는 상기 파워 트래킹 신호가 활성화된 경우, 상기 피드백 클럭과 상기 외부 클럭의 위상 차이를 비교하는 업데이트 주기를 더 빠르게 가져간다.
본 발명의 일 실시예에 따른 반도체 장치는 외부 전압 레벨이 소정 시간 이상으로 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 경우, 상기 외부 전압 레벨이 상기 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 기간에 대응하는 기간 동안 파워 트래킹 신호를 활성화시키는 파워 트래킹 회로; 및 일정 주기로 인가되는 위상 검출 신호에 응답하여 외부 클럭을 소정 지연 단위로 지연시켜 디엘엘 클럭을 생성하는 가변 지연부, 상기 디엘엘 클럭을 모델 지연 값만큼 지연시켜 피드백 클럭을 생성하는 지연 모델부 및 상기 일정 주기로 상기 피드백 클럭과 상기 외부 클럭의 위상을 비교하여 그 비교 결과에 따라 상기 위상 검출 신호를 생성하는 위상 비교부를 포함하는 지연 고정 루프를 포함하고, 상기 가변 지연부는 상기 파워 트래킹 신호가 활성화된 경우, 상기 소정 지연 단위의 지연량을 더 크게 가져간다.
본 기술에 의하면 저전력 환경에서도 정상적인 반도체 장치의 동작이 가능하다.
도 1은 종래의 외부 전압 레벨의 변동에 따라 페일이 발생하는 상황을 나타낸 도면,
도 2는 본 발명의 실시예에 따른 파워 트래킹 회로를 나타낸 블록도,
도 3은 도 2의 파워 트래킹 회로의 일 실시예에 따른 파형도,
도 4a 및 도 4b는 각각 도3의 실시예에 따른 셋 신호 생성부 및 리셋 신호 생성부를 나타낸 회로도,
도 5는 도 2의 파워 트래킹 회로의 일 실시예에 따른 파형도,
도 6a 및 도 6b는 각각 도5의 실시예에 따른 셋 신호 생성부 및 리셋 신호 생성부를 나타낸 회로도,
도 7은 도 2의 파워 트래킹 회로를 포함하는 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 도면,
도 8은 도 2의 파워 트래킹 회로를 포함하는 본 발명의 다른 실시예에 따른 반도체 장치를 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 파워 트래킹 회로를 나타낸 블록도,
도 3은 도 2의 파워 트래킹 회로의 일 실시예에 따른 파형도,
도 4a 및 도 4b는 각각 도3의 실시예에 따른 셋 신호 생성부 및 리셋 신호 생성부를 나타낸 회로도,
도 5는 도 2의 파워 트래킹 회로의 일 실시예에 따른 파형도,
도 6a 및 도 6b는 각각 도5의 실시예에 따른 셋 신호 생성부 및 리셋 신호 생성부를 나타낸 회로도,
도 7은 도 2의 파워 트래킹 회로를 포함하는 본 발명의 일 실시예에 따른 반도체 장치를 나타낸 도면,
도 8은 도 2의 파워 트래킹 회로를 포함하는 본 발명의 다른 실시예에 따른 반도체 장치를 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 파워 트래킹 회로를 나타낸 블록도이다.
상기 파워 트래킹 회로는 전압 감지부(1), 제 1 및 제 2 펄스 생성부(2_1, 2_2), 제 1 및 제 2 지연부(3_1, 3_2), 셋 신호 생성부(4_1), 리셋 신호 생성부(4_2) 및 래치부(5)를 포함한다.
상기 전압 감지부(1)는 기준 전압(미도시)을 기준으로 외부 전압(VDD)의 레벨을 감지하여 감지 신호(DET)를 생성한다.
상기 제 1 펄스 생성부(2_1)는 상기 감지 신호(DET)의 레벨이 제 1 레벨에서 제 2 레벨로 천이할 때 제 1 펄스 신호(PUL1)를 생성한다.
상기 제 1 지연부(3_1)는 상기 제 1 펄스 신호(PUL1)를 제 1 소정 시간 지연시켜 제 1 지연 펄스 신호(PUL_D1)로 출력한다.
상기 셋 신호 생성부(4_1)는 상기 제 1 지연 펄스 신호(PUL_D1)의 활성화 타이밍에 상기 감지 신호(DET)가 상기 제 2 레벨을 유지하고 있는 경우 셋 신호(SET)를 활성화시킨다.
상기 제 2 펄스 생성부(2_2)는 상기 감지 신호(DET)의 레벨이 상기 제 2 레벨에서 상기 제 1 레벨로 천이할 때 제 2 펄스 신호(PUL2)를 생성한다.
상기 제 2 지연부(3_2)는 상기 제 2 펄스 신호(PUL2)를 제 2 소정 시간 지연시켜 제 2 지연 펄스 신호(PUL_D2)로 출력한다.
상기 리셋 신호 생성부(4_2)는 상기 제 2 지연 펄스 신호(PUL_D2)의 활성화 타이밍에 상기 감지 신호(DET)가 상기 제 1 레벨을 유지하고 있는 경우 리셋 신호(RESET)를 활성화시킨다.
상기 래치부(5)는 상기 셋 신호(SET)에 응답하여 파워 트래킹 신호(PTRACK)를 활성화시키고, 상기 리셋 신호(RESET)에 응답하여 상기 파워 트래킹 신호(PTRACK)를 비활성화시킨다.
도 2에 도시된 파워 트래킹 회로는 일 실시예로써 외부 전압(VDD)레벨이 저전력 모드 기준 전압보다 낮은 전압 레벨을 소정 시간 유지하는 경우 상기 파워 트래킹 신호(PTRACK)를 활성화시키도록 설계될 수 있다. 또한, 일 실시예로써 외부 전압(VDD)레벨이 고전력 모드 기준 전압보다 높은 전압 레벨을 소정 시간 유지하는 경우 상기 파워 트래킹 신호(PTRACK)를 활성화시키도록 설계될 수 있다.
즉, 본 발명의 실시예에 따른 파워 트래킹 회로는 외부 전압(VDD)레벨이 일정하게 유지되지 않고, 낮거나 또는 높은 레벨을 유지하는 등 불안정한 전압 레벨을 계속하여 제공하는 경우 이를 추적할 수 있도록 하는 특징이 있다.
도 3은 도 2의 일 실시예로써, 외부 전압(VDD)레벨이 저전력 모드 기준 전압보다 낮은 전압 레벨을 소정 시간 유지하는 경우, 이를 추적할 수 있는 파워 트래킹 회로의 동작 파형도이다.
외부 전압(VDD)은 정상 레벨을 일정하게 유지하다가, 외부 변수 등에 의해 급격하게 떨어졌다가 빠른 시간 내에 다시 정상 레벨을 회복하였다(D). 이후 한번 더 외부 전압(VDD)이 떨어졌다가 비교적 장 시간이 경과한 다음 정상 레벨을 회복하였다(E). 외부 전압(VDD)이 이와 같이 변화하는 경우의 본 발명의 실시예에 따른 파워 트래킹 회로의 동작을 설명하면 다음과 같다.
상기 전압 감지부(1)는 저전력 모드 기준 전압보다 상기 외부 전압(VDD) 레벨이 높은 경우에는 제 1 레벨(본 실시예에서는 하이 레벨)의 감지 신호(DET)를 생성하다가, 상기 저전력 모드 기준 전압보다 상기 외부 전압(VDD) 레벨이 떨어진 경우에는 제 2 레벨(본 실시예에서는 로우 레벨)의 상기 감지 신호(DET)를 생성한다.
이때, 제 1 펄스 생성부(2_1)는 상기 감지 신호(DET)가 하이 레벨에서 로우 레벨로 천이하는 시점에 활성화되는 제 1 펄스 신호(PUL1)를 생성하고, 상기 제 1 펄스 신호(PUL1)는 상기 제 1 지연부(3_1)에 의해 제 1 소정 시간 지연되어 제 1 지연 펄스 신호(PUL_D1)로 출력된다.
반면 제 2 펄스 생성부(2_2)는 상기 감지 신호(DET)가 로우 레벨에서 하이 레벨로 천이하는 시점에 활성화되는 제 2 펄스 신호(PUL2)를 생성하고, 상기 제 2 펄스 신호(PUL2)는 상기 제 2 지연부(3_2)에 의해 제 2 소정 시간 지연되어 제 2 지연 펄스 신호(PUL_D2)로 출력된다. 이때, 상기 제 1 및 제 2 펄스 생성부(2_1, 2_2)는 일반적인 펄스 발생기로 구현될 수 있다.
상기 셋 신호 생성부(4_1)는 상기 제 1 지연 펄스 신호(PUL_D1)의 활성화 시점에 상기 감지 신호(DET1)가 계속하여 로우 레벨을 유지하고 있는 경우 셋 신호(SET)를 활성화 시킨다. 즉, 외부 전압(VDD)레벨이 급격하게 떨어진 후 바로 회복되는 경우에는 셋 신호(SET)가 활성화되지 않지만, 제 1 소정 기간이 경과하도록 회복되지 않는 경우에는 상기 셋 신호(SET)가 활성화된다.
따라서, D의 경우에는 셋 신호(SET)가 활성화되지 않지만, E의 경우에는 셋 신호(SET)가 활성화된다.
구체적으로, 상기 셋 신호 생성부(4_1)는 도 4a에 도시된 것과 같이 구현될 수 있다.
도 4a의 셋 신호 생성부(4_1)는 제 1 인버터(IV1) 및 제 1 앤드 게이트(AD1)를 포함한다.
상기 제 1 인버터(IV1)는 상기 감지 신호(DET)를 반전시키고, 상기 제 1 앤드 게이트(AD1)는 제 1 지연 펄스 신호(PUL_D1) 및 상기 반전된 감지 신호(DET)를 수신하여 셋 신호(SET)를 출력한다. 따라서, 상기 제 1 지연 펄스 신호(PUL_D1)가 활성화되었을 때, 상기 감지 신호(DET)가 로우 레벨을 유지하고 있다면 셋 신호(SET)를 활성화시킨다.
상기 래치부(5)는 상기 셋 신호(SET)에 의해 파워 트래킹 신호(PTRACK)를 활성화시킨다. 상기 래치부(5)는 예컨대 SR 래치 등으로 구성될 수 있다. 상기 D의 경우에는 셋 신호(SET)가 활성화되지 않기 때문에 파워 트래킹 신호(PTRACK)가 활성화되지 않으나, 상기 E의 경우에는 셋 신호(SET)가 활성화되므로 상기 파워 트래킹 싱호(PTRACK)가 활성화된다.
래치부(5)는 셋 신호(SET)에 의해 활성화된 상기 파워 트래킹 신호(PTRACK)를 생성한 이후에, 활성화된 리셋 신호(RESET)가 인가되면 상기 파워 트래킹 신호(PTRACK)를 다시 비활성화시킨다.
상기 리셋 신호 생성부(RESET)는 상기 제 2 지연 펄스 신호(PUL_D2)의 활성화 타이밍에 상기 감지 신호(DET)가 계속하여 하이 레벨을 유지하고 있는 경우 리셋 신호(RESET)를 활성화시킨다. 즉, 외부 전압(VDD)레벨이 정상 레벨을 회복한 이후 후 바로 다시 떨어지는 경우에는 리셋 신호(RESET)가 활성화되지 않지만, 제 2 소정 기간이 경과하도록 떨어지지 않고 정상 레벨을 유지하는 경우에는 상기 리셋 신호(RESET)가 활성화된다. D와 E의 경우 모두, 제 2 지연 펄스 신호(PUL_D2)의 활성화 타이밍에 상기 감지 신호(DET)가 하이 레벨을 유지하고 있으므로, 활성화된 리셋 신호(RESET)를 생성하게 된다. 이때, 제 1 및 제 2 소정 기간은 반도체의 사양에 따라 설계자가 적정한 값으로 설정할 수 있다.
구체적으로, 상기 리셋 신호 생성부(4_2)는 도 4b에 도시된 것과 같이 구현될 수 있다.
도 4b의 리셋 신호 생성부(4_2)는 제 2 앤드 게이트(AD2)를 포함한다.
상기 제 2 앤드 게이트(AD2)는 제 2 지연 펄스 신호(PUL_D2) 및 상기 감지 신호(DET)를 수신하여 리셋 신호(RESET)를 출력한다. 따라서, 상기 제 2 지연 펄스 신호(PUL_D2)가 활성화되었을 때, 상기 감지 신호(DET)가 하이 레벨을 유지하고 있다면 리셋 신호(RESET)를 활성화시킨다.
결과적으로, D의 경우에는 셋 신호(SET)에 의해 상기 래치부(5)가 활성화되지 않았기 때문에, 활성화된 상기 리셋 신호(RESET)가 인가되더라도 상기 래치부(5)의 동작에는 영향이 없다. 반면 E의 경우에는 셋 신호(SET)에 의해 상기 래치부(5)가 활성화되었기 때문에, 활성화된 상기 리셋 신호(RESET)가 인가되면 다시 상기 파워 트래킹 신호(PTRACK)를 비활성화시키게 된다.
따라서, 외부 전압(VDD)레벨이 비교적 장 시간 동안 저전력으로 공급되는 경우, 이를 감지하는 파워 트래킹 신호(PTRACK)를 활성화시킬 수 있다. 상기 파워 트래킹 신호(PTRACK)를 반도체 장치의 적소에 사용함으로써, 저전력 모드로 인한 반도체 장치의 오동작을 방지할 수 있다.
도 5은 도 2의 일 실시예로써, 외부 전압(VDD)레벨이 고전력 모드 기준 전압보다 높은 전압 레벨을 소정 시간 유지하는 경우, 이를 추적할 수 있는 파워 트래킹 회로의 동작 파형도이다.
외부 전압(VDD)은 정상 레벨을 일정하게 유지하다가, 외부 변수 등에 의해 급격하게 상승하였다가 빠른 시간 내에 다시 정상 레벨을 회복하였다(F). 이후 한번 더 외부 전압(VDD)이 상승하였다가 비교적 장 시간이 경과한 다음 정상 레벨을 회복하였다(G). 외부 전압(VDD)이 이와 같이 변화하는 경우의 본 발명의 실시예에 따른 파워 트래킹 회로의 동작을 설명하면 다음과 같다.
상기 전압 감지부(1)는 고전력 모드 기준 전압보다 상기 외부 전압(VDD) 레벨이 낮은 경우에는 제 1 레벨(본 실시예에서는 로우 레벨)의 감지 신호(DET)를 생성하다가, 상기 고전력 모드 기준 전압보다 상기 외부 전압(VDD) 레벨이 상승한 경우에는 제 2 레벨(본 실시예에서는 하이 레벨)의 상기 감지 신호(DET)를 생성한다.
이때, 제 1 펄스 생성부(2_1)는 상기 감지 신호(DET)가 로우 레벨에서 하이 레벨로 천이하는 시점에 활성화되는 제 1 펄스 신호(PUL1)를 생성하고, 상기 제 1 펄스 신호(PUL1)는 상기 제 1 지연부(3_1)에 의해 제 1 소정 시간 지연되어 제 1 지연 펄스 신호(PUL_D1)로 출력된다.
반면 제 2 펄스 생성부(2_2)는 상기 감지 신호(DET)가 하이 레벨에서 로우 레벨로 천이하는 시점에 활성화되는 제 2 펄스 신호(PUL2)를 생성하고, 상기 제 2 펄스 신호(PUL2)는 상기 제 2 지연부(3_2)에 의해 제 2 소정 시간 지연되어 제 2 지연 펄스 신호(PUL_D2)로 출력된다. 이때, 상기 제 1 및 제 2 펄스 생성부(2_1, 2_2)는 일반적인 펄스 발생기로 구현될 수 있다.
상기 셋 신호 생성부(4_1)는 상기 제 1 지연 펄스 신호(PUL_D1)의 활성화 시점에 상기 감지 신호(DET1)가 계속하여 하이 레벨을 유지하고 있는 경우 셋 신호(SET)를 활성화 시킨다. 즉, 외부 전압(VDD)레벨이 급격하게 상승한 이후 바로 회복되는 경우에는 셋 신호(SET)가 활성화되지 않지만, 제 1 소정 기간이 경과하도록 회복되지 않는 경우에는 상기 셋 신호(SET)가 활성화된다.
따라서, F의 경우에는 셋 신호(SET)가 활성화되지 않지만, G의 경우에는 셋 신호(SET)가 활성화된다.
구체적으로, 상기 셋 신호 생성부(4_1)는 도 6a에 도시된 것과 같이 구현될 수 있다.
도 6a의 셋 신호 생성부(4_1)는 제 3 앤드 게이트(AD3)를 포함한다.
상기 제 3 앤드 게이트(AD3)는 제 1 지연 펄스 신호(PUL_D1) 및 상기 감지 신호(DET)를 수신하여 셋 신호(SET)를 출력한다. 따라서, 상기 제 1 지연 펄스 신호(PUL_D1)가 활성화되었을 때, 상기 감지 신호(DET)가 하이 레벨을 유지하고 있다면 상기 셋 신호(SET)를 활성화시킨다.
상기 래치부(5)는 상기 셋 신호(SET)에 의해 파워 트래킹 신호(PTRACK)를 활성화시킨다. 상기 래치부(5)는 예컨대 SR 래치 등으로 구성될 수 있다. 상기 F의 경우에는 셋 신호(SET)가 활성화되지 않기 때문에 파워 트래킹 신호(PTRACK)가 활성화되지 않으나, 상기 G의 경우에는 셋 신호(SET)가 활성화되므로 상기 파워 트래킹 싱호(PTRACK)가 활성화된다.
래치부(5)는 셋 신호(SET)에 의해 활성화된 상기 파워 트래킹 신호(PTRACK)를 생성한 이후에, 활성화된 리셋 신호(RESET)가 인가되면 상기 파워 트래킹 신호(PTRACK)를 다시 비활성화시킨다.
상기 리셋 신호 생성부(RESET)는 상기 제 2 지연 펄스 신호(PUL_D2)의 활성화 타이밍에 상기 감지 신호(DET)가 계속하여 로우 레벨을 유지하고 있는 경우 리셋 신호(RESET)를 활성화시킨다. 즉, 외부 전압(VDD)레벨이 정상 레벨을 회복한 이후 후 바로 다시 상승하는 경우에는 리셋 신호(RESET)가 활성화되지 않지만, 제 2 소정 기간이 경과하도록 상승하지 않고 정상 레벨을 유지하는 경우에는 상기 리셋 신호(RESET)가 활성화된다. F와 G의 경우 모두, 제 2 지연 펄스 신호(PUL_D2)의 활성화 타이밍에 상기 감지 신호(DET)가 로우 레벨을 유지하고 있으므로, 활성화된 리셋 신호(RESET)를 생성하게 된다. 이때, 제 1 및 제 2 소정 기간은 반도체의 사양에 따라 설계자가 적정한 값으로 설정할 수 있다.
구체적으로, 상기 리셋 신호 생성부(4_2)는 도 6b에 도시된 것과 같이 구현될 수 있다.
도 6b의 리셋 신호 생성부(4_2)는 제 2 인버터(IV2) 및 제 4 앤드 게이트(AD4)를 포함한다.
상기 제 2 인버터(IV2)는 상기 감지 신호(DET)를 반전시키고, 상기 제 4 앤드 게이트(AD4)는 제 2 지연 펄스 신호(PUL_D2) 및 상기 반전된 감지 신호(DET)를 수신하여 리셋 신호(RESET)를 출력한다. 따라서, 상기 제 2 지연 펄스 신호(PUL_D2)가 활성화되었을 때, 상기 감지 신호(DET)가 로우 레벨을 유지하고 있다면 리셋 신호(RESET)를 활성화시킨다.
결과적으로, F의 경우에는 셋 신호(SET)에 의해 상기 래치부(5)가 활성화되지 않았기 때문에, 활성화된 상기 리셋 신호(RESET)가 인가되더라도 상기 래치부(5)의 동작에는 영향이 없다. 반면 G의 경우에는 셋 신호(SET)에 의해 상기 래치부(5)가 활성화되었기 때문에, 활성화된 상기 리셋 신호(RESET)가 인가되면 다시 상기 파워 트래킹 신호(PTRACK)를 비활성화시키게 된다.
따라서, 외부 전압(VDD)레벨이 비교적 장 시간 동안 고전력으로 공급되는 경우, 이를 감지하는 파워 트래킹 신호(PTRACK)를 활성화시킬 수 있다. 상기 파워 트래킹 신호(PTRACK)를 반도체 장치의 적소에 사용함으로써, 고전력 모드로 인한 반도체 장치의 오동작을 방지할 수 있다.
도 7은 저전력 모드를 감지하는 상기 파워 트래킹 회로를 리피터에 사용하는 반도체 장치의 일 실시예를 나타내는 회로도이다.
일반적인 리피터는 데이터 또는 클럭 등의 신호를 전송하거나 출력하는 데에 사용되는 것으로, 외부 전압으로 출력 신호를 구동하게 된다. 따라서, 외부 전압이 저전력 모드로 공급되는 경우에는 정상적인 출력 신호의 구동이 어렵게 되므로 정상적인 신호의 전달이 이뤄지지 않게 되고, 이는 전체 반도체 장치의 오동작을 야기한다.
도 7의 실시예에 따른 반도체 장치는 본 발명의 실시예에 따라 저전력 모드를 감지하는 파워 트래킹 회로(10) 및 리피터(20)를 포함한다.
상기 파워 트래킹 회로(10)는 앞서 설명한 바와 같이, 외부 전압(VDD) 레벨이 소정 시간 이상으로 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 경우, 대응하는 기간 동안 파워 트래킹 신호(PTRACK)를 활성화시킨다. 따라서, 회로가 저전력 모드로 동작하는 기간을 감지할 수 있다.
상기 리피터(20)는 인에이블 신호(EN)가 활성화되었을 때 상기 입력 신호(DATA, DATAB)에 응답하여 상기 외부 전압(VDD)을 구동하여 출력 신호(DOUT)를 생성함에 있어서, 상기 파워 트래킹 신호(PTRACK)가 활성화되면 상기 외부 전압(VDD) 구동력을 증가시키는 것을 특징으로 한다. 이때, 상기 인에이블 신호(EN)는 상기 리피터(20)의 인에이블을 결정하기 위하여 외부 또는 반도체 장치 내부에서 제공되는 신호이다.
구체적으로 상기 리피터(20)는 추가 인에이블 신호 생성부(21), 노멀 드라이버(22) 및 추가 드라이버(23)를 포함한다.
상기 추가 인에이블 신호 생성부(21)는 상기 파워 트래킹 신호(PTRACK) 및 상기 인에이블 신호(EN)가 모두 활성화되었을 때 추가 인에이블 신호(PEN)를 활성화시킨다. 즉, 리피터(20)가 인에이블 되었을 때, 저전력 모드로 동작을 하는 경우라면 추가 인에이블 신호(PEN)를 활성화시킨다.
구체적으로 상기 추가 인에이블 신호 생성부(21)는 상기 파워 트래킹 신호(PTRACK) 및 상기 인에이블 신호(EN)을 수신하는 제 1 낸드 게이트(ND1) 및 상기 제 1 낸드 게이트(ND1)의 출력을 반전시키는 제 3 인버터(IV3)를 포함할 수 있다.
상기 노멀 드라이버(22)는 상기 인에이블 신호(EN)가 활성화되었을 때, 상기 입력 신호(DATA, DATAB)에 응답하여 상기 외부 전압(VDD)을 구동함으로써 상기 출력 신호(DOUT)를 생성한다. 본 실시예에서는 입력 신호로서 제 1 데이터(DATA) 및 상기 제 1 데이터의 반전 레벨인 제 2 데이터(DATAB)를 수신하고, 출력 신호로서 출력 데이터를 송신한다.
구체적으로, 상기 노멀 드라이버(22)는 제 3 및 제 4 낸드 게이트(ND3, ND4), 제 4 인버터(IV4), 제 1 피모스 트랜지스터(P1) 및 제 1 엔모스 트랜지스터(N1)를 포함한다.
상기 제 3 낸드 게이트(ND3)는 인에이블 신호(EN) 및 제 1 데이터(DATA)를 수신한다.
상기 제 1 피모스 트랜지스터(P1)는 상기 제 3 낸드 게이트(ND3)의 출력 신호를 수신하여 외부 전압(VDD)을 구동함으로써 출력 데이터(DOUT)을 생성한다.
상기 제 4 낸드 게이트(ND4)는 인에이블 신호(EN) 및 제 2 데이터(DATAB)를 수신한다.
상기 제 4 인버터(IV4)는 상기 제 4 낸드 게이트(ND4)의 출력 신호를 반전시킨다.
상기 제 1 엔모스 트랜지스터(N1)는 상기 제 4 인버터(IV4)의 출력 신호를 수신하여 상기 출력 데이터(DOUT)를 접지 전압(VSS) 레벨로 디스차지시킨다.
즉, 하이 레벨의 제 1 데이터(DATA) 및 로우 레벨의 제 2 데이터(DATAB)를 입력받은 경우 하이 레벨의 출력 데이터(DOUT)를 출력하고, 로우 레벨의 제 1 레이터(DATA) 및 하이 레벨의 제 2 데이터(DATAB)를 입력받은 경우 로우 레벨의 출력 데이터(DOUT)를 출력한다.
상기 추가 드라이버(23)는 상기 추가 인에이블 신호(PEN)가 활성화되었을 때, 상기 입력 신호(DATA, DATAB)에 응답하여 상기 외부 전압(VDD)을 추가적으로 구동함으로써 상기 출력 신호(DOUT)를 생성한다.
구체적으로, 상기 추가 드라이버(23)는 제 2 및 제 5 낸드 게이트(ND2, ND5), 제 5 인버터(IV5), 제 2 피모스 트랜지스터(P2) 및 제 2 엔모스 트랜지스터(N2)를 포함한다.
상기 제 2 낸드 게이트(ND2)는 추가 인에이블 신호(PEN) 및 제 1 데이터(DATA)를 수신한다.
상기 제 2 피모스 트랜지스터(P2)는 상기 제 2 낸드 게이트(ND2)의 출력 신호를 수신하여 외부 전압(VDD)을 구동함으로써 출력 데이터(DOUT)을 생성한다.
상기 제 5 낸드 게이트(ND5)는 추가 인에이블 신호(PEN) 및 제 2 데이터(DATAB)를 수신한다.
상기 제 5 인버터(IV5)는 상기 제 5 낸드 게이트(ND5)의 출력 신호를 반전시킨다.
상기 제 2 엔모스 트랜지스터(N2)는 상기 제 5 인버터(IV5)의 출력 신호를 수신하여 상기 출력 데이터(DOUT)를 접지 전압(VSS) 레벨로 디스차지시킨다.
즉, 본 발명의 실시예에 따른 리피터는, 노멀 모드 시에는 노멀 드라이버(22)만 구동하여 입력 신호를 전송하지만, 저전력 모드 시에는 상기 노멀 드라이버(22)와 함께 추가 드라이버(23)도 구동하여 입력 신호를 전송한다. 따라서, 저전력 모드 시 발생할 수 있는 데이터 손실을 방지하고 반도체 장치가 정상적으로 동작하도록 할 수 있다.
도 8은 저전력 모드를 감지하는 상기 파워 트래킹 회로를 지연 고정 루프(Delay Locked Loop)에 사용하는 반도체 장치의 일 실시예를 나타내는 회로도이다.
반도체 장치는 동작 타이밍을 맞추고 에러(error)없이 보다 빠른 동작을 보장하기 위해 클럭 동기 시스템에 의하여 작동한다. 이때 외부 클럭을 반도체 장치 내부에서 사용하면 출력되는 데이터에 내부 회로에 의한 시간 지연(clock skew)이 발생한다. 따라서 지연 고정 루프를 두어 반도체 장치의 내부 회로, 즉 데이터가 출력되는 경로의 지연량을 모델링한 모델 지연 값을 보상시킨 디엘엘(DLL) 클럭을 생성한다. 반도체 장치 내부에서는 상기 디엘엘 클럭을 사용함으로써, 데이터를 외부 클럭에 동기하여 외부로 출력할 수 있다.
일반적인 지연 고정 루프는 일정 주기로 인가되는 위상 검출 신호에 응답하여 상기 외부 클럭을 소정 지연 단위로 지연시켜 상기 디엘엘 클럭을 생성하는 가변 지연부, 상기 디엘엘 클럭을 상기 모델 지연 값만큼 지연시켜 상기 피드백 클럭을 생성하는 지연 모델부 및 상기 일정 주기로 상기 피드백 클럭과 상기 외부 클럭의 위상을 비교하여 그 비교 결과에 따라 상기 위상 검출 신호를 생성하는 위상 비교부를 포함한다. 즉, 일정 주기로 상기 외부 클럭과 상기 피드백 클럭의 위상을 비교한 결과에 따라 상기 외부 클럭을 지연시켜 디엘엘 클럭을 생성한다.
이때, 반도체 장치가 노멀 모드에서 저전력 모드로 동작하게 된다면, 전체 반도체 회로의 지연량이 변화하게 된다. 따라서 이러한 변화를 빠르게 지연 고정 루프에 반영시키지 못하면, 반도체 장치가 외부 장치와 정확하게 동기되어 동작할 수 없게 된다.
도 8의 실시예에 따른 반도체 장치는 본 발명의 실시예에 따라 저전력 모드를 감지하는 파워 트래킹 회로(10) 및 지연 고정 루프(30)를 포함한다.
상기 파워 트래킹 회로(10)는 앞서 설명한 바와 같이, 외부 전압(VDD) 레벨이 소정 시간 이상으로 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 경우, 대응하는 기간 동안 파워 트래킹 신호(PTRACK)를 활성화시킨다. 따라서, 회로가 저전력 모드로 동작하는 기간을 감지할 수 있다.
상기 지연 고정 루프(30)는 가변 지연부(31), 지연 모델부(32) 및 위상 비교부(33)를 포함한다.
상기 가변 지연부(31)는 일정 주기로 인가되는 위상 검출 신호(PDET)에 응답하여 외부 클럭(EXTCLK)을 소정 지연 단위로 지연시켜 디엘엘 클럭(DLLCLK)을 생성한다. 이때, 상기 파워 트래킹 신호(PTRACK)가 활성화된 경우, 상기 소정 지연 단위 지연량을 더 크게 가져갈 수 있다. 이로써, 저전력 모드에서 빠르게 반도체 장치를 외부 장치와 정확하게 동기시킬 수 있는 디엘엘 클럭(DLLCLK)을 생성할 수 있다.
상기 지연 모델부(32)는 상기 디엘엘 클럭(DLLCLK)을 모델 지연 값만큼 지연시켜 피드백 클럭(FBCLK)을 생성한다.
상기 위상 비교부(33)는 상기 일정 주기로 상기 피드백 클럭(FBCLK)과 상기 외부 클럭(EXTCLK)의 위상을 비교하여 그 비교 결과에 따라 상기 위상 검출 신호(PDET)를 생성한다. 이때, 상기 파워 트래킹 신호(PRACK)가 활성화된 경우, 상기 피드백 클럭(FBCLK)과 상기 외부 클럭(EXTCLK)의 위상 차이를 비교하는 상기 주기를 더 빠르게 가져간다. 이로써, 저전력 모드에서 빠르게 반도체 장치를 외부 장치와 정확하게 동기시킬 수 있는 디엘엘 클럭(DLLCLK)을 생성할 수 있다.
즉, 본 발명의 실시예에 따른 지연 고정 루프는, 노멀 모드 시 지연 고정 루프가 정상적으로 동작하도록 하다가, 저전력 모드로 감지되면 상기 노멀 모드 시 보다 신속하게 상기 지연 고정 루프가 동작하도록 한다. 따라서, 저전력 모드 시 발생할 수 있는 클럭 스큐를 빠르게 회복함으로써 이에 따른 반도체 장치의 오동작을 방지할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
1 : 전압 감지부 2_1 : 제 1 펄스 생성부
2_2 : 제 2 펄스 생성부 3_1 : 제 1 지연부
3_2 : 제 2 지연부 4_1 : 셋 신호 생성부
4_2 : 리셋 신호 생성부 5 : 래치부
10 : 파워 트래킹 회로 20 : 리피터
21 : 추가 인에이블 신호 생성부 22 : 노멀 드라이버
23 : 추가 드라이버 30 : 지연 고정 루프
31 : 가변 지연부 32 : 지연 모델부
33 : 위상 비교부
2_2 : 제 2 펄스 생성부 3_1 : 제 1 지연부
3_2 : 제 2 지연부 4_1 : 셋 신호 생성부
4_2 : 리셋 신호 생성부 5 : 래치부
10 : 파워 트래킹 회로 20 : 리피터
21 : 추가 인에이블 신호 생성부 22 : 노멀 드라이버
23 : 추가 드라이버 30 : 지연 고정 루프
31 : 가변 지연부 32 : 지연 모델부
33 : 위상 비교부
Claims (20)
- 외부 전압 레벨이 소정 시간 이상으로 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 경우, 상기 외부 전압 레벨이 상기 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 기간에 대응하는 기간 동안 파워 트래킹 신호를 활성화시키는 파워 트래킹 회로.
- 외부 전압 레벨이 소정 시간 이상으로 고전력 모드 기준 전압 레벨보다 높은 전압 레벨을 유지하는 경우, 상기 외부 전압 레벨이 상기 고전력 모드 기준 전압 레벨보다 높은 전압 레벨을 유지하는 기간에 대응하는 기간 동안 파워 트래킹 신호를 활성화시키는 파워 트래킹 회로.
- 기준 전압을 기준으로 외부 전압의 레벨을 감지하여 감지 신호를 생성하는 전압 감지부;
상기 감지 신호의 레벨이 제 1 레벨에서 제 2 레벨로 천이할 때 제 1 펄스 신호를 생성하는 제 1 펄스 생성부;
상기 제 1 펄스 신호를 제 1 소정 시간 지연시키는 제 1 지연부;
지연된 상기 제 1 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 2 레벨을 유지하고 있는 경우 셋 신호를 활성화시키는 셋 신호 생성부;
상기 감지 신호의 레벨이 상기 제 2 레벨에서 상기 제 1 레벨로 천이할 때 제 2 펄스 신호를 생성하는 제 2 펄스 생성부;
상기 제 2 펄스 신호를 제 2 소정 시간 지연시키는 제 2 지연부;
지연된 상기 제 2 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 1 레벨을 유지하고 있는 경우 리셋 신호를 활성화시키는 리셋 신호 생성부; 및
상기 셋 신호에 응답하여 파워 트래킹 신호를 활성화시키고, 상기 리셋 신호에 응답하여 상기 파워 트래킹 신호를 비활성화시키는 래치부를 포함하는 파워 트래킹 회로. - 제 3 항에 있어서,
상기 기준 전압은 저전력 모드 기준 전압인 파워 트래킹 회로. - 제 4 항에 있어서,
상기 전압 감지부는,
상기 외부 전압의 레벨이 상기 기준 전압보다 높은 경우 상기 제 1 레벨의 상기 감지 신호를 생성하고, 상기 외부 전압의 레벨이 상기 기준 전압보다 낮은 경우 상기 제 2 레벨의 상기 감지 신호를 생성하는 파워 트래킹 회로. - 제 5 항에 있어서,
상기 제 1 레벨은 하이 레벨이고, 상기 제 2 레벨은 로우 레벨인 파워 트래킹 회로. - 제 3 항에 있어서,
상기 기준 전압은 고전력 모드 기준 전압인 파워 트래킹 회로. - 제 7 항에 있어서,
상기 전압 감지부는,
상기 외부 전압의 레벨이 상기 기준 전압보다 낮은 경우 상기 제 1 레벨의 상기 감지 신호를 생성하고, 상기 외부 전압의 레벨이 상기 기준 전압보다 높은 경우 상기 제 2 레벨의 상기 감지 신호를 생성하는 파워 트래킹 회로. - 제 8 항에 있어서,
상기 제 1 레벨은 로우 레벨이고, 상기 제 2 레벨은 하이 레벨인 파워 트래킹 회로. - 외부 전압 레벨이 소정 시간 이상으로 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 경우, 상기 외부 전압 레벨이 상기 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 기간에 대응하는 기간 동안 파워 트래킹 신호를 활성화시키는 파워 트래킹 회로; 및
입력 신호를 수신하고, 인에이블 신호가 활성화되었을 때 상기 입력 신호에 응답하여 상기 외부 전압을 구동하여 출력 신호를 생성하는 리피터를 포함하고,
상기 리피터는,
상기 외부 전압을 구동하여 상기 출력 신호를 생성할 때, 상기 파워 트래킹 신호가 활성화되면 상기 외부 전압 구동력을 증가시키는 반도체 장치. - 제 10 항에 있어서,
상기 파워 트래킹 회로는,
상기 저전력 모드 기준 전압을 기준으로 상기 외부 전압의 레벨을 감지하여 감지 신호를 생성하는 전압 감지부;
상기 감지 신호의 레벨이 제 1 레벨에서 제 2 레벨로 천이할 때 제 1 펄스 신호를 생성하는 제 1 펄스 생성부;
상기 제 1 펄스 신호를 제 1 소정 시간 지연시키는 제 1 지연부;
지연된 상기 제 1 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 2 레벨을 유지하고 있는 경우 셋 신호를 활성화시키는 셋 신호 생성부;
상기 감지 신호의 레벨이 상기 제 2 레벨에서 상기 제 1 레벨로 천이할 때 제 2 펄스 신호를 생성하는 제 2 펄스 생성부;
상기 제 2 펄스 신호를 제 2 소정 시간 지연시키는 제 2 지연부;
지연된 상기 제 2 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 1 레벨을 유지하고 있는 경우 리셋 신호를 활성화시키는 리셋 신호 생성부; 및
상기 셋 신호에 응답하여 상기 파워 트래킹 신호를 활성화시키고, 상기 리셋 신호에 응답하여 상기 파워 트래킹 신호를 비활성화시키는 래치부를 포함하는 반도체 장치. - 제 11 항에 있어서,
상기 전압 감지부는,
상기 외부 전압의 레벨이 상기 저전력 모드 기준 전압보다 높은 경우 상기 제 1 레벨의 상기 감지 신호를 생성하고, 상기 외부 전압의 레벨이 상기 저전력 모드 기준 전압보다 낮은 경우 상기 제 2 레벨의 상기 감지 신호를 생성하는 반도체 장치. - 제 10 항에 있어서,
상기 리피터는,
상기 인에이블 신호가 활성화되었을 때, 상기 입력 신호에 응답하여 상기 외부 전압을 구동하여 상기 출력 신호를 생성하는 노멀 드라이버;
상기 인에이블 신호 및 상기 파워 트래킹 신호가 활성화되었을 때, 상기 외부 전압을 구동하여 상기 출력 신호를 생성하는 추가 드라이버를 포함하는 반도체 장치. - 외부 전압 레벨이 소정 시간 이상으로 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 경우, 상기 외부 전압 레벨이 상기 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 기간에 대응하는 기간 동안 파워 트래킹 신호를 활성화시키는 파워 트래킹 회로; 및
디엘엘(DLL) 클럭을 모델 지연 값만큼 지연시킨 피드백 클럭 및 외부 클럭의 위상을 비교하고, 상기 위상 차이에 대응하여 상기 외부 클럭을 지연시켜 디엘엘 클럭을 생성하는 지연 고정 루프를 포함하고,
상기 지연 고정 루프는,
상기 파워 트래킹 신호가 활성화된 경우, 상기 피드백 클럭과 상기 외부 클럭의 위상 차이를 비교하는 업데이트 주기를 더 빠르게 가져가는 반도체 장치. - 제 14 항에 있어서,
상기 파워 트래킹 회로는,
상기 저전력 모드 기준 전압을 기준으로 상기 외부 전압의 레벨을 감지하여 감지 신호를 생성하는 전압 감지부;
상기 감지 신호의 레벨이 제 1 레벨에서 제 2 레벨로 천이할 때 제 1 펄스 신호를 생성하는 제 1 펄스 생성부;
상기 제 1 펄스 신호를 제 1 소정 시간 지연시키는 제 1 지연부;
지연된 상기 제 1 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 2 레벨을 유지하고 있는 경우 셋 신호를 활성화시키는 셋 신호 생성부;
상기 감지 신호의 레벨이 상기 제 2 레벨에서 상기 제 1 레벨로 천이할 때 제 2 펄스 신호를 생성하는 제 2 펄스 생성부;
상기 제 2 펄스 신호를 제 2 소정 시간 지연시키는 제 2 지연부;
지연된 상기 제 2 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 1 레벨을 유지하고 있는 경우 리셋 신호를 활성화시키는 리셋 신호 생성부; 및
상기 셋 신호에 응답하여 상기 파워 트래킹 신호를 활성화시키고, 상기 리셋 신호에 응답하여 상기 파워 트래킹 신호를 비활성화시키는 래치부를 포함하는 반도체 장치. - 제 15 항에 있어서,
상기 전압 감지부는,
상기 외부 전압의 레벨이 상기 저전력 모드 기준 전압보다 높은 경우 상기 제 1 레벨의 상기 감지 신호를 생성하고, 상기 외부 전압의 레벨이 상기 저전력 모드 기준 전압보다 낮은 경우 상기 제 2 레벨의 상기 감지 신호를 생성하는 반도체 장치. - 제 14 항에 있어서,
상기 지연 고정 루프는,
위상 검출 신호에 응답하여 상기 외부 클럭의 지연량을 조절하여 상기 디엘엘 클럭을 출력하는 가변 지연부;
상기 디엘엘 클럭을 상기 모델 지연 값만큼 지연시켜 상기 피드백 클럭을 생성하는 지연 모델부; 및
일정 주기로 상기 피드백 클럭과 상기 외부 클럭의 위상을 비교하여 그 비교 결과에 따라 상기 위상 검출 신호를 생성하고, 상기 파워 트래킹 신호가 활성화된 경우에는 상기 주기를 더 빠르게 가져가는 위상 비교부를 포함하는 반도체 장치. - 외부 전압 레벨이 소정 시간 이상으로 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 경우, 상기 외부 전압 레벨이 상기 저전력 모드 기준 전압 레벨보다 낮은 전압 레벨을 유지하는 기간에 대응하는 기간 동안 파워 트래킹 신호를 활성화시키는 파워 트래킹 회로; 및
일정 주기로 인가되는 위상 검출 신호에 응답하여 외부 클럭을 소정 지연 단위로 지연시켜 디엘엘 클럭을 생성하는 가변 지연부, 상기 디엘엘 클럭을 모델 지연 값만큼 지연시켜 피드백 클럭을 생성하는 지연 모델부 및 상기 일정 주기로 상기 피드백 클럭과 상기 외부 클럭의 위상을 비교하여 그 비교 결과에 따라 상기 위상 검출 신호를 생성하는 위상 비교부를 포함하는 지연 고정 루프를 포함하고,
상기 가변 지연부는,
상기 파워 트래킹 신호가 활성화된 경우, 상기 소정 지연 단위의 지연량을 더 크게 가져가는 반도체 장치. - 제 18 항에 있어서,
상기 파워 트래킹 회로는,
상기 저전력 모드 기준 전압을 기준으로 상기 외부 전압의 레벨을 감지하여 감지 신호를 생성하는 전압 감지부;
상기 감지 신호의 레벨이 제 1 레벨에서 제 2 레벨로 천이할 때 제 1 펄스 신호를 생성하는 제 1 펄스 생성부;
상기 제 1 펄스 신호를 제 1 소정 시간 지연시키는 제 1 지연부;
지연된 상기 제 1 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 2 레벨을 유지하고 있는 경우 셋 신호를 활성화시키는 셋 신호 생성부;
상기 감지 신호의 레벨이 상기 제 2 레벨에서 상기 제 1 레벨로 천이할 때 제 2 펄스 신호를 생성하는 제 2 펄스 생성부;
상기 제 2 펄스 신호를 제 2 소정 시간 지연시키는 제 2 지연부;
지연된 상기 제 2 펄스 신호의 활성화 타이밍에 상기 감지 신호가 상기 제 1 레벨을 유지하고 있는 경우 리셋 신호를 활성화시키는 리셋 신호 생성부; 및
상기 셋 신호에 응답하여 상기 파워 트래킹 신호를 활성화시키고, 상기 리셋 신호에 응답하여 상기 파워 트래킹 신호를 비활성화시키는 래치부를 포함하는 반도체 장치. - 제 19 항에 있어서,
상기 전압 감지부는,
상기 외부 전압의 레벨이 상기 저전력 모드 기준 전압보다 높은 경우 상기 제 1 레벨의 상기 감지 신호를 생성하고, 상기 외부 전압의 레벨이 상기 저전력 모드 기준 전압보다 낮은 경우 상기 제 2 레벨의 상기 감지 신호를 생성하는 반도체 장치.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120059297A KR20130135588A (ko) | 2012-06-01 | 2012-06-01 | 파워 트래킹 회로 및 이를 포함하는 반도체 장치 |
| US13/711,566 US8866518B2 (en) | 2012-06-01 | 2012-12-11 | Power tracking circuit and semiconductor apparatus including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120059297A KR20130135588A (ko) | 2012-06-01 | 2012-06-01 | 파워 트래킹 회로 및 이를 포함하는 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130135588A true KR20130135588A (ko) | 2013-12-11 |
Family
ID=49669462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120059297A KR20130135588A (ko) | 2012-06-01 | 2012-06-01 | 파워 트래킹 회로 및 이를 포함하는 반도체 장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8866518B2 (ko) |
| KR (1) | KR20130135588A (ko) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01265718A (ja) * | 1988-04-18 | 1989-10-23 | Toshiba Corp | シュミットトリガ回路 |
| US6181628B1 (en) * | 1998-06-29 | 2001-01-30 | Cypress Semiconductor Corp. | Power-on-reset circuit with analog delay and high noise immunity |
| JP3802239B2 (ja) * | 1998-08-17 | 2006-07-26 | 株式会社東芝 | 半導体集積回路 |
| KR100476927B1 (ko) * | 2002-07-18 | 2005-03-16 | 삼성전자주식회사 | 파워-온 리셋 회로 및 파워-온 리셋 방법 |
| KR100562501B1 (ko) * | 2003-05-02 | 2006-03-21 | 삼성전자주식회사 | 파워-온 초기화 회로 및 그를 포함하는 반도체 집적 회로장치 |
| KR100631166B1 (ko) * | 2003-05-31 | 2006-10-02 | 주식회사 하이닉스반도체 | 지연고정 시간을 줄인 레지스터 제어 지연고정루프 |
| KR100854419B1 (ko) * | 2007-03-31 | 2008-08-26 | 주식회사 하이닉스반도체 | 파워 업 신호 생성장치 |
| US7876640B2 (en) * | 2008-09-23 | 2011-01-25 | Micron Technology, Inc. | Control voltage tracking circuits, methods for recording a control voltage for a clock synchronization circuit and methods for setting a voltage controlled delay |
| JP5136361B2 (ja) * | 2008-10-29 | 2013-02-06 | サンケン電気株式会社 | ラッチ回路を有する信号処理装置 |
| KR101047001B1 (ko) * | 2009-06-26 | 2011-07-06 | 주식회사 하이닉스반도체 | 구동제어회로 및 내부전압 생성회로 |
| KR20110037384A (ko) | 2009-10-06 | 2011-04-13 | 주식회사 하이닉스반도체 | 전압 안정화 감지회로 및 감지방법 |
| JP2012104195A (ja) * | 2010-11-11 | 2012-05-31 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
| JP5677129B2 (ja) * | 2011-02-22 | 2015-02-25 | ローム株式会社 | 信号伝達回路及びこれを用いたスイッチ駆動装置 |
-
2012
- 2012-06-01 KR KR1020120059297A patent/KR20130135588A/ko not_active Application Discontinuation
- 2012-12-11 US US13/711,566 patent/US8866518B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8866518B2 (en) | 2014-10-21 |
| US20130321046A1 (en) | 2013-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7310283B2 (en) | Apparatus and method for controlling clock signal in semiconductor memory device | |
| KR100956774B1 (ko) | 지연 고정 루프 회로 및 그 제어 방법 | |
| KR100801741B1 (ko) | 지연고정루프 | |
| KR100956771B1 (ko) | 디엘엘 클럭 생성 회로 | |
| US9780769B2 (en) | Duty cycle detector | |
| JP2006287906A (ja) | 半導体装置のデータラッチ回路 | |
| JP2009278528A (ja) | Ｄｌｌ回路、および半導体装置 | |
| JP2005136949A (ja) | デューティ補正電圧発生回路及びデューティ補正電圧発生方法 | |
| TWI585760B (zh) | 半導體記憶體裝置及其操作方法 | |
| KR100911190B1 (ko) | 내부 클럭 드라이버 회로 | |
| US8598927B2 (en) | Internal clock generator and operating method thereof | |
| KR100962016B1 (ko) | 지연 라인 제어 장치 및 이를 이용한 지연 고정 루프 회로 | |
| KR102089488B1 (ko) | 반도체 장치 | |
| US7123540B2 (en) | Semiconductor device having delay-locked loop and test method thereof | |
| KR20130135588A (ko) | 파워 트래킹 회로 및 이를 포함하는 반도체 장치 | |
| KR100705205B1 (ko) | 외부 클록 신호의 펄스 폭의 변화에 무관하게 안정된 내부클록 신호를 발생하는 내부 클록 발생기 및 그 내부 클록발생 방법 | |
| TWI407437B (zh) | 半導體記憶體裝置與驅動半導體記憶體裝置之方法 | |
| US8270557B2 (en) | Integrated circuit and method for driving the same | |
| US7911251B2 (en) | Clock signal generating circuit and semiconductor memory apparatus including the same | |
| KR100933802B1 (ko) | 반도체 메모리 소자와 그의 구동 방법 | |
| KR101025756B1 (ko) | 반도체 메모리 장치에서 클럭 전송 장치 및 방법 | |
| KR100930418B1 (ko) | 데이터 레지스터 제어 회로 및 이를 포함하는 데이터 레지스터 회로 | |
| KR100803370B1 (ko) | Ｄｌｌ 회로의 리셋 장치 및 방법 | |
| KR20110075357A (ko) | 반도체 메모리 장치의 ｄｌｌ 회로 | |
| US20140368245A1 (en) | Duty rate detecter and semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |