JPH01257270A - 半導体素子の電流検出回路 - Google Patents
半導体素子の電流検出回路Info
- Publication number
- JPH01257270A JPH01257270A JP8295388A JP8295388A JPH01257270A JP H01257270 A JPH01257270 A JP H01257270A JP 8295388 A JP8295388 A JP 8295388A JP 8295388 A JP8295388 A JP 8295388A JP H01257270 A JPH01257270 A JP H01257270A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- semiconductor device
- resistor
- comparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 230000008859 change Effects 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 7
- 239000006185 dispersion Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 7
- 241000277269 Oncorhynchus masou Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パワー半導体装置に係り、特に制御回路と高
耐電圧、大電流の出力段素子を集積化したパワーICの
電流検出回路に関する。
耐電圧、大電流の出力段素子を集積化したパワーICの
電流検出回路に関する。
従来、パワー半導体を用いた回路においては。
負荷短絡等による過電流によってパワー半導体が破壊す
るのを防止するために、シャント抵抗を用いてその電圧
降下によってパワー半導体の電流を検出する方法があっ
た。しかしながら、高耐電圧、大電流のパワー半導体と
これを制御する制御回路をワンチップに集積化したパワ
ーICでは、上述のシャント抵抗を用いる方法は電力損
失から生じる熱が問題となり、適していない。
るのを防止するために、シャント抵抗を用いてその電圧
降下によってパワー半導体の電流を検出する方法があっ
た。しかしながら、高耐電圧、大電流のパワー半導体と
これを制御する制御回路をワンチップに集積化したパワ
ーICでは、上述のシャント抵抗を用いる方法は電力損
失から生じる熱が問題となり、適していない。
パワーICに適した電流検出回路としては、例えば米国
特許第4553084号に示されるように、出力段のパ
ワー半導体素子にMOSFETを用い、MOSFETが
セルと呼ばれる小容量MO5FETを多数個並列に接続
し、集積化された構造であることを利用して、数個のセ
ルを電流の検出用トランジスタとして用い、この検出用
トランジスタに抵抗を接続する方法がある。
特許第4553084号に示されるように、出力段のパ
ワー半導体素子にMOSFETを用い、MOSFETが
セルと呼ばれる小容量MO5FETを多数個並列に接続
し、集積化された構造であることを利用して、数個のセ
ルを電流の検出用トランジスタとして用い、この検出用
トランジスタに抵抗を接続する方法がある。
上記検出用トランジスタに接続する抵抗での電圧降下が
小さければ、検出用トランジスタには出力段のパワーM
O8FETに流れる主電流に対して、セル比率で決まる
検出電流が流れる。この検出電流と上述の抵抗で決まる
電圧値を基準電圧と比較することで、主電流を間接的に
検出することができる。
小さければ、検出用トランジスタには出力段のパワーM
O8FETに流れる主電流に対して、セル比率で決まる
検出電流が流れる。この検出電流と上述の抵抗で決まる
電圧値を基準電圧と比較することで、主電流を間接的に
検出することができる。
上述の従来技術では、抵抗をパワーIC内部、即ち出力
段素子とともに同一の半導体基板内に集積化する場合、
現在の製造技術では抵抗の絶対精度を保証できず、抵抗
値のばらつきが検出精度を低下させる要因となる。また
、たとえ抵抗値を精度よく作れたとしても、抵抗値の温
度依存性のため、温度変化によって検出レベルに誤差を
多く含むことになる。
段素子とともに同一の半導体基板内に集積化する場合、
現在の製造技術では抵抗の絶対精度を保証できず、抵抗
値のばらつきが検出精度を低下させる要因となる。また
、たとえ抵抗値を精度よく作れたとしても、抵抗値の温
度依存性のため、温度変化によって検出レベルに誤差を
多く含むことになる。
本発明の目的は、上記の問題点を解決し、製造上の特性
ばらつきや温度変化を受けにくい電流検出回路を提供す
ることにある。
ばらつきや温度変化を受けにくい電流検出回路を提供す
ることにある。
従来技術が検出電流と抵抗で決まる検出電圧を不変の基
準電圧と比較したのに対して、本発明では、上述の基準
電圧の値が上記抵抗の製造上の特性ばらつきと温度変化
に依存して相対的に変化するようにし、検出電圧と上記
相対的に変化する基準電圧を比較することで前述の目的
を達成することができる。
準電圧と比較したのに対して、本発明では、上述の基準
電圧の値が上記抵抗の製造上の特性ばらつきと温度変化
に依存して相対的に変化するようにし、検出電圧と上記
相対的に変化する基準電圧を比較することで前述の目的
を達成することができる。
また、上記抵抗として能動素子を用いれば、製造上の特
性ばらつきや温度上昇の影響が少なく、更に、上記検出
電流が上記定電流より大きくなるとき、上記能動素子の
インピーダンスが両電流の差に応じて急増することを利
用すれば、過電流の発生をインピーダンスの特性変化と
して検知でき、上記特性変化は温度変化の影響を殆んど
受けない。
性ばらつきや温度上昇の影響が少なく、更に、上記検出
電流が上記定電流より大きくなるとき、上記能動素子の
インピーダンスが両電流の差に応じて急増することを利
用すれば、過電流の発生をインピーダンスの特性変化と
して検知でき、上記特性変化は温度変化の影響を殆んど
受けない。
前述した抵抗の製造上の特性ばらつきと温度変化に依存
して相対的に変化する基準電圧は、上記低紙と同じ製造
工程で作られ、同じ温度係数を有する第2の抵抗に不変
の基準電流を流したときの電圧降下により作ることがで
きる。この結果、前述の検出電圧と上記基準電流の比は
、検出電流と上記基準電流の比のみで決定される。
して相対的に変化する基準電圧は、上記低紙と同じ製造
工程で作られ、同じ温度係数を有する第2の抵抗に不変
の基準電流を流したときの電圧降下により作ることがで
きる。この結果、前述の検出電圧と上記基準電流の比は
、検出電流と上記基準電流の比のみで決定される。
次に検出電流と定電流の大小比較を前記能動素子のイン
ピーダンスの特性変化から検知する方法では、定電流が
検出電流より大きい場合には、低インピーダンス、逆の
場合には高インピーダンスとなることを利用し、インピ
ーダンスの変化に応じて検出電圧が変化する。
ピーダンスの特性変化から検知する方法では、定電流が
検出電流より大きい場合には、低インピーダンス、逆の
場合には高インピーダンスとなることを利用し、インピ
ーダンスの変化に応じて検出電圧が変化する。
以下、本発明の一実施例を第1図を用いて説明する。第
1図において、1は、パワー半導体素子であり、同図で
は、MOSFETを用いているが、他の、電圧駆動型素
子でもよい。8,9、及び7はそれぞれ、パワー半導体
素子1の入力端子、出力端子、及び、制御端子である。
1図において、1は、パワー半導体素子であり、同図で
は、MOSFETを用いているが、他の、電圧駆動型素
子でもよい。8,9、及び7はそれぞれ、パワー半導体
素子1の入力端子、出力端子、及び、制御端子である。
パワー半導体素子1には、同じ特性を有し、入力端子8
及び制御端子7を共有する小容量の半導体素子2が接続
されており、図示されていない負荷に流れる電流■は、
パワー半導体素子を流れる主電流工1と、半導体素子2
を流れる電流I2に分流する。尚、半導体素子2はパワ
ー半導体素子1に比べて耐電圧が等しく、電流容量は小
さいものとする。
及び制御端子7を共有する小容量の半導体素子2が接続
されており、図示されていない負荷に流れる電流■は、
パワー半導体素子を流れる主電流工1と、半導体素子2
を流れる電流I2に分流する。尚、半導体素子2はパワ
ー半導体素子1に比べて耐電圧が等しく、電流容量は小
さいものとする。
以上の構成は、公知の技術であるマルチ電極1−ランジ
スタと同じであり、本発明の電流検出回路は、上述の構
成に適している。
スタと同じであり、本発明の電流検出回路は、上述の構
成に適している。
以下には、本発明の特徴となる構成をしめす。
半導体素子2の出力端子12は、抵抗3と接続され、ま
た、抵抗3の他方の端子は、パワー半導体素子1の出力
端子9と接続されている。
た、抵抗3の他方の端子は、パワー半導体素子1の出力
端子9と接続されている。
次に、定電圧手段10と、定電流手段5、及び抵抗4は
閉回路を構成し、定電圧手段10の低電位側端子と、抵
抗4の接続箇所は、パワー半導体素子1の出力端子9に
接続されている。ここで、抵抗3と4は、温度特性が等
しいことが必要である。
閉回路を構成し、定電圧手段10の低電位側端子と、抵
抗4の接続箇所は、パワー半導体素子1の出力端子9に
接続されている。ここで、抵抗3と4は、温度特性が等
しいことが必要である。
次に、半導体素子2の出力端子と、抵抗3の接続箇所か
ら出力12を取り出しており、定電流手段5と、抵抗4
の接続箇所から、出力13を取り出している。出力12
と、出力13は、電圧比較回路6に接続され、そめ電圧
比較回路6から、出力11を取り出している。
ら出力12を取り出しており、定電流手段5と、抵抗4
の接続箇所から、出力13を取り出している。出力12
と、出力13は、電圧比較回路6に接続され、そめ電圧
比較回路6から、出力11を取り出している。
次に、上記回路の動作を説明する。まず、負荷電流Iか
ら分流する電流I2は、次式で求められる。
ら分流する電流I2は、次式で求められる。
l2=R1/ (Rt+Rz+Rδ)・I
・・・(1)ここで、 R1,R2、及びR3はそれぞ
れ、パワー半導体素子1、半導体素子2のオン抵抗及び
抵抗3の抵抗値である。この電流I2により、抵抗R3
に誘起される電圧v3は、(1)式を使って次式で与え
られる。
・・・(1)ここで、 R1,R2、及びR3はそれぞ
れ、パワー半導体素子1、半導体素子2のオン抵抗及び
抵抗3の抵抗値である。この電流I2により、抵抗R3
に誘起される電圧v3は、(1)式を使って次式で与え
られる。
Va=Rt−R3/(Rt+Rz+Ra)・I −
(z)次に、抵抗4の両端の電圧v4は、抵抗4の抵抗
値をR4とすれば、次式で与えられる。
(z)次に、抵抗4の両端の電圧v4は、抵抗4の抵抗
値をR4とすれば、次式で与えられる。
V4=RaIa −(3)上
述の電圧v3が、■4に比べて小さい場合と。
述の電圧v3が、■4に比べて小さい場合と。
逆に、■3が、Vaに比べて大きい場合で、出力11に
あられれる電圧は、大きく変化する。
あられれる電圧は、大きく変化する。
負荷電流Iに制限を加えたい場合、上述の(2)。
(3)式から、この電流制限値に対する電圧v3を求め
、電圧v4の設定値を上記■3に等しく置けば、上述の
出力11の変化を検知して、負荷電流に制限を加えるこ
とができる。
、電圧v4の設定値を上記■3に等しく置けば、上述の
出力11の変化を検知して、負荷電流に制限を加えるこ
とができる。
ここで、温度変化により、抵抗3の抵抗値R3は変化す
るため、抵抗3の両端の電圧V3は、l<3に比例して
変化する。パワー半導体素子1のオン抵抗R1及び抵抗
3の抵抗値R3に比べて、半導体素子2のオン抵抗R2
は充分大きいので、(2)式は次のように近似できる。
るため、抵抗3の両端の電圧V3は、l<3に比例して
変化する。パワー半導体素子1のオン抵抗R1及び抵抗
3の抵抗値R3に比べて、半導体素子2のオン抵抗R2
は充分大きいので、(2)式は次のように近似できる。
■3舛R1/ Rz・R2l−■
・・(4)(4)式において、R1とR2は、前記半導
体素子のオン抵抗であり、その温度係数は等しいため、
R1/R2は定数とみなすことができる。また、R3と
R4は、温度係数が等しい抵抗であるので、この結果、
vlSとVaの温度による変化は等しくなる。上述の機
能により、温度の影響を受けない電流検出をすることが
できる。
・・(4)(4)式において、R1とR2は、前記半導
体素子のオン抵抗であり、その温度係数は等しいため、
R1/R2は定数とみなすことができる。また、R3と
R4は、温度係数が等しい抵抗であるので、この結果、
vlSとVaの温度による変化は等しくなる。上述の機
能により、温度の影響を受けない電流検出をすることが
できる。
また、抵抗3と、抵抗4は、同じプロセスで製造すると
、温度係数だけでなく、抵抗値のばらつきも等しくなる
。この結果、抵抗値のばらつきの影響を受けない電流検
出をすることができる。
、温度係数だけでなく、抵抗値のばらつきも等しくなる
。この結果、抵抗値のばらつきの影響を受けない電流検
出をすることができる。
第2図は、本発明の他の実施例を示す。
パワー半導体素子1及び半導体素子2の構成は、第1図
に示した実施例と同様であり、説明は省略する。半導体
素子2の出力端子は、nチャンネルMOSトランジスタ
14のドレイン端子と接続され、その接続箇所から出力
16を取り出している。
に示した実施例と同様であり、説明は省略する。半導体
素子2の出力端子は、nチャンネルMOSトランジスタ
14のドレイン端子と接続され、その接続箇所から出力
16を取り出している。
また、MOSトランジスタ14のゲート端子は。
MOSトランジスタ15のゲート、及びドレイン端子と
接続されておりlMo5トランジスタ14と15は、い
わゆるカレントミラー回路を構成している。この結果、
MOSトランジスタ14は、MoSトランジスタ15を
流れる電流工3に比例した電流■2を流しうる機能を有
する。ここで、MOSトランジスタ14と15は、単位
面積当たりの特性が等しいことが必要である。また、同
図ではlMOSトランジスタを用いているが、バイポー
ラトランジスタでも良い。
接続されておりlMo5トランジスタ14と15は、い
わゆるカレントミラー回路を構成している。この結果、
MOSトランジスタ14は、MoSトランジスタ15を
流れる電流工3に比例した電流■2を流しうる機能を有
する。ここで、MOSトランジスタ14と15は、単位
面積当たりの特性が等しいことが必要である。また、同
図ではlMOSトランジスタを用いているが、バイポー
ラトランジスタでも良い。
次に、MOSトランジスタ15のドレイン端子には、定
電流源手段5が接続され、これによって設定される電流
が流れる。また、定電圧源手段10、定電流源手段5.
及びMOSトランジスタ15は、閉回路を構成する。
電流源手段5が接続され、これによって設定される電流
が流れる。また、定電圧源手段10、定電流源手段5.
及びMOSトランジスタ15は、閉回路を構成する。
次に、上記回路の動作を説明する。まず、半導体素子2
が流しうる電流は、パワー半導体素子1に対する半導体
素子2の面積比で決まる電流である。一方、MOSトラ
ンジスタ14および15で構成されるカレントミラー回
路の動きにより、MOSトランジスタ14が流しうる電
流I2は次式で求められる。
が流しうる電流は、パワー半導体素子1に対する半導体
素子2の面積比で決まる電流である。一方、MOSトラ
ンジスタ14および15で構成されるカレントミラー回
路の動きにより、MOSトランジスタ14が流しうる電
流I2は次式で求められる。
I z= n I a
−(5)ここで、定数nは、MOSトランジスタ15に
対するMOSトランジスタ14の面積比である。
−(5)ここで、定数nは、MOSトランジスタ15に
対するMOSトランジスタ14の面積比である。
上述の、半導体素子2を流しうる電流に比べて、工2が
大きい時には、MOSトランジスタ14のインピーダン
スは小さくみえるので、出力16の電圧は出力端子9の
電圧に近くなる。逆に、工2に比べて半導体素子2を流
れようとする電流が大きい場合にはlMOSトランジス
タのインピーダンスは大きくみえるので、出力16の電
圧は、入力端子8の電圧とほぼ等しくなる。すなわち、
負荷電流Iの変化により、出力端子16にあられれる電
圧16は、第3図に示すように変化をする。
大きい時には、MOSトランジスタ14のインピーダン
スは小さくみえるので、出力16の電圧は出力端子9の
電圧に近くなる。逆に、工2に比べて半導体素子2を流
れようとする電流が大きい場合にはlMOSトランジス
タのインピーダンスは大きくみえるので、出力16の電
圧は、入力端子8の電圧とほぼ等しくなる。すなわち、
負荷電流Iの変化により、出力端子16にあられれる電
圧16は、第3図に示すように変化をする。
上述の出力端子16の変化を検知することにより、負荷
電流Iに制限を加えることができる。
電流Iに制限を加えることができる。
また、第2図の実施例では、MoSトランジスタで構成
しているため、抵抗素子に比べて、温度依存性が少ない
。
しているため、抵抗素子に比べて、温度依存性が少ない
。
第4図は、本発明による過電流保護機能を備えたパワー
半導体装置の駆動回路と、前記駆動回路とは別チップの
出力段素子の回路構成を示す。第4図においては、aは
パワー半導体素子1と、半導体素子2を有する半導体チ
ップである。パワー半導体素子1と、半導体素子2の構
成については、第11図に示した実施例と同様である。
半導体装置の駆動回路と、前記駆動回路とは別チップの
出力段素子の回路構成を示す。第4図においては、aは
パワー半導体素子1と、半導体素子2を有する半導体チ
ップである。パワー半導体素子1と、半導体素子2の構
成については、第11図に示した実施例と同様である。
次に、bは、前記の出力段素子aを駆動するための駆動
回路19と、過電流検出回路及び制御回路20を含む半
導体チップである。出力段素子aと、半導体チップbと
は配線18−1.18−2及び18−3で接続されてい
る6出力段素子aと、半導体チップbとに分割すること
により、大容量に半導体素子にも本実施例を適用して電
流検出することが可能である。
回路19と、過電流検出回路及び制御回路20を含む半
導体チップである。出力段素子aと、半導体チップbと
は配線18−1.18−2及び18−3で接続されてい
る6出力段素子aと、半導体チップbとに分割すること
により、大容量に半導体素子にも本実施例を適用して電
流検出することが可能である。
本実施例では、第1図の実施例と同様に、半導体素子2
を流れる電流により抵抗3の電圧降下が、所望する電流
値に設定された電流源5による抵抗4の電圧降下を超え
ると、電圧比較器6の出力11の電圧が変化し、制御回
路2oに入力される。
を流れる電流により抵抗3の電圧降下が、所望する電流
値に設定された電流源5による抵抗4の電圧降下を超え
ると、電圧比較器6の出力11の電圧が変化し、制御回
路2oに入力される。
この結果、駆動回路の出カフにはローレベルの電圧が出
力され、半導体素子1及び2は遮断される。
力され、半導体素子1及び2は遮断される。
上述の機能により、過電流保護を行うことができる。
第5図には、本発明の他の実施例を示す。第5図は、過
電流検出レベルをICチップの外部で設定し得る機能を
備えた半導体装置の駆動回路である。ICチップの外部
に抵抗を設けることにより。
電流検出レベルをICチップの外部で設定し得る機能を
備えた半導体装置の駆動回路である。ICチップの外部
に抵抗を設けることにより。
検出する電流値を自由に設定可能である。また、外部抵
抗はICチップの発熱による温度上昇の影響を受けにく
いため、精度の良い電流検出が可能である。電圧源10
、半導体素子1及び2、抵抗3及び4、電圧比較器6の
構成は、第1図に示した実施例と同様であり、説明は省
略する。また、駆動回路19、制御回路20の構成につ
いては、第4図に示した実施例と同様であり、説明は省
略する。
抗はICチップの発熱による温度上昇の影響を受けにく
いため、精度の良い電流検出が可能である。電圧源10
、半導体素子1及び2、抵抗3及び4、電圧比較器6の
構成は、第1図に示した実施例と同様であり、説明は省
略する。また、駆動回路19、制御回路20の構成につ
いては、第4図に示した実施例と同様であり、説明は省
略する。
抵抗4の端子13にはトランジスタ22のコレクタ端子
が接続され、トランジスタ22のベース端子はトランジ
スタ23のベース及びコレクタ端子と接続され、トラン
ジスタ22とトランジスタ23はカレントミラー回路を
構成している。トランジスタ22及びトランジスタ23
のエミッタ端子は、端子26−1を介して定電圧′rA
10と接続されている。トランジスタ23のコレクタ及
びベース端子は端子24−1を介して抵抗25と接続さ
れている。抵抗25は、ICチップCの外部に設けられ
る抵抗であり、抵抗25の抵抗値を変化させることによ
り、検出する過電流値を所望の値゛に設定することが可
能である。すなわち、トランジスタ23コレクタ電流は
、定電圧源10と、抵抗25によって設定され、トラン
ジスタ23を流れるコレクタ電流はカレントミラ一対に
よってトランジスタ22に移され、抵抗4に電圧降下が
生じる。このため、検出すべき電流が、半導体素子1及
び2に流れた時に、抵抗3に生じる電圧降下と、抵抗4
に生じる電圧降下が等しくなるように抵抗25を選ぶこ
とによって、所望する電流値の検出及び半導体素子1及
び2の保護が可能である。
が接続され、トランジスタ22のベース端子はトランジ
スタ23のベース及びコレクタ端子と接続され、トラン
ジスタ22とトランジスタ23はカレントミラー回路を
構成している。トランジスタ22及びトランジスタ23
のエミッタ端子は、端子26−1を介して定電圧′rA
10と接続されている。トランジスタ23のコレクタ及
びベース端子は端子24−1を介して抵抗25と接続さ
れている。抵抗25は、ICチップCの外部に設けられ
る抵抗であり、抵抗25の抵抗値を変化させることによ
り、検出する過電流値を所望の値゛に設定することが可
能である。すなわち、トランジスタ23コレクタ電流は
、定電圧源10と、抵抗25によって設定され、トラン
ジスタ23を流れるコレクタ電流はカレントミラ一対に
よってトランジスタ22に移され、抵抗4に電圧降下が
生じる。このため、検出すべき電流が、半導体素子1及
び2に流れた時に、抵抗3に生じる電圧降下と、抵抗4
に生じる電圧降下が等しくなるように抵抗25を選ぶこ
とによって、所望する電流値の検出及び半導体素子1及
び2の保護が可能である。
ここで、トランジスタ22及び23は、単位面積当たり
の特性が等しいことが必要である。また、第5図ではバ
イポーラトランジスタを用いているが、MOSFETで
も良い。また、端子27には、外部から与えられる半導
体素子1及び2の駆動信号が入力され、端子28からは
、過電流検出時に外部に信号を出力する機能を有する。
の特性が等しいことが必要である。また、第5図ではバ
イポーラトランジスタを用いているが、MOSFETで
も良い。また、端子27には、外部から与えられる半導
体素子1及び2の駆動信号が入力され、端子28からは
、過電流検出時に外部に信号を出力する機能を有する。
第6図1こは、本発明の他の実施例として、2種類の電
流検出機能を備えた半導体素子の駆動回路を示す。
流検出機能を備えた半導体素子の駆動回路を示す。
第6図に示す実施例は、第4図および第5図における実
施例と同一の構成を2種類、合わせ持つ構成である。
施例と同一の構成を2種類、合わせ持つ構成である。
半導体素子2−1.抵抗3−1、定電流源5、抵抗4−
1及び電圧比較回路6−1で構成される検出回路は、第
4図の実施例と同様の過電流検出及び半導体素子1と2
の保護動作をする機能を有しており、これらに関しては
説明を省略する。
1及び電圧比較回路6−1で構成される検出回路は、第
4図の実施例と同様の過電流検出及び半導体素子1と2
の保護動作をする機能を有しており、これらに関しては
説明を省略する。
次に、半導体素子2−2、抵抗3−2、抵抗4−2、ト
ランジスタ22、トランジスタ23、抵抗25及び電圧
比較回路6−2で構成される検出回路は、第5図の実施
例と同様の動作を行なう。
ランジスタ22、トランジスタ23、抵抗25及び電圧
比較回路6−2で構成される検出回路は、第5図の実施
例と同様の動作を行なう。
後者の検出回路で検出する負荷電流値を、前者の検出回
路で検出する負荷電流値よりも小さく設定することによ
り、後者の検出回路は負荷電流の制御に使用することが
可能である。すなわち、後者の検出回路の電流設定値を
所望する負荷電流値となるように外部抵抗25の値を設
定することにより負荷電流を検知でき、この結果、負荷
電流の制御ができる。
路で検出する負荷電流値よりも小さく設定することによ
り、後者の検出回路は負荷電流の制御に使用することが
可能である。すなわち、後者の検出回路の電流設定値を
所望する負荷電流値となるように外部抵抗25の値を設
定することにより負荷電流を検知でき、この結果、負荷
電流の制御ができる。
〔発明の効果〕
本発明によれば、製造上の特性ばらつきや温度変化を受
けにくい電流検・出回路が得られる効果がある。
けにくい電流検・出回路が得られる効果がある。
第1図は本発明による電流検出回路の第1の実施例を示
す図、第2図は本発明の第2の実施例を示す図、第3図
は第2図の負荷電流■と、出力端子16の電圧の特性図
、第4図は本発明の第3の実施例を示す図、第5図は本
発明の第4の実施例を示す図、第6図は本発明の第5の
実施例を示す図である。 1・・・電圧制御型パワー半導体素子、2・・・1と同
じ特性を有し、電流容量が小さい半導体素子、3゜4・
・・等しい温度係数を持つ抵抗素子、5・・・定電流源
、6・・・電圧比較器、10・・・定電圧源、11・・
・出力端子、14.15・・・それぞれカレントミラー
回路を構成するトランジスタ、16・・・出力端子、1
8・・・出力段素子と駆動回路チップとを接続する配線
、19・・・駆動回路、20・・・制御回路、22゜2
3・・・それぞれカレントミラー回路を構成するトラン
ジスタ、25・・・ICチップ外部に設けられた抵抗、
29・・・負荷、30・・・定電圧源、a・・・出力段
素子、b・・・駆動回路チップ、C・・・ICチップ〜
第1図 第2図 第3図 第4図 第5図 第6図
す図、第2図は本発明の第2の実施例を示す図、第3図
は第2図の負荷電流■と、出力端子16の電圧の特性図
、第4図は本発明の第3の実施例を示す図、第5図は本
発明の第4の実施例を示す図、第6図は本発明の第5の
実施例を示す図である。 1・・・電圧制御型パワー半導体素子、2・・・1と同
じ特性を有し、電流容量が小さい半導体素子、3゜4・
・・等しい温度係数を持つ抵抗素子、5・・・定電流源
、6・・・電圧比較器、10・・・定電圧源、11・・
・出力端子、14.15・・・それぞれカレントミラー
回路を構成するトランジスタ、16・・・出力端子、1
8・・・出力段素子と駆動回路チップとを接続する配線
、19・・・駆動回路、20・・・制御回路、22゜2
3・・・それぞれカレントミラー回路を構成するトラン
ジスタ、25・・・ICチップ外部に設けられた抵抗、
29・・・負荷、30・・・定電圧源、a・・・出力段
素子、b・・・駆動回路チップ、C・・・ICチップ〜
第1図 第2図 第3図 第4図 第5図 第6図
Claims (1)
- 【特許請求の範囲】 1、半導体素子を流れる第1の電流に応じて変化する第
2の電流を取り出す機能を備えた半導体素子において、 前記第2の電流と前記半導体素子の温度に応じて変化す
る第1の電圧を取り出す手段と、基準電流を設定する手
段と、前記基準電流と前記半導体素子の温度に応じて変
化する第2の電圧を設定する手段と、前記第1と第2の
電圧を比較する手段を備えたことを特徴とする半導体素
子の電流検出回路。 2、半導体素子を流れる第1の電流に応じて変化する第
2の電流を取り出す機能を備えた半導体素子において、 基準電流を設定する手段と前記基準電流に比例した電流
を取り出す手段と前記第2の電流と前記基準電流に比例
した電流の差に応じてインピーダンスが変化する手段と
を備えたことを特徴とする半導体素子の電流検出回路。 3、半導体素子を流れる第1の電流に応じて変化する第
2の電流を取り出す機能を備えた半導体素子において、 前記第2の電流が流れる第1の抵抗手段と、前記第1の
抵抗に対して抵抗値の比を一定に保ちうる第2の抵抗手
段と、前記第2の抵抗手段に所望の電流値を通流する手
段と、前記第1の抵抗手段で生じる電圧降下と前記第2
の抵抗手段で生じる電圧降下を比較する手段とを備えた
ことを特徴とする半導体装置の電流検出回路。 4、特許請求の範囲第1項記載の半導体素子の電流検出
回路において、 少なくとも前記第1の電圧を取り出す手段と、前記基準
電流を設定する手段と、前記第2の電圧を設定する手段
と、前記第1の電圧と前記第2の電圧を比較する手段と
が単一の半導体基板に形成された集積回路手段であると
ともに、前記集積回路手段に、少なくとも1つの端子を
設け、前記基準電流を所望の電流値に設定するための手
段を備えることを特徴とする半導体素子の電流検出回路
。 5、半導体装置と、該半導体装置を駆動する機能を有す
る制御手段との動作によつて、負荷に電流を供給するも
のにおいて、 前記電流に応じて変化する第1と第2の電圧を取り出す
手段と、第1と第2の基準電流を設定する手段と、前記
第1と第2の基準電流に応じた第3と第4の電圧を設定
する手段と、前記第1と第3の電圧を比較する第1の比
較手段と、前記第2と第4の電圧を比較する第2の比較
手段を備えるとともに、前記第1の比較手段の出力に応
じて、前記負荷に供給される電流を所望の値に設定する
とともに、前記第2の比較手段の出力に応じて、前記負
荷に供給される電流を遮断することを特徴とする半導体
装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8295388A JPH01257270A (ja) | 1988-04-06 | 1988-04-06 | 半導体素子の電流検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8295388A JPH01257270A (ja) | 1988-04-06 | 1988-04-06 | 半導体素子の電流検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01257270A true JPH01257270A (ja) | 1989-10-13 |
Family
ID=13788586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8295388A Pending JPH01257270A (ja) | 1988-04-06 | 1988-04-06 | 半導体素子の電流検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01257270A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007078427A (ja) * | 2005-09-12 | 2007-03-29 | Seiko Npc Corp | 過電流検出回路及びそれを用いた電源装置 |
JP2008117254A (ja) * | 2006-11-07 | 2008-05-22 | Nec Electronics Corp | 電源電圧回路 |
JP2011109196A (ja) * | 2009-11-13 | 2011-06-02 | Mitsumi Electric Co Ltd | 出力電流検出回路および送信回路 |
-
1988
- 1988-04-06 JP JP8295388A patent/JPH01257270A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007078427A (ja) * | 2005-09-12 | 2007-03-29 | Seiko Npc Corp | 過電流検出回路及びそれを用いた電源装置 |
JP4542972B2 (ja) * | 2005-09-12 | 2010-09-15 | セイコーNpc株式会社 | 過電流検出回路及びそれを用いた電源装置 |
JP2008117254A (ja) * | 2006-11-07 | 2008-05-22 | Nec Electronics Corp | 電源電圧回路 |
JP2011109196A (ja) * | 2009-11-13 | 2011-06-02 | Mitsumi Electric Co Ltd | 出力電流検出回路および送信回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7488438B2 (ja) | トランジスタ電力スイッチのための電流感知及び制御 | |
US6147520A (en) | Integrated circuit having controlled impedance | |
JPH07113861B2 (ja) | 半導体素子の状態検出及び保護回路とそれを用いたインバータ回路 | |
US20070014065A1 (en) | Inverted circuit overcurrent protection device and hybrid integrated circuit device with the same incorporated | |
US6496049B2 (en) | Semiconductor integrated circuit having a current control function | |
US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
US5424663A (en) | Integrated high voltage differential sensor using the inverse gain of high voltage transistors | |
US20060158817A1 (en) | Overcurrent detecting device | |
JPH01227520A (ja) | 電力用半導体装置 | |
US6650097B2 (en) | Voltage regulator with reduced power loss | |
JPH09191103A (ja) | 電流検出手段を有する半導体装置 | |
JP2914231B2 (ja) | 電流検出回路 | |
JPH10332751A (ja) | 異常電流検出回路およびそれを用いた負荷駆動回路 | |
JPH0321114A (ja) | 半導体素子の駆動方法 | |
JPH0949858A (ja) | 電流検出制御回路及びパターンレイアウト方法 | |
JPH03143221A (ja) | 過電流検出回路 | |
JP2001345686A (ja) | 電流検出回路 | |
JP3225887B2 (ja) | 半導体集積回路装置 | |
JPH01257270A (ja) | 半導体素子の電流検出回路 | |
JP2000013991A (ja) | Mosfetのスイッチを用いる過電流制限の方法及び回路 | |
JPH0819164A (ja) | 半導体装置 | |
JPH02260712A (ja) | スイッチ回路 | |
JP3461891B2 (ja) | トランジスタ・スイッチング | |
JPH02181663A (ja) | 電流センス回路 | |
JPH04167813A (ja) | 半導体集積回路装置 |