JPH04167813A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 半導体集積回路装置に係り、詳しくは電流制御のＭＯＳ
トランジスタを含む電流制御用の半導体集積回路装置に
関し、 電流制御回路のワンチップ化を可能にすることができる
とともに、電流制御回路としては電力損失を大幅に低減
することを目的とし、 ドレイン電極が外部負荷を接続するオープンドレイン端
子に接続される電流制御用ＭＯＳトランジスタと、ソー
ス電極が過電流検出用抵抗に接続され、ドレイン電極が
前記オープンドレイン端子に接続される電流検出用ＭＯ
Ｓトランジスタとを半導体基板上に設けた構成とした。

［産業上の利用分野］ 本発明は半導体集積回路装置に係り、詳しくは電流制御
のＭＯＳ）ランジスタを含む電流制御用の半導体集積回
路装置に関するものである。

近年、各種機器において小型化が進むなかで電流制御回
路もワンチップ化が要求されている。そのため、電流制
御回路をワンチップ化した場合には過電流の対策が重要
となる。

［従来の技術］ 従来、ＭＯＳトランジスタを用いて大電流制御する制御
回路は第４図に示すように、電流制御用のＮＭＯＳトラ
ンジスタ３１はそのドレイン端子に負荷３２が接続され
、ゲート端子にＰＭＯＳトランジスタ３３とＮＭＯＳト
ランジスタ３４よりなるバッファ回路３５を介して指令
信号ＳＧＩが入力されるようになっている。そして、Ｌ
レベルの前記指令信号ＳＧＩに基づいＮＭＯＳトランジ
スタ３１がオンすることによって、負荷３２に電源■Ｃ
Ｃが印加され、同負荷３２が駆動されるようになってい
る。

又、前記電流制御用のＮＭＯＳトランジスタ３１はその
ソース端子に負荷電流を検出する抵抗３６が接続され、
その抵抗３６の端子間電圧（検出電圧）が過電流を検出
するコンパレータ３７に出力されるようになっている。

コンパレータ３７はこの検出電圧と、予め設定した基準
電圧（最大許容の負荷電流（過電流）の時の抵抗３６の
端子間電圧）ＶＳとを比較し、検出電圧が基準電圧ＶＳ
以上になった時、Ｈレベルの検出信号を次段のトランジ
スタ３８のベース端子に出力する。トランジスタ３８は
そのコレクタ端子を前記ＮＭＯＳトランジスタ３１のゲ
ート端子に接続され、エミッタ端子はアースされている
。従って、トランジスタ３８はＨレベルの検出信号でオ
ンし、前記指令信号ＳＧＩに基づいてオンしているＮＭ
ＯＳ）ランジスタ３１をオフさせる。

そして、この制御回路では負荷３２に過電流か流れた時
、ＮＭＯＳトランジスタ３Ｉが強制的にオフし、負荷電
流が最大許容値に下がるまで負荷３２への電源ＶＣＣの
供給を停止することになる。

［発明が解決しようとする課題］ ところで、上記制御回路をワンチップ化を考えると、抵
抗３６が占める面積が非常に大きくなり実現が不可能で
あった。即ち、例えば負荷電流の最大許容値を２アンペ
ア、基準電圧をノイズに基づく誤動作及び電力損失を考
慮して０．５Ｖとすると、抵抗３６の抵抗値Ｒを０．２
５オームにする必要がある。この抵抗値Ｒが０．２５オ
ームの抵抗３６をシート抵抗で実現するには抵抗値が小
さすぎ、非常に大きな面積が必要となり、チップ上に他
の制御回路を組み込むみことができない。

又、前記電流制御用のＮＭＯＳ）ランジスタ３１のオン
抵抗は抵抗３６より小さいので、抵抗３６で消費する電
力が大きくなり効率が悪かった。

本発明は上記問題点を解消するためになされたものであ
って、その目的は電流制御回路のワンチップ化を可能に
することができるとともに、電流制御回路としては電力
損失を大幅に低減することかできる半導体集積回路装置
を提供することにある。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

半導体基板１上の一つの島２には共通の一つのドレイン
電極を有した複数個の電流制御用ＭＯＳトランジスタ３
が設けられている。そのドレイン電極は外部負荷４が接
続されるオープンドレイン端子８に接続される。又、前
記電流制御用ＭＯＳトランジスタ３と異なる別の島５に
は電流検出用ＭＯＳトランジスタ６が設けられ、そのド
レイン電極は前記オープンドレイン端子８に接続される
とともに、ソース電極には過電流検出用抵抗７が接続さ
れている。

［作用］ 電流検出用ＭＯ８）ランジスタロ及び複数個の電流制御
用ＭＯＳトランジスタ３をオンさせた状態で、外部負荷
４に過電流が流れると、この過電流は電流制御用ＭＯＳ
トランジスタ６及び複数個の電流検出用ＭＯＳトランジ
スタ３にそれぞれ流れる。このとき、過電流は電流検出
用ＭＯ３Ｉ−ランジスタ６及び複数個の電流制御用ＭＯ
Ｓトランジスタ３にそれぞれ分流して流れるので、電流
検出用ＭＯＳトランジスタ６に流れる過電流が小さくな
る。

この結果、電流が小さい分だけ電流検出用ＭＯＳトラン
ジスタ６のソース電極に接続される過電流検出用抵抗７
の抵抗値を大きくすることができる。又、過電流検出用
抵抗７による電力損失を小さくできる。

［実施例］ 以下、本発明を具体化した半導体集積回路装置の一実施
例を第２図に従って説明する。

半導体基板ＰにはＰＭＯＳトランジスタＴ１及びＮＭＯ
ＳＭＯＳトランジスタＴ２バッファ回路１１が構成され
ており、ＰＭＯ８）ランジスタＴ１のソース端子は電源
ＶＣＣに接続されるとともに、ＮＭＯＳＭＯＳトランジ
スタＴ２ス端子は接地されている。そして、前記バッフ
ァ回路１１の入力側には入力信号線１２を介して入力ピ
ン１３が設けられている。

そして、前記半導体基板Ｐ上のランド１５にはｎ個のＮ
チャネルとなるＤＭＯＳＭＯＳトランジスタＴ５接続さ
れて設けられ、それらの各ＤＭＯＳトランジスタＴ５は
１つの共通のドレイン電極で形成されている。又、その
ドレイン電極は外部電源１６に接続された外部負荷１７
が接続されるオープンドレイン端子１８に接続されてい
る。

更に、前記各ＤＭＯＳトランジスタＴ５のソース端子は
接地されるとともに、各ＤＭＯＳトランジスタＴ５のゲ
ート端子は前記出力信号線１４を介してバッファ回路１
１の出力側に接続されている。従って、入力ピン１３に
Ｌレベルの信号が入力されると、バッファ回路１１の出
力側がＨレベルとなり、この信号が出力信号線１４を介
して前記各ＤＭＯＳトランジスタＴ５のゲート端子に入
力される。この結果、各ＤＭＯ８）ランジスタＴ５がオ
ンし、外部負荷１７は外部電源１６によって駆動する。

そして、入力ピン１３にＨレベルの信号が入力されると
、バッファ回路１１の出力側がＬレベルとなり、この信
号が出力信号線１４を介して前記各ＤＭＯＳトランジス
タＴ５のゲート端子に入力される。この結果、各ＤＭＯ
ＳトランジスタＴ５がオフし、外部負荷１７の駆動が停
止する。

次に、前記外部負荷Ｉ７に過電流ＩＯが流れたとき、前
記ＤＭＯＳトランジスタＴ５をオフして過電流を遮断す
る制御部について説明する。

前記半導体基板Ｐ上の前記ランド１５と異なる別のラン
ドｌＯには電流検出用ＭＯＳトンランジスタとしてのＤ
ＭＯＳＭＯＳトランジスタＴ３られ、前記１個のＤＭＯ
８）ランシスタＴ５と同じサイズに形成されている。そ
して、前記ＤＭＯＳトランジスタＴ３のドレイン端子は
前記オープンドレイン端子１８に接続されるとともに、
ゲート端子は出力信号線１４に接続されている。

又、前記ＤＭＯＳトランジスタＴ３のソース端子には一
端が接地された過電流検出用の抵抗Ｒ１が接続され、Ｄ
ＭＯＳＭＯＳトランジスタＴ３る検出電流を検出する。

そして、前記半導体基板ＰにはコンパレータＣＭが設け
られ、このコンパレータＣＭのプラス端子はＤＭＯ８）
ランジスタＴ３のソース端子と過電流検出用抵抗Ｒ１と
の間の６点に接続されている。又、該コンパレータＣＭ
のマイナス端子には制限電流値を設定するため、基準電
圧ＶＳとなる基準電圧発生回路２０が接続されている。

ここで、基準電圧■Ｓは本実施例では次のように設定し
ている。

過負荷により外部負荷１７に流れる過電流となる電流Ｉ
Ｏはオープンドレイン端子１８から各ＤＭＯＳトランジ
スタＴ５に流れる電流１０ａと、ＤＭＯＳトランジスタ
Ｔ３に流れる電流１０ｂとに分流する。そのため、６点
にて検出される検出電圧はＲｌｘｌＯｂとなり、このと
きの値かＯ１ｉ記基準電圧■Ｓを上回るように設定して
いる。

尚、前記ＤＭＯＳトランジスタＴ３とｎｍ並列接続され
たＤＭＯＳＭＯＳトランジスタＴ５カレントミラー比が
１・ｎとなっている。従って、ｎ個並列接続されたＤＭ
ＯＳトランンスタＴ５に流れる電流１０ａを１としたと
き、ＤＭＯ８）ランジスタＴ３に流れる電流はｌ０ｂ−
（１／ｎ）Ｘ　ＩＯａとなる。

従って、前記Ｃ点にて検出される検出電圧はｎ個並列接
続されたＤＭＯＳトランジスタＴ５に流れる電流１０ａ
に基づいて（ＩＯａ／ｎ）ＸＲ１となる。

この結果、過電流が流れたときＣ点の検出電圧が（Ｉ　
Ｏａ／ｎ）　Ｒｌ　＞ＶＳとなるり、コンパレータＣＭ
はＨレベルの信号を出力する。又、過電流が流れていな
いときＣ点の検出電圧が（ＩＯａ／ｎ）Ｒ１＜ＶＳとな
り、コンパレータＣＭはトルベルの信号を出力する。

前記出力信号線１４にはバイポーラＮＰＮ型トランンス
タＴ４のコレクタ端子が接続されている。

該トランジスタＴ４はそのエミッタ端子が接地され、ベ
ース端子には前記コンパレータＣＭからの出力信号が入
力されるようになっている。

従って、前記コンパレータＣＭからＨレベルの信号がト
ランジスタＴ４のベース端子に出力され１す るとトランジスタＴ４がオンする。そして、トランジス
タＴ４のオンにより出力信号線１４を接地してトルベル
にし、ＤＭＯＳトランジスタＴ３゜Ｔ５を強制的にオフ
して過電流１０を遮断するようになっている。

次に、上記のように構成された半導体集積回路装置の作
用について説明する３゜ 入力ピン１３にトルベルの信号が入力されると、このト
ルベルの信号は入力信号線１２を介してバッファ回路１
１に入力される。すると、バッファ回路Ｉｌ内のＰＭＯ
ＳトランジスタＴＩがオン、ＮＭＯＳトランジスタＴ２
かオフとなり、出力信号線１４にはトルベルの信号が出
力される１゜従って、出力信号線１４を介してバッファ
回路１１の出力側からＨレベルの信号がＤＭｏｓトラン
ジスタＴ３．Ｔ５のベース端子にそれぞれ入力される。

この結果、ＤＭＯＳトランジスタＴ３．Ｔ５がオンする
ため、外部負荷１７が外部電源１Ｇによって駆動する。

ここで、外部負荷１７に過電流となる電流ＩＯが流れる
と、Ｃ点の検出電圧は（Ｉ　Ｏａ／ｎ）　Ｒ１〉ＶＳと
なるので、コンパレータＣＭはＨレベルの信号をトラン
ジスタＴ４のベース端子に出力する。

この結果、トランジスタＴ４がオンするため、出力信号
線１４は接地レベル、即ちＬベレルとなり、前記ＤＭＯ
ＳトランジスタＴ３．Ｔ５がオフとなる。その結果、外
部負荷１７に流れる過電流ＩＯが遮断される。

又、過電流ＩＯが遮断されることによりＣ点の検出電圧
が低下し、検出電圧が基準電圧発生回路２０の基準電圧
ＶＳ以下になるとコンパレータＣＭはトルベルの信号を
トランジスタＴ４のベース端子に出力し、トランジスタ
Ｔ４をオフさせる。

すると、出力信号線１４は再びＨレベルとなるため、Ｄ
ＭＯＳトランジスタＴ３．Ｔ５がオンし、外部負荷■７
を駆動させることができる。

又、このときもＣ点の検出電圧をコンパレータＣＭによ
って比較検出し、基準電圧■Ｓ以上となったときには再
びコンパレータＣＭによりトランジスタＴ４をオンし、
出力信号線１４をトルベルにしてＤＭＯＳトランジスタ
Ｔ３．Ｔ５をオフさせる。

ここで、過電流保護を行うように回路定数を設定する。

例えば、ｎ個のＤＭ’０３ｌ−ランジスタ１゛５に流れ
る電流をＩＯａ、基準電圧発生回路２０の基姑電圧をＶ
Ｓ、抵抗Ｒ１の抵抗値をｒｌ、ＤＭＯＳトランジスタＴ
５の数をｎ個としたとき、ＶＳ　−（１０ａ／ｎ）　Ｘ
　ｒ　１ という関係式が成立する。

そして、ｌ０ａ＝２ＡＸＶＳ　＝０．５Ｖ、ｎ＝１００
０個とすると、上記の式に代入してｒ　１＝２５０オー
ムとなる。

よって、従来とは異なり数〜数百オームとなる抵抗値の
抵抗Ｒ１に設定することができるため、抵抗Ｒ１を半導
体基板Ｐ上に設ける面積を小さくすることができる。こ
の結果、電流制御回路をワンチップ化することができる
。

又、過電流検出用抵抗Ｒ１に流れる電流を小さくするこ
とができるため、抵抗Ｒ１による電力損失を小さくする
ことができる。

更に、本実施例においてはＤＭＯＳトランジスタＴ３．
Ｔ５によって半導体集積回路装置を具体化したが、第３
図に示すようにＰチャネルのＤＭＯＳトランジスタＴ６
．Ｔ７によって具体化することも可能である。この場合
、電源装置■ＣＣと出力信号線１４との間に接続される
トランジスタＴ８はバイポーラＰＮＰ型を使用する。又
、外部負荷１７の駆動は直接電源ＶＣＣを使用するため
、外部電源１６を省略することができる。

又、電流制御用トランジスタをＮチャンネルのＤＭＯＳ
トランジスタＴ３．Ｔ５をＮＭＯＳトランジスタに代え
て具体化することも可能である。

［発明の効果］ 以上詳述したように、本発明は電流制御回路のワンチッ
プ化を可能にすることができるとともに、電流制御回路
としては電力損失を大幅に低減することかできる優れた
効果を有する。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明を半導体集積回路装置に具体化した電気
回路図、 第３図は本発明の別個を示す電気回路図、第４図は従来
例を示す電気回路図である。 図において、 １は半導体基板、 ３は電流制御用ＭＯＳトランジスタ、 ４は外部負荷、 ６は電流検出用ＭＯＳトランジスタ、 ７は過電流検出用抵抗、 ８はオープンドレイン端子である。 第４図 従来例を示す電気回路図

Claims (1)

1. 【特許請求の範囲】 １、ドレイン電極が外部負荷（４）を接続するオープン
   ドレイン端子（８）に接続される電流制御用ＭＯＳトラ
   ンジスタ（３）と、 ソース電極が過電流検出用抵抗（７）に接続され、ドレ
   イン電極が前記オープンドレイン端子（８）に接続され
   る電流検出用ＭＯＳトランジスタ（６）と を半導体基板（１）上に設けたことを特徴とする半導体
   集積回路装置。 ２、前記過電流検出用抵抗の端子間電圧を入力し、過電
   流の有無を判定する判定回路と、前記判定回路の過電流
   判定信号に基づいて動作し、前記各電流制御用ＭＯＳト
   ランジスタ及び電流検出用ＭＯＳトランジスタをオフさ
   せるスイッチング素子と を設けたことを特徴とする請求項１記載の半導体集積回
   路装置。