JPH01248704A - 掃引周波数信号発生器 - Google Patents
掃引周波数信号発生器Info
- Publication number
- JPH01248704A JPH01248704A JP7446688A JP7446688A JPH01248704A JP H01248704 A JPH01248704 A JP H01248704A JP 7446688 A JP7446688 A JP 7446688A JP 7446688 A JP7446688 A JP 7446688A JP H01248704 A JPH01248704 A JP H01248704A
- Authority
- JP
- Japan
- Prior art keywords
- sweep
- signal
- frequency
- width
- width control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003079 width control Methods 0.000 claims abstract description 79
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 239000003550 marker Substances 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010408 sweeping Methods 0.000 abstract description 7
- 230000001976 improved effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、周波数を掃引しながら出力する掃引周波数
信号発生器に係り、例えば掃引のスタートおよびストッ
プの周波数確度、それら周波数間をアナログ掃引中の掃
引周波数確度等を向上させた掃引周波数信号発生器に関
するものである。
信号発生器に係り、例えば掃引のスタートおよびストッ
プの周波数確度、それら周波数間をアナログ掃引中の掃
引周波数確度等を向上させた掃引周波数信号発生器に関
するものである。
(従来の技術)
アナログ掃引においてスタート周波数の確度を良くした
ものに、特公昭61−11003号公報に示されるもの
があった。この概要を第4図に示し、その動作を説明す
る。掃引のスタート時点で掃引波形信号Cを掃引休止状
態にし、ホールド回路80の入出力端子をスルーにする
。このとき、位相検出部71が可変発振器60からの信
号と基準信号発生器72からの信号との位相差を検出し
、そのときの位相差信号を前記ホールド回路80を介し
て演算器50へ送出する。演算器50は掃引休止状態の
掃引波形信号Cと位相差信号とを加算して電圧制御形発
振器である可変発振器60へ出力する。このようにして
位相・ロック・ループを形成し、ロックしたところでホ
ールド回路80が位相差信号をホールドして位相・ロッ
ク・ループを解除する。同時に掃引波形信号Cの掃引休
止状態は終了する。次に、掃引を開始した掃引波形信号
Cが演算器50でホールドされた位相差信号に加算され
て、可変発振器60に加えられる。このとき可変発振器
60はロックしたスタート周波数から周波数掃引をスタ
ートする。掃引のストップ周波数は掃引波形信号Cで決
まる。
ものに、特公昭61−11003号公報に示されるもの
があった。この概要を第4図に示し、その動作を説明す
る。掃引のスタート時点で掃引波形信号Cを掃引休止状
態にし、ホールド回路80の入出力端子をスルーにする
。このとき、位相検出部71が可変発振器60からの信
号と基準信号発生器72からの信号との位相差を検出し
、そのときの位相差信号を前記ホールド回路80を介し
て演算器50へ送出する。演算器50は掃引休止状態の
掃引波形信号Cと位相差信号とを加算して電圧制御形発
振器である可変発振器60へ出力する。このようにして
位相・ロック・ループを形成し、ロックしたところでホ
ールド回路80が位相差信号をホールドして位相・ロッ
ク・ループを解除する。同時に掃引波形信号Cの掃引休
止状態は終了する。次に、掃引を開始した掃引波形信号
Cが演算器50でホールドされた位相差信号に加算され
て、可変発振器60に加えられる。このとき可変発振器
60はロックしたスタート周波数から周波数掃引をスタ
ートする。掃引のストップ周波数は掃引波形信号Cで決
まる。
(発明が解決しようとする課題)
上記のような掃引周波数信号発生器では、周波数掃引時
のスタート周波数の確度は良いが、ストップ周波数およ
び掃引中の掃引周波数の確度は可変発振器60と掃引波
形信号Cの直線性(電圧−周波数特性)および安定度に
依存し、良くないという問題点があった。
のスタート周波数の確度は良いが、ストップ周波数およ
び掃引中の掃引周波数の確度は可変発振器60と掃引波
形信号Cの直線性(電圧−周波数特性)および安定度に
依存し、良くないという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、スタートおよびストップの周波数確度、それら周
波数間を掃引中の掃引周波数確度等を向上した掃引周波
数信号発生器を得ることを目的とする。
ので、スタートおよびストップの周波数確度、それら周
波数間を掃引中の掃引周波数確度等を向上した掃引周波
数信号発生器を得ることを目的とする。
(課題を解決するための手段)
この発明にがかる掃引周波数信号発生器は、掃引制御信
号に応じて掃引周波数信号を出力する可変発振器と、可
変発振器の出力する周波数を指定されたロック周波数に
位相・ロックさせるための位相差信号を出力するPLL
帰還部と、タイミング信号により位相・ロック・ルーフ
をオン、オフし、オフ時にはオン時の位相差信号をホー
ルドするホールド回路と、周波数掃引するための掃引波
形信号と位相差信号とを演算して掃引制御信号として出
力する演算器と、あらかじめ設定されている複数のロッ
ク周波数に応じた電圧点に掃引休止時間を設けた周期性
の掃引電圧波形信号を出力し、かつ掃引休止時間に同期
したタイミング信号を出力し、ホールド回路を掃引休止
時間にオンにせしめる掃引部と、幅制御信号に応じて掃
引電圧波形信号のロック周波数間の掃引電圧を可変して
掃引波形信号として出力する幅制御部と、複数のロック
周波数をタイミング信号に沿って順次切換えてPLL帰
還部に指定する周波数切換え部と、ロック周波数に応じ
た位相差信号をもとに幅制御信号を生成して幅制御部へ
出力し、位相差信号間のレベル差がなくなるように制御
する幅検出部とを備えたものである。
号に応じて掃引周波数信号を出力する可変発振器と、可
変発振器の出力する周波数を指定されたロック周波数に
位相・ロックさせるための位相差信号を出力するPLL
帰還部と、タイミング信号により位相・ロック・ルーフ
をオン、オフし、オフ時にはオン時の位相差信号をホー
ルドするホールド回路と、周波数掃引するための掃引波
形信号と位相差信号とを演算して掃引制御信号として出
力する演算器と、あらかじめ設定されている複数のロッ
ク周波数に応じた電圧点に掃引休止時間を設けた周期性
の掃引電圧波形信号を出力し、かつ掃引休止時間に同期
したタイミング信号を出力し、ホールド回路を掃引休止
時間にオンにせしめる掃引部と、幅制御信号に応じて掃
引電圧波形信号のロック周波数間の掃引電圧を可変して
掃引波形信号として出力する幅制御部と、複数のロック
周波数をタイミング信号に沿って順次切換えてPLL帰
還部に指定する周波数切換え部と、ロック周波数に応じ
た位相差信号をもとに幅制御信号を生成して幅制御部へ
出力し、位相差信号間のレベル差がなくなるように制御
する幅検出部とを備えたものである。
そして、幅検出部に複数のロック周波数に応じた位相差
信号をもとに生成した幅制御信号の値を、前回の掃引時
間に幅制御部に設定されていた幅制御信号の値に積算し
て、新しい幅制御信号として出力させることもできる。
信号をもとに生成した幅制御信号の値を、前回の掃引時
間に幅制御部に設定されていた幅制御信号の値に積算し
て、新しい幅制御信号として出力させることもできる。
また、ロック周波数として掃引のスタート、ストップ周
波数およびそのスタート、ストップの間にマーカ周波数
が設定できるようにするため、幅検出部に、これら各ロ
ック周波数の位相差信号間のレベル差をもとに生成した
幅制御信号の値を、前に幅制御部に送出した当該ロック
周波数間の幅制御信号の値に積算して、次の掃引に当該
ロック周波数間の幅制御信号として出力させてもよい。
波数およびそのスタート、ストップの間にマーカ周波数
が設定できるようにするため、幅検出部に、これら各ロ
ック周波数の位相差信号間のレベル差をもとに生成した
幅制御信号の値を、前に幅制御部に送出した当該ロック
周波数間の幅制御信号の値に積算して、次の掃引に当該
ロック周波数間の幅制御信号として出力させてもよい。
さらに幅検出部に、掃引部からのタイミング信号によっ
て、m回の掃引周期の間は幅制御信号をホールドして出
力させ、m回の次のn回(m>n)の掃引周期に幅制御
信号を新しい値に入れ替えて出力させてもよい。
て、m回の掃引周期の間は幅制御信号をホールドして出
力させ、m回の次のn回(m>n)の掃引周期に幅制御
信号を新しい値に入れ替えて出力させてもよい。
(作用)
この発明においては、掃引休止時間に指定されたロック
周波数で可変発振器に位相・ロックをかけ、そのときP
LL帰還部が出力する位相差信号をホールドして演算器
に加える。一方、幅検出部が幅制御部に、ロック周波数
の位相差信号をもとに、ロック周波数間の位相差信号間
のレベル差がなくなるように掃引電圧波形信号を可変さ
せ、これを掃引波形信号として演算器に人力せしめる。
周波数で可変発振器に位相・ロックをかけ、そのときP
LL帰還部が出力する位相差信号をホールドして演算器
に加える。一方、幅検出部が幅制御部に、ロック周波数
の位相差信号をもとに、ロック周波数間の位相差信号間
のレベル差がなくなるように掃引電圧波形信号を可変さ
せ、これを掃引波形信号として演算器に人力せしめる。
演算器は位相差信号と掃引波形信号とを演算して掃引制
御信号として可変発振器に送出してこれを制御する。な
お、ロック周波数としてスタートおよびストップ周波数
を設定できる。
御信号として可変発振器に送出してこれを制御する。な
お、ロック周波数としてスタートおよびストップ周波数
を設定できる。
幅検出部に、幅制御信号を経時的に積算して、位相差信
号間のレベル差がなくなるように幅制御部を制御せしめ
ることにより、位相・ロック・ループを最適に使用でき
る。
号間のレベル差がなくなるように幅制御部を制御せしめ
ることにより、位相・ロック・ループを最適に使用でき
る。
また、ロック周波数としてスタート周波数、ストップ周
波数、さらにこれら周波数間にマーカ周波数を設定でき
る。マーカ周波数を挿入すれば、可変発振器の直線性は
さらに改善される。
波数、さらにこれら周波数間にマーカ周波数を設定でき
る。マーカ周波数を挿入すれば、可変発振器の直線性は
さらに改善される。
さらに、掃引部がタイミング信号を送出せしめて、幅検
出部に対し間欠的に幅制御信号を新しい値に入れ替えて
出力するように制御させることにより、掃引速度および
総合的な掃引繰返し速度を早めることもできる。
出部に対し間欠的に幅制御信号を新しい値に入れ替えて
出力するように制御させることにより、掃引速度および
総合的な掃引繰返し速度を早めることもできる。
(実施例)
第1図はこの発明の一実施例を示す図であり、第2図は
、第1図における主要部が入出力する信号を示す図であ
る。なお、第4図と同一符号は同一部分を示す。これら
の図で、10はパネル制御部で、キー操作等で所望のロ
ック周波数および掃引時間を人力するためのものである
。この例では、ロック周波数としてスタート周波数、ス
トップ周波数を入力するようにされている。2oは掃引
部で、複数のロック周波数に応じた電圧点に掃引休止時
間を設けた周期性の掃引電圧波形信号すを出力する掃引
波形発生部21、および掃引休止時間に同期したタイミ
ング信号a1〜a4およびdを出力するシーケンス制御
部22からなる。
、第1図における主要部が入出力する信号を示す図であ
る。なお、第4図と同一符号は同一部分を示す。これら
の図で、10はパネル制御部で、キー操作等で所望のロ
ック周波数および掃引時間を人力するためのものである
。この例では、ロック周波数としてスタート周波数、ス
トップ周波数を入力するようにされている。2oは掃引
部で、複数のロック周波数に応じた電圧点に掃引休止時
間を設けた周期性の掃引電圧波形信号すを出力する掃引
波形発生部21、および掃引休止時間に同期したタイミ
ング信号a1〜a4およびdを出力するシーケンス制御
部22からなる。
30はタイミング信号dに沿ってロック周波数を順次切
換えてシーケンシャルに指定するためロック周波数指定
信号eを出力する周波数切換え部、40は幅制御部で、
可変抵抗減衰器でも構成できるが、この例ではD/A変
換器と増幅器で構成され、デジタルの幅制御信号jによ
って前記掃引電圧波形信号すにおけるロック周波数間に
相当する電圧幅を可変して、すなわち、その間の掃引傾
斜を可変して掃引波形信号Cとして出力している。
換えてシーケンシャルに指定するためロック周波数指定
信号eを出力する周波数切換え部、40は幅制御部で、
可変抵抗減衰器でも構成できるが、この例ではD/A変
換器と増幅器で構成され、デジタルの幅制御信号jによ
って前記掃引電圧波形信号すにおけるロック周波数間に
相当する電圧幅を可変して、すなわち、その間の掃引傾
斜を可変して掃引波形信号Cとして出力している。
したがって、この幅制御部40はロック周波数間の電圧
幅を可変すると同時に、ロック周波数間の掃引速度を可
変している。73は周波数変換部で、周波数切換え部3
0からのロック周波数指定信号eに応じて前記可変発振
器60の出力周波数を変換して前記位相検出部71に可
変して出力する。ここで、70はPLL帰還部で、前記
位相検出部71.前記基準信号発生器72および前記周
波数変換部73で構成される。90は幅検出部で、ロッ
ク周波数指定信号eに応じた位相差信号gを受けてホー
ルドするホールド回路91.92、これら位相差信号8
間のレベル差を検出し、これをレベル差信号iとして出
力する差検出部93、前回の掃引時(少なくとも実際に
周波数掃引されていた時間)に設定されていた幅制御信
号jをホールドするホールド回路94.演算器95、演
算器95に積算させるための前記レベル差信号iをホー
ルドするホールド回路96からなる。
幅を可変すると同時に、ロック周波数間の掃引速度を可
変している。73は周波数変換部で、周波数切換え部3
0からのロック周波数指定信号eに応じて前記可変発振
器60の出力周波数を変換して前記位相検出部71に可
変して出力する。ここで、70はPLL帰還部で、前記
位相検出部71.前記基準信号発生器72および前記周
波数変換部73で構成される。90は幅検出部で、ロッ
ク周波数指定信号eに応じた位相差信号gを受けてホー
ルドするホールド回路91.92、これら位相差信号8
間のレベル差を検出し、これをレベル差信号iとして出
力する差検出部93、前回の掃引時(少なくとも実際に
周波数掃引されていた時間)に設定されていた幅制御信
号jをホールドするホールド回路94.演算器95、演
算器95に積算させるための前記レベル差信号iをホー
ルドするホールド回路96からなる。
これらの構成で、パネル制御部10、掃引部20および
周波数切換え部30は、CPU、メモリおよびこれらを
動作させるクロック発生器等からなる。幅検出部90は
アナログ回路でも構成できるが、この例ではA/D変換
器、CPUおよびラッチ回路等で構成し、幅制御信号j
をデジタル信号で出力している。
周波数切換え部30は、CPU、メモリおよびこれらを
動作させるクロック発生器等からなる。幅検出部90は
アナログ回路でも構成できるが、この例ではA/D変換
器、CPUおよびラッチ回路等で構成し、幅制御信号j
をデジタル信号で出力している。
次に第1図および第2図をもとに動作を手順に沿って説
明する。
明する。
(イ)t%1引部20は、パネル制御部10よりキーで
入力された所望のスタート、ストップの各ロック周波数
(それぞれFl、F2とする)と掃引時間の各情報を受
けて、これら周波数の差に応じたタイミング信号aを生
成する。掃引波形発生部21はタイミング信号aに基い
て、ロック周波数に応じて掃引休止時間を有する掃引電
圧波形信号すを発生する。シーケンス制御部22は、タ
イミング信号aをもとにホールド回路80.91゜92
.94.96および周波数切換え部30を制御するため
のタイミング信号a+%a4およびdを生成する。また
、シーケンス制御部22は、周波数切換え部30をタイ
ミング信号dで制御して、ロック周波数Fl、F2を交
互に切換えてPLL帰遠部70へ指定するため、第2図
(e)に示すタイミングでロック周波数指定信号eを発
生させている。
入力された所望のスタート、ストップの各ロック周波数
(それぞれFl、F2とする)と掃引時間の各情報を受
けて、これら周波数の差に応じたタイミング信号aを生
成する。掃引波形発生部21はタイミング信号aに基い
て、ロック周波数に応じて掃引休止時間を有する掃引電
圧波形信号すを発生する。シーケンス制御部22は、タ
イミング信号aをもとにホールド回路80.91゜92
.94.96および周波数切換え部30を制御するため
のタイミング信号a+%a4およびdを生成する。また
、シーケンス制御部22は、周波数切換え部30をタイ
ミング信号dで制御して、ロック周波数Fl、F2を交
互に切換えてPLL帰遠部70へ指定するため、第2図
(e)に示すタイミングでロック周波数指定信号eを発
生させている。
(ロ)幅制御部40は、幅制御信号jに応じ掃引電圧波
形信号すを制御し、掃引波形信号Cとして出力している
。ここで、各構成が理想的な状態と仮定すれば、幅検出
部90から出力される幅制御信号jによる制御量はゼロ
となる。つまり、この場合、第2図において、掃引電圧
波形信号すと掃引波形信号Cは同じである。この掃引周
期まで(時間t、まで)理想的な状態が成立していると
して説明する。したがって、演算器95が出力している
値はゼロである。
形信号すを制御し、掃引波形信号Cとして出力している
。ここで、各構成が理想的な状態と仮定すれば、幅検出
部90から出力される幅制御信号jによる制御量はゼロ
となる。つまり、この場合、第2図において、掃引電圧
波形信号すと掃引波形信号Cは同じである。この掃引周
期まで(時間t、まで)理想的な状態が成立していると
して説明する。したがって、演算器95が出力している
値はゼロである。
(ハ)上記のような条件およびタイミング関係にあると
き、掃引休止時間t。−t2、t3〜t5(第2図を参
照)にホールド回路80がオンになり、位相・ロック・
ループが形成される。したがって、掃引休止時間として
は、位相・ロック・ループが周波数ロックするのに必要
な時間が設定されている。これらの位相・ロック時に位
相検出部71は、周波数変換部73がロック周波数指定
信号eに応じて可変発振器60からの信号を周波数変換
した信号と基準信号発生器72からの信号とを比較し、
これら信号の位相差に応じた位相差信号gを出力する。
き、掃引休止時間t。−t2、t3〜t5(第2図を参
照)にホールド回路80がオンになり、位相・ロック・
ループが形成される。したがって、掃引休止時間として
は、位相・ロック・ループが周波数ロックするのに必要
な時間が設定されている。これらの位相・ロック時に位
相検出部71は、周波数変換部73がロック周波数指定
信号eに応じて可変発振器60からの信号を周波数変換
した信号と基準信号発生器72からの信号とを比較し、
これら信号の位相差に応じた位相差信号gを出力する。
(ニ)このようなロック周波数指定信号eで指定された
ロック周波数Fl、F2に対応した位相差信号を、tl
lj4なるときに順次、ホールド回路80がサンプリン
グ・ホールドし位相差信号gを出力する。
ロック周波数Fl、F2に対応した位相差信号を、tl
lj4なるときに順次、ホールド回路80がサンプリン
グ・ホールドし位相差信号gを出力する。
演算器50はこれらの位相差信号gと前記掃引波形信号
Cを加算し、この結果な掃引制御信号fとして出力して
可変発振器60を制御する。
Cを加算し、この結果な掃引制御信号fとして出力して
可変発振器60を制御する。
(ホ)一方、ホールド回路91.92はtl。
t4なるときに、それぞれロック周波数指定信号eで指
定されたロック周波数Fl、F2に対応した位相差信号
gをサンプリング・ホールドして出力する。
定されたロック周波数Fl、F2に対応した位相差信号
gをサンプリング・ホールドして出力する。
次に、差検出部93がロック周波数指定信号eで指定さ
れたロック周波数F1とF2間に対応した位相差信号8
間のレベル差を検出してレベル差信号iを出力する。
れたロック周波数F1とF2間に対応した位相差信号8
間のレベル差を検出してレベル差信号iを出力する。
ホールド回路96がレベル差信号iを七〇にホールドし
て演算器95へ送出する。
て演算器95へ送出する。
ホールド回路94は、演算器95が出力していた幅制御
信号jをt5にサンプリングホールドし、さらに演算器
95へ戻す(第2図のhホールド回路94の出力の波形
を参照)。
信号jをt5にサンプリングホールドし、さらに演算器
95へ戻す(第2図のhホールド回路94の出力の波形
を参照)。
演算器95は、t、以降に人力されてくるレベル差信号
iと幅制御信号jとを積算して、この結果を次の掃引以
降の新しい幅制御信号jとしてt6までに出力して、幅
制御部40にその利得を可変せしめる。幅制御信号jの
値は、次のtllまで再びホールド回路94がホールド
するまで同一である。この場合は、(ロ)で説明したよ
うに理想状態なので、幅制御信号jの値はゼロであり前
記幅制御部4oの利得は変化しない。
iと幅制御信号jとを積算して、この結果を次の掃引以
降の新しい幅制御信号jとしてt6までに出力して、幅
制御部40にその利得を可変せしめる。幅制御信号jの
値は、次のtllまで再びホールド回路94がホールド
するまで同一である。この場合は、(ロ)で説明したよ
うに理想状態なので、幅制御信号jの値はゼロであり前
記幅制御部4oの利得は変化しない。
(へ)次に、可変発振器60の直線性(電圧−周波数特
性)が、例えば温度上昇などでt6なる時間に、F2の
ロック周波数付近で最初にαだけ変動し、そのまま安定
状態になったとして動作を説明する。まず、前回の掃引
(t o −t s間の掃引)が前記のように理想状態
で行なわれたため、上記変動が生じた後の掃引(ts〜
tl1間の掃引)においても、前の掃引と同じ掃引波形
信号Cが演算器50に人力されている。
性)が、例えば温度上昇などでt6なる時間に、F2の
ロック周波数付近で最初にαだけ変動し、そのまま安定
状態になったとして動作を説明する。まず、前回の掃引
(t o −t s間の掃引)が前記のように理想状態
で行なわれたため、上記変動が生じた後の掃引(ts〜
tl1間の掃引)においても、前の掃引と同じ掃引波形
信号Cが演算器50に人力されている。
(ト)掃引休止時間t6〜1.,1.〜tloには位相
・ロック・ループが動作する。このとき位相検出部71
は、ロック周波数F2付近で周波数の変動分αに応じた
電圧ΔEαを含む位相差信号gを演算器50へ送出する
。演算器50はtloに電圧ΔEαに応じた段差を生じ
た掃引制御信号fを出力する(第2図を参照)。
・ロック・ループが動作する。このとき位相検出部71
は、ロック周波数F2付近で周波数の変動分αに応じた
電圧ΔEαを含む位相差信号gを演算器50へ送出する
。演算器50はtloに電圧ΔEαに応じた段差を生じ
た掃引制御信号fを出力する(第2図を参照)。
(チ)幅検出部90のホールド回路91.92は、Fl
における位相差信号gのレベルをE、とするとE+、E
++ΔEαをホールドする。さらにホールド回路96が
、これらのレベル差信号i(=ΔEα)をホールドする
。次に演算器95がこのレベル差信号i (=ΔEα)
を前回の掃引周期の幅制御信号j(この例では、ゼロ)
に積算し、新しい幅制御信号jとして次の掃引周期の1
、□〜t17に幅制御部40へ送出する。
における位相差信号gのレベルをE、とするとE+、E
++ΔEαをホールドする。さらにホールド回路96が
、これらのレベル差信号i(=ΔEα)をホールドする
。次に演算器95がこのレベル差信号i (=ΔEα)
を前回の掃引周期の幅制御信号j(この例では、ゼロ)
に積算し、新しい幅制御信号jとして次の掃引周期の1
、□〜t17に幅制御部40へ送出する。
幅制御部40は次の掃引周期の少なくともt12〜t1
7の掃引電圧波形信号すの電圧を変えて、掃引波形信号
Cとして出力する(第2図を参照)。
7の掃引電圧波形信号すの電圧を変えて、掃引波形信号
Cとして出力する(第2図を参照)。
(ワ)次の掃引は変動分αを補償した掃引波形信号Cに
よって行われるが、可変発振器60が出力する周波数は
この1回の掃引中に補償されきれない場合がある。つま
り、幅制御部4oにおける制御誤差および演算器50や
可変発振器60の感度のバラツキにより、変動分αを一
度に補償することができず、誤差分β(くα)が残る場
合がある。しかし、上記の動作の繰返しを、さらに次の
掃引周期以降も続けることで、この誤差分βはゼロに収
束する。
よって行われるが、可変発振器60が出力する周波数は
この1回の掃引中に補償されきれない場合がある。つま
り、幅制御部4oにおける制御誤差および演算器50や
可変発振器60の感度のバラツキにより、変動分αを一
度に補償することができず、誤差分β(くα)が残る場
合がある。しかし、上記の動作の繰返しを、さらに次の
掃引周期以降も続けることで、この誤差分βはゼロに収
束する。
このように、掃引休止期間に所望のロック周波数で可変
発振器60に位相・ロックをかけ、さらにそのときの位
相差信号gをホールドして可変発振器60に加え、かつ
ホールドした位相差信号gをもとに幅制御信号jを経時
的に積算させ、積算した新しい幅制御信号jで次の掃引
周期以降に位相差信号8間のレベル差がなくなるように
幅制御部40を制御している(なお、この例では実質的
にレベル差信号iを積算している。ここでは、幅制御信
号jをレベル差信号iと読み換えられる)。
発振器60に位相・ロックをかけ、さらにそのときの位
相差信号gをホールドして可変発振器60に加え、かつ
ホールドした位相差信号gをもとに幅制御信号jを経時
的に積算させ、積算した新しい幅制御信号jで次の掃引
周期以降に位相差信号8間のレベル差がなくなるように
幅制御部40を制御している(なお、この例では実質的
にレベル差信号iを積算している。ここでは、幅制御信
号jをレベル差信号iと読み換えられる)。
ここにおける積算によって、位相・ロック・ループで検
出される位相差信号gを幅検出部90および幅制御部4
0のルートで補償するもので、位相・ロック・ループの
負担を軽減し最適な応答速度で使用できる。
出される位相差信号gを幅検出部90および幅制御部4
0のルートで補償するもので、位相・ロック・ループの
負担を軽減し最適な応答速度で使用できる。
なお、上記実施例では積算を幅検出部90の出力側のレ
ベル差信号iの段階で行っているが、入力端の位相差信
号gの段階で行ってもよい。このときは、個別に積算さ
れた位相差信号8間のレベル差を直接に幅制御信号jと
して出力する(結果として、位相差信号gが積算されれ
ばよい)。
ベル差信号iの段階で行っているが、入力端の位相差信
号gの段階で行ってもよい。このときは、個別に積算さ
れた位相差信号8間のレベル差を直接に幅制御信号jと
して出力する(結果として、位相差信号gが積算されれ
ばよい)。
また、ロック周波数としてスタート周波数F1、ストッ
プ周波数F2、さらにその周波数間にマーカ周波数FM
を設定できる。このときの動作は、上記実施例における
F1〜F2の関係をF1〜FMの関係あるいはFM−F
2の関係に読み換えることで説明される。このに動作に
おいて、1掃引周期内にF1〜FMとFM−F2のそれ
ぞれに対応する幅制御信号jがあるので、これらの幅制
御信号jを個別に経時的に積算させ、積算したそれぞれ
の結果をシーケンシャルに切り換えて、次の掃引周期以
降の対応する掃引時間に送出する必要がある。なお、前
記例では幅検出部90は隣接するロック周波数の位相差
信号8間のレベル差をもとに幅制御信号jを積算するこ
とになるが、例えばFlを基準としてFl、FMとFl
、F2の各間の位相差信号8間のレベル差をもとに、F
1〜FM、FM−F2の各掃引期間に応じた幅制御信号
jを求めさせるようにしてもよい。
プ周波数F2、さらにその周波数間にマーカ周波数FM
を設定できる。このときの動作は、上記実施例における
F1〜F2の関係をF1〜FMの関係あるいはFM−F
2の関係に読み換えることで説明される。このに動作に
おいて、1掃引周期内にF1〜FMとFM−F2のそれ
ぞれに対応する幅制御信号jがあるので、これらの幅制
御信号jを個別に経時的に積算させ、積算したそれぞれ
の結果をシーケンシャルに切り換えて、次の掃引周期以
降の対応する掃引時間に送出する必要がある。なお、前
記例では幅検出部90は隣接するロック周波数の位相差
信号8間のレベル差をもとに幅制御信号jを積算するこ
とになるが、例えばFlを基準としてFl、FMとFl
、F2の各間の位相差信号8間のレベル差をもとに、F
1〜FM、FM−F2の各掃引期間に応じた幅制御信号
jを求めさせるようにしてもよい。
このマーカ周波数FMが設定できることによリ、スター
ト周波数F1とストップ周波数F2の間のマーカ周波数
FM点で一度正しい周波数に校正されることになり、ス
タート、マーカ、ストップの各周波数間の直線性はより
改善される効果がある。言い換えれば、マーカ周波数F
Mの設定数を多くする(これは上記動作説明からして明
らかに可能なことである)と設定周波数間を補間しなが
らシンセサイザ・掃引(デジタル掃引)させることにな
る。
ト周波数F1とストップ周波数F2の間のマーカ周波数
FM点で一度正しい周波数に校正されることになり、ス
タート、マーカ、ストップの各周波数間の直線性はより
改善される効果がある。言い換えれば、マーカ周波数F
Mの設定数を多くする(これは上記動作説明からして明
らかに可能なことである)と設定周波数間を補間しなが
らシンセサイザ・掃引(デジタル掃引)させることにな
る。
さらに、使用環境が安定していて、上記構成要素に与え
る温度などの外乱が少ない場合は、掃引部20からタイ
ミング信号を受けて幅検出部90が、例えば30回の掃
引周期の間は幅制御信号jをホールドして出力し、その
後の3回の掃引周期のみ幅制御信号jを間欠的に新しい
値に入れ換えるようにすればよい。このことにより、上
記掃引休止時間における位相・ロックの応答時間が節約
できるので、掃引速度および総合的な掃引繰返し速度が
早められる。この動作を行わせることは、掃引部20あ
るいは幅検出部90にカウンタを備えて前記タイミング
信号を発生させることによりできる。ここで、前記の幅
制御信号jを新しい値に入れ換える回数(例では3回)
は、予想される外乱の印加時間および実施例における上
記構成要素の応答速度などによって決められる。
る温度などの外乱が少ない場合は、掃引部20からタイ
ミング信号を受けて幅検出部90が、例えば30回の掃
引周期の間は幅制御信号jをホールドして出力し、その
後の3回の掃引周期のみ幅制御信号jを間欠的に新しい
値に入れ換えるようにすればよい。このことにより、上
記掃引休止時間における位相・ロックの応答時間が節約
できるので、掃引速度および総合的な掃引繰返し速度が
早められる。この動作を行わせることは、掃引部20あ
るいは幅検出部90にカウンタを備えて前記タイミング
信号を発生させることによりできる。ここで、前記の幅
制御信号jを新しい値に入れ換える回数(例では3回)
は、予想される外乱の印加時間および実施例における上
記構成要素の応答速度などによって決められる。
第3図は幅制御部40の一例で、掃引電圧波形信号すを
固定分にと変動分にとに分け、変動分℃を可変手段41
で幅制御信号jに応じて可変後、再び演算器42で合成
し掃引波形信号Cとして出力するものである。幅制御信
号jによる制御量が少ない場合に有効である。
固定分にと変動分にとに分け、変動分℃を可変手段41
で幅制御信号jに応じて可変後、再び演算器42で合成
し掃引波形信号Cとして出力するものである。幅制御信
号jによる制御量が少ない場合に有効である。
演算器50は差または和のいずれかをとるようにしても
よい。
よい。
上記実施例では、可変発振器60として電圧制御形発振
器を用いていたが、電圧制御形発振器にPCD (パル
ス・カウント・デテクタ)などでAFC(自動周波数制
御)ループを形成したものを用い、そのレファレンス信
号として上記の掃引制御信号fを入力してもよい。この
場合、AFCループの応答速度は上記の掃引速度より早
くなげればならない。ただし直線性はさらに改善される
。
器を用いていたが、電圧制御形発振器にPCD (パル
ス・カウント・デテクタ)などでAFC(自動周波数制
御)ループを形成したものを用い、そのレファレンス信
号として上記の掃引制御信号fを入力してもよい。この
場合、AFCループの応答速度は上記の掃引速度より早
くなげればならない。ただし直線性はさらに改善される
。
(発明の効果)
この発明は以上説明したとおり、掃引制御信号に応じて
掃引周波数信号を出力する可変発振器と、可変発振器の
出力する周波数を指定されたロック周波数に位相・ロッ
クさせるための位相差信号を出力するPLL帰還部と、
タイミング信号により位相・ロック・ループをオン、オ
フし、オフ時にはオン時の位相差信号をホールドするホ
ールド回路と、周波数掃引するための掃引波形信号と位
相差信号とを演算して掃引制御信号として出力する演算
器と、あらかじめ設定されている複数のロック周波数に
応じた電圧点に掃引休止時間を設けた周期性の掃引電圧
波形信号を出力し、かつ掃引休止時間に同期したタイミ
ング信号を出力し、ホールド回路を掃引休止時間にオン
させる掃引部と、幅制御信号に応じて掃引電圧波形信号
のロック周波数間の掃引電圧を可変して掃引波形信号と
して出力する幅制御部と、複数のロック周波数をタイミ
ング信号に沿って順次切換えてPLL帰還部に指定する
周波数切換え部と、ロック周波数に応じた位相差信号を
もとに幅制御信号を生成して幅制御部へ出力し、位相差
信号間のレベル差がなくなるように制御する幅検出部と
を備えたので、掃引のスタート、ストップの各周波数は
正確になり、その間の直線性が改善される効果がある。
掃引周波数信号を出力する可変発振器と、可変発振器の
出力する周波数を指定されたロック周波数に位相・ロッ
クさせるための位相差信号を出力するPLL帰還部と、
タイミング信号により位相・ロック・ループをオン、オ
フし、オフ時にはオン時の位相差信号をホールドするホ
ールド回路と、周波数掃引するための掃引波形信号と位
相差信号とを演算して掃引制御信号として出力する演算
器と、あらかじめ設定されている複数のロック周波数に
応じた電圧点に掃引休止時間を設けた周期性の掃引電圧
波形信号を出力し、かつ掃引休止時間に同期したタイミ
ング信号を出力し、ホールド回路を掃引休止時間にオン
させる掃引部と、幅制御信号に応じて掃引電圧波形信号
のロック周波数間の掃引電圧を可変して掃引波形信号と
して出力する幅制御部と、複数のロック周波数をタイミ
ング信号に沿って順次切換えてPLL帰還部に指定する
周波数切換え部と、ロック周波数に応じた位相差信号を
もとに幅制御信号を生成して幅制御部へ出力し、位相差
信号間のレベル差がなくなるように制御する幅検出部と
を備えたので、掃引のスタート、ストップの各周波数は
正確になり、その間の直線性が改善される効果がある。
スタート、ストップの周波数間にマーカ周波数を設定し
たときは、中間のマーカ周波数も正確になるので、スタ
ート、マーカ、ストップの各周波数間の直線性はより改
善される効果がある。
たときは、中間のマーカ周波数も正確になるので、スタ
ート、マーカ、ストップの各周波数間の直線性はより改
善される効果がある。
また、幅検出部に位相差信号あるいは位相差信号間のレ
ベル差を経時的に積算させ、位相差信号間のレベル差が
なくなるように幅制御部を制御させることにより、位相
・ロック・ループの負担を軽減し最適な応答速度で使用
できるので、掃引速度および掃引繰返し速度を早める効
果がある。
ベル差を経時的に積算させ、位相差信号間のレベル差が
なくなるように幅制御部を制御させることにより、位相
・ロック・ループの負担を軽減し最適な応答速度で使用
できるので、掃引速度および掃引繰返し速度を早める効
果がある。
さらに、掃引部からのタイミング信号によって幅検出部
が、m回の掃引周期毎にn回(m>n)の掃引周期のみ
幅制御信号を新しい値に入れ換ええるようにすることに
より、掃引速度および総合的な掃引繰返し速度が早めら
れる効果がある。
が、m回の掃引周期毎にn回(m>n)の掃引周期のみ
幅制御信号を新しい値に入れ換ええるようにすることに
より、掃引速度および総合的な掃引繰返し速度が早めら
れる効果がある。
第1図はこの発明の一実施例を示す図、第2図は、第1
図における主要部が入出力する信号を示す図、第3図は
、第1図における幅検出部の態様を示す図、第4図は従
来例を示す図である。 図中、10はパネル制御部、20は掃引部、21は掃引
波形発生部、22はシーケンス制御部、30は周波数切
換え部、40は幅制御部、41は可変手段、42.50
.95は演算器、60は可変発振器、70はPLL帰還
部、71は位相検出部、72は基準信号発生器、73は
周波数変換部、80.91.92.94および96はホ
ールド回路、90は幅検出部、93は差検出部である。 第3図 塁、変動分
図における主要部が入出力する信号を示す図、第3図は
、第1図における幅検出部の態様を示す図、第4図は従
来例を示す図である。 図中、10はパネル制御部、20は掃引部、21は掃引
波形発生部、22はシーケンス制御部、30は周波数切
換え部、40は幅制御部、41は可変手段、42.50
.95は演算器、60は可変発振器、70はPLL帰還
部、71は位相検出部、72は基準信号発生器、73は
周波数変換部、80.91.92.94および96はホ
ールド回路、90は幅検出部、93は差検出部である。 第3図 塁、変動分
Claims (4)
- (1)掃引制御信号に応じて掃引周波数信号を出力する
可変発振器(60)、前記可変発振器の出力する周波数
を指定されたロック周波数に位相・ロックさせるための
位相差信号を出力するPLL帰還部(70)、タイミン
グ信号により位相・ロック・ループをオン、オフし、オ
フ時にはオン時の前記位相差信号をホールドするホール
ド回路(80)、周波数掃引するための掃引波形信号と
前記位相差信号とを演算して前記掃引制御信号として出
力する演算器(50)とからなる掃引周波数信号発生器
において、あらかじめ設定されている複数の前記ロック
周波数に応じた電圧点に掃引休止時間を設けた周期性の
掃引電圧波形信号を出力し、かつ前記掃引休止時間に同
期した前記タイミング信号を出力し、前記ホールド回路
を前記掃引休止時間にオンさせる掃引部(20)と、幅
制御信号に応じて前記掃引電圧波形信号の前記ロック周
波数間の掃引電圧を可変して前記掃引波形信号として出
力する幅制御部(40)と、複数の前記ロック周波数を
前記タイミング信号に沿って順次切換えて前記PLL帰
還部に指定する周波数切換え部(30)と、前記ロック
周波数に応じた位相差信号をもとに前記幅制御信号を生
成して前記幅制御部へ出力し、前記位相差信号間のレベ
ル差がなくなるように制御する幅検出部(90)とを備
えたことを特徴とする掃引周波数信号発生器。 - (2)幅検出部が、複数のロック周波数に応じた位相差
信号をもとに生成した幅制御信号の値を、前回の掃引時
間に幅制御部に設定されていた幅制御信号の値に積算し
て新しい幅制御信号として出力する請求項(1)記載の
掃引周波数信号発生器。 - (3)幅検出部が、ロック周波数として掃引のスタート
、ストップ周波数およびそのスタート、ストップの間に
マーカ周波数が設定されているとき、ロック周波数の各
位相差信号間のレベル差をもとに生成した幅制御信号の
値を、前回の掃引時間に幅制御部に送出した当該ロック
周波数間の幅制御信号の値に積算して、次の掃引に当該
ロック周波数間の幅制御信号として出力する請求項(1
)記載の掃引周波数信号発生器。 - (4)幅検出部が、掃引部からのタイミング信号によっ
て、m回の掃引周期の間は幅制御信号をホールドして出
力し、m回後のn回(m>n)の掃引周期に幅制御信号
を新しい値に入れ替えて出力する請求項(1)〜(3)
のいずれかに記載の掃引周波数信号発生器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63074466A JP2749584B2 (ja) | 1988-03-30 | 1988-03-30 | 掃引周波数信号発生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63074466A JP2749584B2 (ja) | 1988-03-30 | 1988-03-30 | 掃引周波数信号発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01248704A true JPH01248704A (ja) | 1989-10-04 |
JP2749584B2 JP2749584B2 (ja) | 1998-05-13 |
Family
ID=13548060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63074466A Expired - Lifetime JP2749584B2 (ja) | 1988-03-30 | 1988-03-30 | 掃引周波数信号発生器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2749584B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5012273A (ja) * | 1973-06-01 | 1975-02-07 | ||
JPS5342653A (en) * | 1976-09-30 | 1978-04-18 | Toshiba Corp | Sweep oscillator |
-
1988
- 1988-03-30 JP JP63074466A patent/JP2749584B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5012273A (ja) * | 1973-06-01 | 1975-02-07 | ||
JPS5342653A (en) * | 1976-09-30 | 1978-04-18 | Toshiba Corp | Sweep oscillator |
Also Published As
Publication number | Publication date |
---|---|
JP2749584B2 (ja) | 1998-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4573026A (en) | FM Modulator phase-locked loop with FM calibration | |
US20060071720A1 (en) | Oscillation frequency control circuit | |
KR960012737A (ko) | 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기 | |
US6147632A (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion | |
JP4310036B2 (ja) | タイミング信号発生回路、及び、それを備えた半導体検査装置 | |
JP2573787B2 (ja) | パルス幅変調回路 | |
US4684897A (en) | Frequency correction apparatus | |
JPH04356804A (ja) | デジタル信号合成方法及び装置 | |
US4974234A (en) | Method of and circuit for the measurement of jitter modulation of zero-related digital signals | |
US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
US4414639A (en) | Sampling network analyzer with sampling synchronization by means of phase-locked loop | |
JPH01248704A (ja) | 掃引周波数信号発生器 | |
US5521532A (en) | Digital synthesizer controlled microwave frequency signal source | |
JP3102149B2 (ja) | クロック同期装置 | |
JPH1032489A (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
JPH075703Y2 (ja) | 信号発生回路 | |
JP2855618B2 (ja) | 位相同期ループ回路 | |
JP2675571B2 (ja) | 掃引周波数信号発生器 | |
US6298106B1 (en) | Frequency synthesiser | |
KR0145860B1 (ko) | 디지탈/아나로그 변환기를 이용한 주파수 체배기 | |
JPH0321119A (ja) | Pll回路 | |
SU1183948A1 (ru) | Калибратор переменного напряжения | |
JP2639315B2 (ja) | Pll回路 | |
KR100195280B1 (ko) | 소자의 변화에 무관한 위상 변환 장치 | |
SU1354144A1 (ru) | Синтезатор дискретных фаз |